第二章集成邏輯門(mén)13.9z

第二章邏輯門(mén)電路1

在數(shù)字電路中，輸入量和輸出量之間能滿足某種邏輯關(guān)系的邏輯運(yùn)算電路被稱為邏輯門(mén)電路。邏輯門(mén)電路是數(shù)字集成電路中最基本的邏輯單元,也是實(shí)現(xiàn)邏輯運(yùn)算的基本單元。對(duì)應(yīng)于邏輯代數(shù)中介紹的與、或、非、與非、或非、與或非、異或和同或八種邏輯運(yùn)算，常用的門(mén)電路在邏輯功能上有與門(mén)、或門(mén)、非門(mén)、與非門(mén)、或非門(mén)、與或非門(mén)、異或門(mén)和同或門(mén)。重點(diǎn)是各種門(mén)電路的邏輯功能和外部特性。2實(shí)現(xiàn)非邏輯關(guān)系的電路稱為非門(mén)，也稱反相器。晶體三極管反相器就是利用晶體三極管作開(kāi)關(guān)所構(gòu)成的反相器。2.1晶體三極管反相器晶體三極管作為開(kāi)關(guān)元件時(shí)，電路大多連接成共發(fā)射極組態(tài)，總是工作在飽和狀態(tài)和截止?fàn)顟B(tài)，而放大狀態(tài)僅僅是一種過(guò)渡狀態(tài)。

3

工作原理：當(dāng)vi=

VL時(shí)，并滿足VBE

0時(shí)，三極管VT

截止，

vo

=

VoH

=

VCC

當(dāng)vi=

VH時(shí)，并滿足IB

IBS時(shí)，三極管VT飽和

，

vo

=

VoL=

VCES

=0.3VRCR1R2vi+VCC-VBBvoVT邏輯符號(hào)1vivo4

功能：完成輸出電壓與輸入電壓的反相。vo

=

vi

反相器的工作波形：VHVLvo00ttvi1vivo5

采用加速電容改善輸出波形：作用：縮短延遲時(shí)間，提高開(kāi)關(guān)速度。CjRCR1R2vi+VCC-VBBvoVTvivo電壓傳輸特性vovi截止飽和放大0VCC0.3V6

二極管與門(mén)和或門(mén)電路vAvBVD2VD1RvF或門(mén)vAvBVD2VD1RvF與門(mén)+5VF＝A+BvAvBvF000054.3504.3554.3vAvBvF000.7050.7500.7555F＝AB7二極管與門(mén)和或門(mén)電路的缺點(diǎn)：⑴在多個(gè)門(mén)串接使用時(shí)，會(huì)出現(xiàn)低電平偏離標(biāo)準(zhǔn)數(shù)值的情況。⑵負(fù)載能力差。0.7V0VVD2VD1R與門(mén)+5VVD2VD1R+5V5V5V1.4V0.7V8

解決辦法：將二極管與門(mén)電路和三極管非門(mén)電路組合起來(lái)。vAvBVD2VD1RvF與門(mén)RCR1R2vi+VCC-VBBvoVT+VCC非門(mén)與非門(mén)9DTL與非門(mén)電路BCRRCR1+VCC(5V)TAD2D1D3D4D54.7kΩ3kΩ滿足與非邏輯關(guān)系工作原理：

⑴當(dāng)A、B、C全接為高電平5V時(shí)，VL=0.3V，即輸出低電平。⑵當(dāng)A、B、C中只要有一個(gè)為低電平0.3V時(shí)，VL=VCC=5V，即輸出高電平。10DTL與非門(mén)電路工作原理：

⑴當(dāng)A、B、C全接為高電平5V時(shí)，VL=0.3V，即輸出低電平。RRCR1+VCC(5V)T5VD2D1D3D4D54.7kΩ3kΩ5V5V截止飽和=011DTL與非門(mén)電路+VCC(5V)工作原理：⑵當(dāng)A、B、C中只要有一個(gè)為低電平0.3V時(shí)，VL=VCC=5V，即輸出高電平。RRCR1T5VD2D1D3D4D54.7kΩ3kΩ5V0.3VD3導(dǎo)通D1和D2截止1VD4和D5截止三極管T截止=112TTL(Transistor-Transistor

Logic)晶體管－晶體管邏輯電路54系列(軍用)：電源電壓(5±0.5)V，使用環(huán)境溫度范圍－55℃～＋125℃74系列(民用)：電源電壓(5±0.25)V，使用環(huán)境溫度范圍0℃～＋70℃2.2

TTL集成邏輯門(mén)13一、TTL與非門(mén)CT5410/7410典型電路2.2.1晶體管－晶體管邏輯門(mén)電路多發(fā)射極晶體管推拉式輸出級(jí)保護(hù)二極管T2R31kWVCC(+5V)R14kWR21.6kWR4130WT1T4T3D1D2D3D4ACBY輸入級(jí)中間級(jí)輸出級(jí)14二、TTL與非門(mén)CT5410/7410的特點(diǎn)

多發(fā)射極晶體管的作用是實(shí)現(xiàn)與運(yùn)算；

推拉式輸出級(jí)有助于提高開(kāi)關(guān)速度和增強(qiáng)電路帶負(fù)載能力；+5VLJ1015導(dǎo)通截止深飽和1、A、B、C中至少有一個(gè)為低電平0.3V時(shí)：實(shí)現(xiàn)了與非門(mén)的邏輯功能的之一：輸入有低電平時(shí)，輸出為高電平。VCC

(+5V)vo=VOH=3.6VT2R31kWR14kWR21.6kWR4130WT1T4T3D4ACBY＋－VL0.3V1V0.4V關(guān)態(tài)！LJ12162、A、B、C全部為高電平3.6V時(shí)：實(shí)現(xiàn)了與非門(mén)的邏輯功能的之二：輸入全為高電平時(shí)，輸出為低電平。截止

倒置飽和開(kāi)態(tài)！VCC

(+5V)T2R31kWR14kWR21.6kR4130WT1T4T3D4ACBY＋－VH3.6V2.1V1.4V0.7V1Vvo=VOL=0.3VLJ121701111011110110011110101011001000YCBA真值表:邏輯功能:&邏輯符號(hào):三、TTL與非門(mén)CT5410/7410的邏輯功能181.

電壓傳輸特性：輸入、輸出電壓之間關(guān)系VO

=f(VI

)VO(V)VI(V)03.6VOLVOH30.32V&+VCCVIVO2.2.2

TTL與非門(mén)的主要外部特性19VO(V)VI(V)03.6b30.32acde①ab

段稱為與非門(mén)的截止區(qū)，電路處于穩(wěn)定的關(guān)態(tài)VI＜0.6VVOH

≈3.6V②bc

段稱為與非門(mén)的線性區(qū)VI為

0.6~1.3V之間VO

隨VI升高而線性地下降20VO(V)VI(V)03.6b30.32acde③cd

段稱為與非門(mén)的轉(zhuǎn)折區(qū)VI＞1.3V④de

段稱為與非門(mén)的飽和區(qū)，電路處于穩(wěn)定的開(kāi)態(tài)VO

隨VI升高而加速地下降VOL

≈0.3V21T2R31kWVCC(+5V)R14kWR21.6kWR4130WT1T4T3D1D2D3D4ACBY閾值電壓

Vth＝1.4VVthVO(V)VI03.6b30.32acdeVI22TTL與非門(mén)幾個(gè)主要特性參數(shù)VO(V)VI(V)03.60.3321VoffVonVOLVOH開(kāi)門(mén)電平

Von≤1.8V關(guān)門(mén)電平

Voff≥0.8VVOH

＝3.6VVOL

＝0.3V標(biāo)稱輸出邏輯電平（額定輸出邏輯電平

3V，0.35V

）0.35V2.7V23輸入短路電流IIS輸入漏電流

IIH(很小)2.輸入特性：輸入電壓與輸入電流之間關(guān)系

II=f(VI)A&+VCCVIVOIIVI(V)II(mA)0IIH11IIS2當(dāng)VI=0時(shí)

II=IIS≈1.07mAIIH≈40mA243.輸入負(fù)載特性：

VRI=f(RI)&+VCCVRIVORIVVRI(V)01.4RI(kW)2P25要求TTL工作于關(guān)態(tài)：VO=====VOH穩(wěn)定可求得：RI≤0.91kΩ——關(guān)門(mén)電阻Ri0ff可求得:

RI≥3.2kΩ——開(kāi)門(mén)電阻Rion要求TTL工作于開(kāi)態(tài)：VO=====VOL穩(wěn)定26輸入端接地電阻的影響當(dāng)Ri

3.2k時(shí)，P點(diǎn)輸入高電平，

相當(dāng)于輸入邏輯1。當(dāng)Ri

0.91k時(shí)，P點(diǎn)輸入低電平，

相當(dāng)于輸入邏輯0。&+VCCVRIVORIVP27A&BY&100WA&BY&10kW“1”“0”例=＝1A&BY≥1100WA&BY≥110kW“1”“0”＝0＝28⑴、輸出高電平時(shí)

—TTL與非門(mén)工作于關(guān)態(tài)時(shí)4.輸出特性：VO=f(IO

)VOH=f(IOH

)VOHRLV&IOHVOH(V)IOH(mA)03.6VOHmin112.818-1.0V/7.7mA1電流為拉電流，關(guān)態(tài)時(shí)，帶拉電流負(fù)載能力較弱。IOHman=0.4mA29⑵、輸出低電平時(shí)

—TTL與非門(mén)工作于開(kāi)態(tài)時(shí)VOL=f(IOL

)電流為灌電流，開(kāi)態(tài)時(shí)，帶灌電流負(fù)載能力較強(qiáng)。IOLman=16mAVOLRL&IOL+VCCVOL(V)IOL(mA)0VOLman15~160.4240.38IOLmanA30⑶扇出系數(shù)NO：輸出端最多能帶同類(lèi)門(mén)的個(gè)數(shù)，它規(guī)定了TTL與非門(mén)的最大負(fù)載容限。&其中，IOLmax為T(mén)TL與非門(mén)處于開(kāi)態(tài)時(shí)所允許的最大灌入負(fù)載電流；

IIS為T(mén)TL與非門(mén)的輸入短路電流。00031TTL與非門(mén)舉例——74007400是一種典型的TTL與非門(mén)器件，內(nèi)部含有4個(gè)2輸入端與非門(mén)，共有14個(gè)引腳。引腳排列圖如圖所示。322.2.3TTL集成門(mén)電路使用注意1．輸出端連接(1)輸出端不能直接接地(2)輸出端不能直接接電源VCC

(3)輸出端不能線與VO直接接VCC輸出直接接地輸出線與33（1）接高電平（2）和有用端并接（3）該輸入端接一個(gè)大于3.2k的電阻。TTL與非門(mén)多余輸入端的連接：TTL與非門(mén)多余輸入端接法2、輸入端連接34

TTL或非門(mén)多余輸入端的連接：（1）接低電平（2）和有用端并接（3）該輸入端接一個(gè)小于0.91k的電阻。TTL或非門(mén)多余輸入端接法351.集電極開(kāi)路與非門(mén)（OC門(mén)）—OpenCircuit2.2.4．TTL與非門(mén)的改進(jìn)電路

A&BY&集電極開(kāi)路與非門(mén)的邏輯符號(hào)OC門(mén)使用特點(diǎn)：

外接電阻RL和外接電源VCC。T2+VCCT1T4ABY361、實(shí)現(xiàn)線與。

2、實(shí)現(xiàn)電平轉(zhuǎn)換。如圖示，可使輸出高電平變?yōu)?0V。3、用做驅(qū)動(dòng)器。如圖是用來(lái)驅(qū)動(dòng)發(fā)光二極管的電路。OC門(mén)的應(yīng)用：+VPRCCYYY12A&B&C&D&+10VVo&&&&270Ω+5VVo37VCCABT2T1T4T3D4Y

開(kāi)態(tài)、關(guān)態(tài)(工作態(tài))之外的第三態(tài)，稱為高阻態(tài)

(也稱禁止態(tài))EN使能控制端DEN11G1G2Y=ABEN＝1高阻態(tài)EN＝02、三態(tài)輸出門(mén)(TSL)A&BENY&38三態(tài)輸出門(mén)(TSL)的應(yīng)用A1&B1EN1&&&&&A2B2EN2AnBnENn…&D0EN&D111D1/D0總線結(jié)構(gòu)雙向總線結(jié)構(gòu)實(shí)現(xiàn)信號(hào)（數(shù)據(jù)）的分時(shí)單向傳送實(shí)現(xiàn)信號(hào)（數(shù)據(jù)）的分時(shí)雙向傳送。39三態(tài)輸出門(mén)(TSL)的應(yīng)用

為什么這些應(yīng)用中三態(tài)門(mén)的輸出端可以連接在一起？

這些三態(tài)門(mén)分別受使能端控制信號(hào)控制，根本不在同一時(shí)間工作!模擬開(kāi)關(guān)&D011END1D0/D1實(shí)現(xiàn)信號(hào)（數(shù)據(jù)）的分時(shí)選擇。40以金屬氧化物半導(dǎo)體(MOS)場(chǎng)效應(yīng)晶體管(FET)為基礎(chǔ)的數(shù)字集成電路就是MOS邏輯門(mén)。MOS邏輯門(mén)是數(shù)字集成電路中最常見(jiàn)的一類(lèi)器件。

MOS(MetalOxide

Semiconductor)FET(Field

Effect

Transistor)2.4MOS邏輯門(mén)41N＋N＋P襯底SiSiO2SDGN溝道增強(qiáng)型MOS管增強(qiáng)型P溝道N溝道耗盡型N溝道P溝道42CMOS反相器和門(mén)電路

CMOS(ComplementaryMetal