第八章 數(shù)模轉(zhuǎn)換和模數(shù)轉(zhuǎn)換

第八章數(shù)/模與模/數(shù)轉(zhuǎn)換8.1DAC8.2ADC8.1DAC8.1.1DAC的基本概念1.轉(zhuǎn)換特性

DAC電路輸入的是n位二進(jìn)制數(shù)字信息B(Bn-1,Bn-2,…B1、B0)，按權(quán)展開式為

DAC的任務(wù)是將輸入的數(shù)字信號轉(zhuǎn)換成與輸入數(shù)字量成正比例的輸出模擬量電流i或者電壓u。

DAC電路輸出的是與輸入數(shù)字量成正比例的電壓uo或電流io，即式中K為轉(zhuǎn)換比例常數(shù)。

圖8-2DAC框圖DACBn-1Bn-2…B1B0MSBLSB輸入數(shù)字信號B輸出模擬量uOiO或?-=.=.=102niiiBKBK圖8-3當(dāng)n=3時，DAC轉(zhuǎn)換電路的輸出與輸入轉(zhuǎn)換特性2.分辨率分辨率

n越大，DAC的分辨能力越高(分辨率越小)。例如,當(dāng)n=10時，DAC分辨率=;當(dāng)n=11時，DAC分辨率。電路所能分辨的最小輸出電壓增量與滿刻度輸出電壓之比。

3.精度

(1)非線性誤差；

(2)比例系數(shù)誤差；

(3)漂移誤差；

4.轉(zhuǎn)換時間

也稱建立時間，是從輸入數(shù)字信號時開始，到輸出電壓或者電流達(dá)到穩(wěn)定狀態(tài)時所需要的時間。8.1.2DAC的電路形式及工作原理1.權(quán)電阻圖8–4權(quán)電阻DAC電路當(dāng)輸入二進(jìn)制數(shù)碼中某一位Bi=1時，開關(guān)Si接至基準(zhǔn)電壓UR，相應(yīng)的電阻Ri支路上產(chǎn)生電流當(dāng)Bi=0時，開關(guān)Si接地，電流ii=0。根據(jù)疊加原理，總的輸出電流為因此電流表達(dá)式應(yīng)為通過集成運算放大器，輸出電壓為將代入則得例如，UR=8V,輸入八位二進(jìn)制數(shù)碼為11001011，則輸出電壓為。

2.倒T型網(wǎng)絡(luò)DAC圖8–5R-2R倒T型網(wǎng)絡(luò)DAC電路運算放大器的輸出電壓為若Rf=R,并將I=UR/R代入上式，則有8.1.3集成DAC圖8-7AD7520引腳圖

D0-D9為10個數(shù)碼控制位，控制內(nèi)部CMOS的電流開關(guān)。

IO1和IO2為電流輸出端。

Rf為反饋電阻Rf的一個引出端，另一個引出端和IO1端連接在一起。

UREF為基準(zhǔn)電壓輸入端。

+UDD端接電源的正端。

GND端為接地端。1IO1IO2GNDD0D1D2D3D4D5D6D7D8D9RfUREF+UDDAD752023456789101112131415168.2ADC8.2.1ADC的組成1.ADC的兩個組成部分及其作用圖8-8ADC的組成部分(1)采樣保持電路。

采樣開關(guān)S的控制信號CPs的頻率fs必須滿足公式fs≥2fimax(fimax為輸入電壓頻譜中的最高頻率)，這樣就能將采樣保持后的不失真地恢復(fù)成輸入電壓uI(t)。該公式稱為采樣定理。圖8–9采樣保持前后的波形舉例CPsT采樣保持TsuI(t)uI(t)uI(t)uI(t)`tt保持保持保持采樣采樣采樣采樣(2)量化編碼電路。采樣保持電路的輸出信號無法與n位有限的2n個數(shù)字量輸出X相對應(yīng)。因此必須將采樣后的值只限于在某些規(guī)定個數(shù)的離散的電平上，凡介于兩個離散電平之間的采樣值，就要用某種方式整理歸并到這兩個離散電平之一上,這個過程稱為“量化”。將量化后的有限個整量值用n位一組的某種數(shù)字代碼對應(yīng)的過程稱作“編碼”。2.量化方式和量化誤差

(1)只舍不入法。當(dāng)輸入uI在某兩個相鄰的量化值之間，即(k為整數(shù))

(2)四舍五入法。當(dāng)uI的尾數(shù)不足時，用舍尾取整法得其量化值；當(dāng)uI的尾數(shù)等于或大于時，則入整。圖8–11兩種量化方法的比較8.2.2ADC電路1.雙積分ADC雙積分ADC又稱雙斜率ADC，它先將模擬電壓uI轉(zhuǎn)換成與之大小對應(yīng)的時間T，再在時間間隔T內(nèi)用計數(shù)器對固定頻率計數(shù)，計數(shù)器所計的數(shù)字量就正比于輸入模擬電壓。圖8–12雙積分A/D電路原理圖圖8–13雙積分ADC工作波形

(1)采樣階段：在啟動脈沖作用下，將全部觸發(fā)器置0，開關(guān)S與輸入信號uI連接,積分器對uI進(jìn)行積分，輸出為。

τ為積分時間常數(shù)由于uA＜0，過零比較器輸出UC=1，G門打開，n位二進(jìn)制計數(shù)器從0開始計數(shù)，一直到時，觸發(fā)器又全部回到0，Qn=1，開關(guān)S轉(zhuǎn)接至基準(zhǔn)電源-UR，采樣階段結(jié)束。此時

(2)比較階段：開關(guān)S轉(zhuǎn)接至基準(zhǔn)電源-UR后，積分器對-UR進(jìn)行積分，積分器輸出當(dāng)uA≥0時，過零比較器輸出UC=0，G門被封鎖，計數(shù)器停止計數(shù)。假設(shè)此時計數(shù)器已記錄了N個脈沖，則代入上式得求得2.逐次逼近式ADC圖8–14四位逐次逼近型A/D轉(zhuǎn)換器原理框圖假設(shè)：D/A轉(zhuǎn)換器的基準(zhǔn)電壓UR=8V，采樣保持信號電壓uI=6.25V。首先，在脈沖CP0作用下，JK觸發(fā)器的狀態(tài)置為QDQCQBQA=1000，則D/A轉(zhuǎn)換器輸出參考電壓,所以。由于，比較器輸出F=1，G=0。這樣，各級觸發(fā)器的J=1，K=0。接著，節(jié)拍脈沖CP1到來，其下跳沿觸發(fā)JK觸發(fā)器D，使QD=1，同時CP1使觸發(fā)器C置1。這樣，JK觸發(fā)器的狀態(tài)變?yōu)镼DQCQBQA=1100。D/A轉(zhuǎn)換器輸出參考電壓 。由于，

比較器輸出F=1，G=0。這樣，各級觸發(fā)器的J=1,K=0。CP1作用結(jié)束后，CP2節(jié)拍脈沖到來，其下跳沿觸發(fā)JK觸發(fā)器C，使QC=1。同時CP2使觸發(fā)器B置1。這樣，在CP2作用后，JK觸發(fā)器的狀態(tài)為QDQCQBQA=1110。D/A轉(zhuǎn)換器輸出參考電。由于，比較器輸出F=0，G=1。這樣，各級觸發(fā)器的J=0，K=1。CP2作用結(jié)束后，CP3節(jié)拍脈沖到來，其下跳沿觸發(fā)JK觸發(fā)器B，使QB=0。同時CP3使觸發(fā)器A置1。這樣，在CP3作用下，JK觸發(fā)器的狀態(tài)為QDQCQBQA=1101。D/A轉(zhuǎn)換器輸出參考電壓

。由于，比較器輸出F=0，G=1。這樣，各級觸發(fā)器的J=0，K=1。

CP3作用結(jié)束后，CP4節(jié)拍脈沖到來，其下跳沿觸發(fā)JK觸發(fā)器A，使QA=0，JK觸發(fā)器的狀態(tài)為QDQCQBQA=1100。CP4節(jié)拍脈沖的上升沿觸發(fā)暫存器各D觸發(fā)器，將JK觸發(fā)器狀態(tài)1100存入到暫存器中。暫存器的輸出D3D2D1D0=1100，即為輸入模擬電壓uI=6.25V的二進(jìn)制代碼。暫存器輸出的是并行二進(jìn)制代碼。同時從上面分析中可見，比較器F端順序輸出的恰好是1100串行輸出的二進(jìn)制代碼。3.并行比較型電路圖8-16三位二進(jìn)制數(shù)的并行比較型ADC電路

8.2.3ADC的主要技術(shù)指標(biāo)1.分辨率分辨率指ADC對輸入模擬信號的分辨能力。在最大輸入電壓一定時，輸出位數(shù)愈多，分辨率愈高。一個n位ADC的分辨率為滿量程的1/2n。例如，ADC輸出為八位二進(jìn)制數(shù)，輸入信號最大值為5V，其分辨率為分辨率2.轉(zhuǎn)換誤差轉(zhuǎn)換誤差表示ADC實際輸出的數(shù)字量和理論