計算機組成原理 第三章 系統(tǒng)總線

第３章系統(tǒng)總線3.1總線的基本概念3.2總線的分類3.3總線特性及性能指標3.4總線結(jié)構(gòu)3.5總線控制教學(xué)內(nèi)容重點：有關(guān)總線的基本概念如何克服總線的瓶頸如何對總線進行管理，包括判優(yōu)控制和通信控制難點：

總線的通信控制，既要解決通信雙方如何獲知傳輸?shù)拈_始和結(jié)束，又要使通信雙方按規(guī)定的協(xié)議互相協(xié)調(diào)來完成通信任務(wù)。

3.1總線的基本概念一、為什么要用總線？二、什么是總線？三、總線上信息的傳送總線是連接各個部件的信息傳輸線，是各個部件共享的傳輸介質(zhì)。串行并行隨著計算機的發(fā)展，應(yīng)用領(lǐng)域的不斷擴大，I/O設(shè)備的種類和數(shù)量也越來越多。人們希望隨時增添或減撤設(shè)備，用分散連接簡直是一籌莫展，由此出現(xiàn)了總線連接。注意：某一個時刻，只允許一個部件向總線發(fā)送信息，而多個部件可以同時從總線上接收相同的信息。四、總線結(jié)構(gòu)的計算機舉例（P42）1.面向CPU的雙總線結(jié)構(gòu)框圖

中央處理器CPUI/O總線M總線主存

I/O接口

I/O設(shè)備1

I/O設(shè)備2……I/O接口I/O接口

I/O設(shè)備n特點：便于增減外設(shè)，但I/O設(shè)備與主存交換信息時仍要占用CPU，影響CPU工作效率。單總線（系統(tǒng)總線）2.單總線結(jié)構(gòu)框圖CPU

主存

I/O接口

I/O設(shè)備1

I/O

設(shè)備2

I/O接口…

I/O

設(shè)備nI/O接口…特點：I/O設(shè)備與主存交換信息時，原則上不影響CPU的工作，CPU仍可繼續(xù)處理不訪問主存或I/O設(shè)備的操作，CPU效率有所提高，但某一時刻各部件都要占用總線時，就會沖突。要設(shè)總線判優(yōu)邏輯，影響整機的速度。3.以存儲器為中心的雙總線結(jié)構(gòu)框圖系統(tǒng)總線

主存CPUI/O接口

I/O

設(shè)備1…

I/O

設(shè)備nI/O接口…存儲總線現(xiàn)代計算機大多數(shù)采用此總線結(jié)構(gòu)特點：保留了I/O設(shè)備與存儲器交換信息時不經(jīng)過CPU特點，因為增加了快速的存儲總線，提高了傳輸效率，減輕了系統(tǒng)總線的負擔。一.按數(shù)據(jù)傳送方式并行傳輸總線、串行傳輸總線二.按總線使用范圍劃分計算機（包括外設(shè)）總線、測控總線、網(wǎng)絡(luò)通信總線等三.按連接部件不同劃分

3.2總線的分類1.片內(nèi)總線2.系統(tǒng)總線芯片內(nèi)部

的總線數(shù)據(jù)總線地址總線控制總線雙向與機器字長、存儲字長有關(guān)單向與存儲地址、I/O地址有關(guān)有出有入計算機各部件之間

的信息傳輸線存儲器讀、存儲器寫總線允許、中斷確認中斷請求、總線請求CPU芯片內(nèi)部、Register－Register、R－ALUCPU、主存、I/O設(shè)備之間（板級總線或板間總線）3.通信總線串行通信總線并行通信總線傳輸方式

用于計算機系統(tǒng)之間或計算機系統(tǒng)與其他系統(tǒng)（如控制儀表、移動通信等）之間的通信。注意：由低位向高位逐位傳送。特點：串行－遠距離，代價低（或借助電話網(wǎng)），并行－近距離（<30m）,代價高。3.3總線特性及性能指標CPU

插板主存

插板I/O

插板一、總線物理實現(xiàn)BUS主板由許多導(dǎo)線直接印刷在電路板上，延伸到各個部件1.機械特性2.電氣特性3.功能特性4.時間特性二、總線特性尺寸、形狀、管腳數(shù)及排列順序傳輸方向

和有效的電平范圍每根傳輸線的功能信號的時序

關(guān)系地址數(shù)據(jù)控制確保電氣上正確連接保證機械上可靠連接保證正確連接不同部件三、總線的性能指標（P46）1.總線寬度2.標準傳輸率3.時鐘同步/異步4.總線復(fù)用5.信號線數(shù)6.總線控制方式7.其他指標數(shù)據(jù)線的根數(shù)每秒傳輸?shù)淖畲笞止?jié)數(shù)（MBps）總線上的數(shù)據(jù)與時鐘是同步、還是不同步。一條信息線上分時傳送兩種信息。如：地址線

與數(shù)據(jù)線

復(fù)用地址線、數(shù)據(jù)線和控制線三種總線數(shù)的總和負載能力并發(fā)、自動、仲裁、邏輯、計數(shù)P47表3.1幾種流行的微型計算機總線性能總線帶寬（又稱總線的數(shù)據(jù)傳輸速率）

單位時間內(nèi)總線上傳輸數(shù)據(jù)的位數(shù)，通常以每秒傳輸信息的字節(jié)數(shù)來衡量，單位：MBps(兆字節(jié)每秒)。例：總線工作頻率為33MHz,總線寬度32位則總線帶寬為33(328）=132MBps(1/33M:32/8B=1s:xx=132MBps)ISAEISAVESA(LV-BUS)PCIAGPRS-232USB模塊系統(tǒng)總線標準

四、總線標準系統(tǒng)模塊標準界面為了使系統(tǒng)設(shè)計簡化，模塊生產(chǎn)批量化，確保其性能穩(wěn)定，質(zhì)量可靠，實現(xiàn)可移化，便于維護等，人們開始研究如何使總線建立標準，在總線的統(tǒng)一標準下，完成系統(tǒng)設(shè)計，模塊制作。這樣，系統(tǒng)、模塊、設(shè)備與總線之間不適應(yīng)、不通用及不匹配的問題就迎刃而解了。通用接口：按總線標準設(shè)計的接口?？偩€標準：國標上公布或推薦的互聯(lián)的各個模塊的標準，各種不同模塊組成的計算機系統(tǒng)時必須遵守的規(guī)范。

總線標準可視為系統(tǒng)與各模塊、模塊與模塊之間的一個互連的標準界面?？偩€標準數(shù)據(jù)線總線時鐘帶寬ISA168MHz（獨立）33MBpsEISA328MHz（獨立）33MBpsVESA(VL-BUS)3232MHz（CPU）133MBpsPCI326433MHz（獨立）64MHz（獨立）132MBps528MBpsAGP3266.7MHz（獨立）133MHz（獨立）266MBps533MBpsRS-232串行通信總線標準數(shù)據(jù)終端設(shè)備（計算機）和數(shù)據(jù)通信設(shè)備（調(diào)制解調(diào)器）之間的標準接口USB串行接口總線標準普通無屏蔽雙絞線帶屏蔽雙絞線最高1.5Mbps(USB1.0)12Mbps(USB1.0)480Mbps

(USB2.0)

幾種流行的總線標準支持即插即用注意：總線標準英文單詞全稱拼寫?。?！***PCIExpress***

PCIExpress是新一代的總線接口。早在2001年的春季，英特爾公司就提出了要用新一代的技術(shù)取代PCI總線和多種芯片的內(nèi)部連接，并稱之為第三代I/O總線技術(shù)。在2001年底，包括Intel、AMD、DELL、IBM在內(nèi)的20多家業(yè)界主導(dǎo)公司開始起草新技術(shù)的規(guī)范，并在2002年完成，對其正式命名為PCIExpress。它采用了目前業(yè)內(nèi)流行的點對點串行連接，比起PCI以及更早期的計算機總線的共享并行架構(gòu)，每個設(shè)備都有自己的專用連接，不需要向整個總線請求帶寬，而且可以把數(shù)據(jù)傳輸率提高到一個很高的頻率，達到PCI所不能提供的高帶寬。（PCIExpress插槽（黃和綠色）

）3.4總線結(jié)構(gòu)(P52)一、單總線結(jié)構(gòu)單總線（系統(tǒng)總線）CPU

主存I/O接口

I/O

設(shè)備1

I/O

設(shè)備2I/O接口…

I/O

設(shè)備nI/O接口…1.雙總線結(jié)構(gòu)具有特殊功能的處理器，由通道對I/O統(tǒng)一管理通道I/O接口

設(shè)備n

……I/O接口

設(shè)備0

CPU主存主存總線I/O總線二、多總線結(jié)構(gòu)特點：CPU把一部分功能下放給通道，另外，將速度較低的I/O設(shè)備從單總線上分離出來。2.三總線結(jié)構(gòu)主存總線DMA總線I/O總線CPU

主存設(shè)備1設(shè)備n高速外設(shè)I/O接口I/O接口I/O接口……注意：任何時刻只能使用一種總線，主存總線與DMA總線不能同時對主存進行存取，I/O總線只有在CPU執(zhí)行I/O指令時才能用到。3.三總線結(jié)構(gòu)的另一種形式局域網(wǎng)系統(tǒng)總線CPUCache局部總線擴展總線接口擴展總線Modem串行接口SCSI局部I/O控制器主存4.四總線結(jié)構(gòu)多媒體Modem主存擴展總線接口局域網(wǎng)SCSICPU串行接口FAX系統(tǒng)總線局部總線高速總線擴展總線圖形Cache/橋1.傳統(tǒng)微型機總線結(jié)構(gòu)三、總線結(jié)構(gòu)舉例存儲器SCSIⅡ控制器主存控制器ISA、EISA

8MHz的16位數(shù)據(jù)通路標準總線控制器33MHz的32位數(shù)據(jù)通路系統(tǒng)總線多媒體高速局域網(wǎng)高性能圖形CPU……Modem2.VL-BUS局部總線結(jié)構(gòu)33MHz的32位數(shù)據(jù)通路系統(tǒng)總線ISA、EISA多媒體高速局域網(wǎng)高性能圖形圖文傳真8MHz的16位數(shù)據(jù)通路標準總線

控制器CPU主存控制器存儲器局部總線

控制器

SCSIⅡ控制器VLBUS……Modem3.PCI總線結(jié)構(gòu)CPU多媒體PCI橋高速局域網(wǎng)高性能圖形圖文傳真PCI總線系統(tǒng)總線33MHz的32位數(shù)據(jù)通路8MHz的16位數(shù)據(jù)通路ISA、EISA標準總線

控制器SCSIⅡ

控制器存儲器Modem4.多層PCI總線結(jié)構(gòu)PCI總線2存儲器橋0橋4PCI設(shè)備橋5總線橋橋3橋1設(shè)備橋2第一級橋第二級橋第三級橋PCI總線4PCI總線5PCI總線3PCI總線1PCI總線0存儲器總線

標準總線CPU3.5總線控制(P57)一、總線判優(yōu)控制

總線判優(yōu)控制分布式集中式主設(shè)備(模塊)對總線有

控制權(quán)

從設(shè)備(模塊)響應(yīng)

從主設(shè)備發(fā)來的總線命令1.基本概念鏈式查詢計數(shù)器定時查詢獨立請求方式

由于總線上連接著多個部件，什么時候由哪個部件發(fā)送信息，如何給信息傳送定時，如何防止信息丟失，如何避免多個部件同時發(fā)送、如何規(guī)定接收信息的部件等一系列問題都需要由總線控制器統(tǒng)一管理。它主要包括判優(yōu)控制和通信控制。2.鏈式查詢方式總線控制部件I/O接口0…BSBRI/O接口1I/O接口n…BG數(shù)據(jù)線地址線BS

－總線忙BR－總線請求BG－總線同意I/O接口1特點：離總線控制部件最近的設(shè)備具有最高的優(yōu)先級。只需很少幾根線（3根）就按一定優(yōu)先次序?qū)崿F(xiàn)總線控制，且易擴充設(shè)備，但對電路敏感，且優(yōu)先級低的設(shè)備可能很難獲得請求。0BS

－總線忙BR－總線請求總線控制部件數(shù)據(jù)線地址線I/O接口0…BSBRI/O接口1I/O接口n設(shè)備地址3.計數(shù)器定時查詢方式I/O接口1

計數(shù)器設(shè)備地址1特點：當某個請求占用總線的設(shè)備地址與計數(shù)值一致時，便獲得總線使用權(quán)，此時終止計數(shù)查詢。特點：優(yōu)先次序可以改變（可由程序設(shè)置初始的計數(shù)值），電路故障不如鏈式查詢方式敏感，但增加的控制線（設(shè)備地址線），控制較復(fù)雜（log2n根）。排隊器排隊器4.獨立請求方式總線控制部件數(shù)據(jù)線地址線I/O接口0I/O接口1I/O接口n…BR0BG0BR1BG1BRnBGnBG－總線同意BR－總線請求特點：響應(yīng)速度快，優(yōu)先次序控制靈活（通過程序改變），但控制線數(shù)量多（2n根），總線控制復(fù)雜。二、總線通信控制1.目的2.總線傳輸周期（總線周期：完成一次總線操作的時間）主模塊申請，總線仲裁決定主模塊向從模塊給出地址

和命令主模塊和從模塊交換數(shù)據(jù)主模塊撤消有關(guān)信息申請分配階段尋址階段傳數(shù)階段結(jié)束階段解決通信雙方如何獲知傳輸開始和結(jié)束，如何協(xié)調(diào)配合問題由統(tǒng)一時標

控制數(shù)據(jù)傳送充分挖掘系統(tǒng)總線每個瞬間的潛力同步通信異步通信

半同步通信

分離式通信

3.總線通信的四種方式采用應(yīng)答方式

，沒有公共時鐘標準同步、異步結(jié)合

讀命令(1)同步式數(shù)據(jù)輸入T1總線傳輸周期T2T3T4

時鐘

地址數(shù)據(jù)外設(shè)->CPU傳輸數(shù)據(jù)數(shù)據(jù)同步式數(shù)據(jù)輸出T1總線傳輸周期T2T3T4

時鐘

地址

寫命令CPU傳輸數(shù)據(jù)->外設(shè)同步通信的優(yōu)、缺點優(yōu)點：規(guī)定明確、統(tǒng)一，模塊間的配合簡單一致。缺點：主、從模塊時間配合屬于強制性“同步”，必須按最慢的部件來設(shè)置公共時鐘，嚴重影響了總線的工作效率，設(shè)計帶來局限性，缺乏靈活性。(P61)例3.1假設(shè)總線的時鐘頻率為100MHz，總線的傳輸周期為4個時鐘周期，總線的寬度為32位，試求總線的數(shù)據(jù)傳輸率。若想提高一倍數(shù)據(jù)傳輸率，可采取什么措施？

解：(1)根據(jù)總線時鐘頻率為100MHz，得1個時鐘周期為1/100MHz=0.01μs總線傳輸周期為0.01μs×4=0.04μs由于總線的寬度為32位=4B（字節(jié)）故總線的數(shù)據(jù)傳輸率為4B/（0.04μs）=100MBps

(1/100M*4:32/8Ｂ＝１s:xx=100MBps)(2)若想提高一倍數(shù)據(jù)傳輸率，可以在不改變總線時鐘頻率的前提下，使數(shù)據(jù)線寬度改為64位，也可以仍保持數(shù)據(jù)寬度為32位，但使總線的時鐘頻率增加到200MHz。不互鎖半互鎖全互鎖(2)異步通信主設(shè)備從設(shè)備請求回答異步通信中的相關(guān)概念異步通信：可用于并行或串行傳送。異步并行：使用“Ready”和“Strobe”聯(lián)絡(luò)信號。異步串行：沒有同步時鐘，也不需要在數(shù)據(jù)傳送過程中傳送同步信號。為了確認被傳送的字符，約定字符格式為：

1個起始位（低電平），5－8個數(shù)據(jù)位，1個奇偶校驗位、1或1.5或2個終止位（高電平）傳送時起始位后面緊跟要傳送字符的最低位，每個字符結(jié)束是一個高電平的終止位。起始位至終止位構(gòu)成1幀。兩幀之間的間隔可以是任意長度的。異步串行通信的數(shù)據(jù)傳輸速率用波特率來衡量。波特率：單位時間內(nèi)傳送二進制數(shù)據(jù)的位數(shù)，用bps(位/秒)表示，記作波特。P62例3.2在異步串行傳輸系統(tǒng)中，假設(shè)每秒傳輸120個數(shù)據(jù)幀，其字符格式規(guī)定包含1個起始位，7個數(shù)據(jù)位，1個奇校驗位，1個終止位，試計算波特率。

解：根據(jù)題目給出的字符格式，一幀包含1+7+1+1=10位故波特率為（1+7+1+1）×120=1200bps=1200波特例3.3畫圖說明用異步串行傳輸方式發(fā)送8位二進制數(shù)據(jù)（十六進制表示為95H）。要求字符格式為：1位起始位，8位數(shù)據(jù)位，1位偶校驗位，1位終止位。解：異步串行傳送在起始位之后傳輸?shù)氖菙?shù)據(jù)位的最低位（95H的最低位D0=1），而且數(shù)據(jù)位的最高位（95H的最高位D7=1）傳輸之后傳輸校驗位，最后是終止位。數(shù)據(jù)95H的偶校驗位為0，其波形圖如P63圖3.20所示。例3.4在異步串行傳輸系統(tǒng)中，若字符格式為：1位起始位，8位數(shù)據(jù)位，1位奇校驗位，1位終止位，假設(shè)波特率為1200bps，求這時的比特率。

解：根據(jù)題目給出的字符格式，有效數(shù)據(jù)位為8位，而傳送一個字符需:1+8+1+1=11