chapter4 組合邏輯電路2

1第4章組合邏輯電路目錄4.1

概述4.2

組合邏輯電路的分析方法和設(shè)計(jì)方法4.3

若干常用的組合邏輯電路4.4

組合邏輯電路中的競(jìng)爭(zhēng)－冒險(xiǎn)現(xiàn)象4.1

概述一、組合邏輯電路的特點(diǎn)邏輯電路組合邏輯電路時(shí)序邏輯電路1、功能特點(diǎn)：2、結(jié)構(gòu)特點(diǎn)：任意時(shí)刻的輸出僅取決于該時(shí)刻的輸入不含記憶（存儲(chǔ)）元件二、邏輯功能的描述1、邏輯圖2、邏輯函數(shù)式3、真值表ABCISCO0000000110010100110110010101011100111111組合電路的框圖及函數(shù)：組合邏輯電路組合邏輯電路的框圖向量形式不含記憶元件4.2

分析方法和設(shè)計(jì)方法4.2.1

分析方法1、目的2、方法邏輯電路邏輯功能?

邏輯函數(shù)真值表例4.2.1：①函數(shù)式②真值表③邏輯功能：判斷4位二進(jìn)制數(shù)數(shù)值的范圍4.2.2設(shè)計(jì)方法1、目的2、方法邏輯電路邏輯功能?

邏輯函數(shù)真值表3、步驟①邏輯抽象

a.分析事物的因果關(guān)系確定輸入變量和輸出變量★引起事件的原因——輸入變量★事件的結(jié)果——輸出變量

b.定義邏輯狀態(tài)的含義（0、1）

c.根據(jù)給定的邏輯關(guān)系列出邏輯真值表可選用：

A、小規(guī)模集成門電路（SSI）

B、中規(guī)模集成的常用組合邏輯器件（MSI）

C、可編程邏輯器件（PLD）④化簡(jiǎn)或變換邏輯函數(shù)式，畫出邏輯電路的連接圖。②寫出函數(shù)式并化簡(jiǎn)③選定器件的類型：例4.2.2設(shè)計(jì)一個(gè)監(jiān)視交通信號(hào)燈狀態(tài)的邏輯電路如果信號(hào)燈出現(xiàn)故障，Z為1RAGZRAGZ00010010010001111000101111011111①邏輯抽象輸入變量—R、A、G表紅、黃、綠1－亮0－不亮輸出變量—Z表故障信號(hào)1－故障0－正常①邏輯抽象②寫出函數(shù)式③選定器件的類型—SSI④化簡(jiǎn)函數(shù)式⑤畫出邏輯圖例4.2.3

設(shè)計(jì)一個(gè)碼制轉(zhuǎn)換電路。要求：輸入為三位二進(jìn)制碼，輸出為格雷碼。ABCXYZ000000001001010011011010100110101111110101111100①邏輯抽象輸入變量—A、B、C表示輸出變量—X、Y、Z表示①邏輯抽象②寫出函數(shù)式000111100000011111ABC000111100001111100ABC000111100010110101ABCZXY③選定器件的類型—SSI④化簡(jiǎn)函數(shù)式⑤畫出邏輯圖

設(shè)計(jì)一個(gè)能被2或3整除的邏輯電路。要求輸入的被除數(shù)是0-9之間的8421BCD碼；能整出除時(shí)輸出為高電平；不能整除輸出為低電平；用最少的與非門實(shí)現(xiàn)。

某地舉行軍民聯(lián)歡會(huì)。票務(wù)部門要求軍人持紅票或黃票可以入場(chǎng)，群眾只能持黃票入場(chǎng)，持紅票不準(zhǔn)入場(chǎng)。用與非門設(shè)計(jì)該邏輯電路。

對(duì)于多個(gè)輸出的組合邏輯電路的設(shè)計(jì)，不能只考慮每個(gè)的輸出最簡(jiǎn)，而要盡可能的使用公共項(xiàng)，是最終使用的門電路最少。ABCD0001111000011110ABCD0001111000011110111111111111ABCD0001111000011110ABCD00011110000111101111111111114.3若干常用組合邏輯電路4.3.1編碼器(encoder)4.3.2譯碼器(decoder)4.3.3數(shù)據(jù)選擇器(Multiplexer-MUX)4.3.4加法器4.3.5數(shù)值比較器4.3.1編碼器(encoder)編碼：建立信息與二進(jìn)制代碼的對(duì)應(yīng)關(guān)系信息用表示0、1的高低電平表示能夠?qū)崿F(xiàn)編碼功能的邏輯部件稱為編碼器一般而言，M個(gè)不同的信號(hào)，至少需要n位二進(jìn)制數(shù)編碼。M和n之間滿足下列關(guān)系:2n≥M分類：普通編碼器—只允許一個(gè)輸入信號(hào)優(yōu)先編碼器—同時(shí)允許多個(gè)輸入信號(hào)一、普通編碼器－以3位為例1、邏輯框圖

設(shè)計(jì)一個(gè)編碼器，要求把0-7這8個(gè)十進(jìn)制數(shù)編成二進(jìn)制代碼。（設(shè)有效信號(hào)為高電平）特點(diǎn)：任何時(shí)刻只允許輸入一個(gè)編碼信號(hào)。

功能：用一個(gè)3位二進(jìn)制數(shù)輸出表示輸入的高電平。2、真值表輸入輸出I0I1I2I3I4I5I6I7Y2Y1Y010000000000010000000010010000001000010000011000010001000000010010100000010110000000011113、函數(shù)式化簡(jiǎn)得：4、邏輯圖5、缺點(diǎn)當(dāng)I1＝I2＝1，Y2Y1Y0＝？？？（011）二、優(yōu)先編碼器(priorityencoder)

允許同時(shí)輸入兩個(gè)以上的編碼信號(hào)而不會(huì)使輸出產(chǎn)生錯(cuò)誤。

預(yù)先對(duì)所有的輸入信號(hào)按優(yōu)先順序排了隊(duì)，因此當(dāng)幾個(gè)輸入信號(hào)同時(shí)有效時(shí)，只對(duì)其中優(yōu)先權(quán)最高的一個(gè)進(jìn)行編碼。特點(diǎn)：實(shí)現(xiàn)：以74HC148為例—8線－3線優(yōu)先編碼器1、邏輯框圖輸入信號(hào)輸出信號(hào)選通輸入端選通輸出端擴(kuò)展輸出端2、功能表01111111111100010111111110×001101111110××00100111110×××0011101110××××001010110×××××00110010××××××0010000×××××××01011111111111011111××××××××1S’輸出輸入3、函數(shù)式為0時(shí)，電路工作,無編碼輸入為0時(shí)，電路工作,有編碼輸入4、邏輯圖選通輸入端選通輸出端擴(kuò)展端5、功能總結(jié)1）優(yōu)先權(quán)：2）選通輸入端

3）選通輸出端：4）擴(kuò)展端：例4.3.1：6、74HC148擴(kuò)展的應(yīng)用

用兩片8線-3線優(yōu)先編碼器16線-4線優(yōu)先編碼器其中：的優(yōu)先權(quán)最高，最低二—十進(jìn)制優(yōu)先編碼器74LS147將編成0110~1110

的優(yōu)先權(quán)最高，最低輸入的低電平信號(hào)變成一個(gè)對(duì)應(yīng)的十進(jìn)制的編碼(BCD)4.3.2譯碼器(decoder)譯碼器編碼器的逆操作；將輸入的二進(jìn)制代碼，輸出一組對(duì)應(yīng)的高、低電平信號(hào)。分類變量譯碼器二進(jìn)制譯碼器二—十進(jìn)制譯碼器顯示譯碼器七段顯示譯碼器一、二進(jìn)制譯碼器－74HC138（3線-8線譯碼器）1、邏輯框圖2、真值表

輸入輸出A2A1A0Y7Y6Y5Y4Y3Y2Y1Y000000000001001000000100100000010001100001000100000100001010010000011001000000111100000003、函數(shù)式稱為最小項(xiàng)譯碼器4、邏輯圖5、74HC138——邏輯圖低電平輸出附加控制端5、74HC138——功能表輸入輸出S1A2A1A00XXXX11111111X1XXX11111111100001111111010001111111011001011111011100111111011110100111011111010111011111101101011111110111011111115、74HC138——邏輯符號(hào)輸入信號(hào)輸出信號(hào)片選輸入端5、74HC138——應(yīng)用－作為數(shù)據(jù)分配器輸入地址碼輸出信號(hào)“數(shù)據(jù)”輸入端例：A2A1A0＝1016、74HC138——應(yīng)用－擴(kuò)展例4.3.2：用兩片3線-8線譯碼器74HC1384線-16線譯碼器二、用譯碼器設(shè)計(jì)組合邏輯電路1、基本原理3位二進(jìn)制譯碼器給出3變量的全部最小項(xiàng);n位二進(jìn)制譯碼器給出n變量的全部最小項(xiàng);n變量函數(shù)可以寫成最小項(xiàng)之和形式將n位二進(jìn)制譯碼輸出的最小項(xiàng)組合起來，可獲得任何形式的輸入變量不大于n的組合函數(shù)因此：2、舉例例4.3.3

利用74HC138設(shè)計(jì)一個(gè)多輸出的組合邏輯電路，輸出邏輯函數(shù)式為：①寫成最小項(xiàng)之和②反變量形式—與非式③連圖三、二—十進(jìn)制譯碼器－74LS42

二—十進(jìn)制譯碼器的邏輯功能是將輸入BCD碼的10個(gè)代碼譯成十個(gè)高、低電平輸出信號(hào)。功能:四、顯示譯碼器目的：以十進(jìn)制數(shù)碼直觀顯示數(shù)字外形：七（八）段數(shù)碼管－由七（八）段可發(fā)光的線段拼合而成。實(shí)現(xiàn)：七段字符顯示器——外形顯示BCD－七段顯示譯碼器——顯示驅(qū)動(dòng)1、七段字符顯示器—外形顯示分類：半導(dǎo)體數(shù)碼管LED－LightEmmitingDiodeBS201、BS211液晶顯示器LCD－LiquidCrystalDisplay四、顯示譯碼器LED共陰極共陽極LCD材料：液晶是一種既具有液體的流動(dòng)性又具有光學(xué)特性的有機(jī)化合物。原理：

在沒有外加電場(chǎng)的情況下，液晶分子按一定的取向整齊的排列，這時(shí)液晶為透明狀態(tài)，射入的光線大部分由反射電極反射回來，顯示器呈白色。LCD原理：在電極上加上電壓后，液晶分子因電離而產(chǎn)生正離子，這些正離子在電場(chǎng)作用下運(yùn)動(dòng)并碰撞其他液晶分子，破壞了液晶分子的整齊排列，使液晶呈現(xiàn)渾濁狀態(tài)，這時(shí)射入的光線散射后僅有少量反射回來，故顯示器呈暗灰色。外加電場(chǎng)消失后，液晶又恢復(fù)到整齊排列的狀態(tài)。結(jié)構(gòu)：LCD即是將這樣的七塊液晶排成8字形構(gòu)成的LCD和LED性能比較暗ms幾V

LCD亮

幾V－幾十VmALED亮度響應(yīng)速度電壓電流

性能型號(hào)２、BCD—七段顯示譯碼器(7448)數(shù)字A3A2A1A0YaYbYcYdYeYfYg字形000001111110100010110000200101101101300111111001401000110011501011011011601100011111701111110000810001111111910011110011101010000110111101100110011211000100011131101100101114111000011111511110000000卡諾圖7448的函數(shù)式和邏輯圖7448的附加控制信號(hào)燈測(cè)試輸入

當(dāng)時(shí)，Ya∽Yg全部置為17448的附加控制信號(hào)滅零輸入當(dāng)時(shí)，時(shí)，,則滅燈使本該顯示的0熄滅7448的附加控制信號(hào)滅燈輸入/滅零輸出輸入信號(hào)，稱滅燈輸入控制端：，無論輸入狀態(tài)是什么，數(shù)碼管熄滅輸出信號(hào)，稱滅零輸出端：當(dāng)、時(shí)，表示已將本該顯示的0熄滅利用和的配合，實(shí)現(xiàn)多位顯示系統(tǒng)的滅零控制

4.3.3數(shù)據(jù)選擇器(MUX)數(shù)據(jù)選擇器：又稱多路開關(guān)（Multiplexer-MUX）多輸入單輸出地址信號(hào)控制選擇輸入信號(hào)數(shù)據(jù)分配器：?jiǎn)屋斎攵噍敵龅刂沸盘?hào)控制選擇輸出端口4.3.3數(shù)據(jù)選擇器(DataSelector)D3D2D1D0A1A0SYMUX四選一數(shù)據(jù)選擇器A2A1

A0S1S2S3Y0Y1Y2Y3Y4Y5Y6Y774HC138數(shù)據(jù)選擇器數(shù)據(jù)分配器常用的MUX四選一數(shù)據(jù)選擇器——從4個(gè)輸入信號(hào)中選擇一個(gè)作為輸出.有：74HC153、74LS153、CC14539八選一數(shù)據(jù)選擇器——從8個(gè)輸入信號(hào)中選擇一個(gè)作為輸出.有：74LS151等。…下面以74HC153為例，介紹MUX的原理和使用。一、74HC1531、工作原理D13110D12010D11100D100000XX1Y1A0A12、74HC153的功能擴(kuò)展－雙4選1例：用兩個(gè)“4選1”接成“8選1”二、用MUX設(shè)計(jì)組合電路例4.3.5：用4選1MUX實(shí)現(xiàn)4.2.2的交通燈監(jiān)視電路二者相等令A(yù)1＝A，A0＝G，則：D0＝R’，D1＝R，D2＝R，D3＝1。例4.3.6：用8選1MUX實(shí)現(xiàn)令A(yù)2＝A，A1＝B，A0＝C，則：D0＝D3＝D5＝D7＝1D1＝D2＝D4＝D6＝04.3.4加法器一、1位加法器1.半加器:不考慮來自低位的進(jìn)位將兩個(gè)1位的二進(jìn)制數(shù)相加輸入輸出ABSCO0000011010101101①真值表②函數(shù)式③邏輯圖2.全加器：將兩個(gè)1位的二進(jìn)制數(shù)及來自低位的進(jìn)位相加①真值表②函數(shù)式③邏輯圖

輸入輸出ABCISCO000001010011100101110111001010011001011174LS183二、多位加法器串行進(jìn)位加法器優(yōu)點(diǎn)：簡(jiǎn)單缺點(diǎn)：慢2.超前進(jìn)位加法器(CarryLook-ahead)原理：74LS283優(yōu)點(diǎn)：快缺點(diǎn)：電路復(fù)雜三、用加法器設(shè)計(jì)組合電路例4.3.7：將BCD的8421碼轉(zhuǎn)換為余3碼輸入輸出DCBAY3Y2Y1Y000000011000101000010010100110110010001110101100001101001011110101000101110011100思考：已知X是3位二進(jìn)制數(shù)（其值小于等于5），試實(shí)現(xiàn)Y=3X，并用7段數(shù)碼管進(jìn)行顯示?Y=3X？D2D1D0提供芯片：74LS283，7448，數(shù)碼管744874LS283芯片管腳DCBA=A3A2A1A04.3.5數(shù)值比較器一、1位數(shù)值比較器ABY（A>B）Y（A<B）Y（A=B）00001010101010011001①真值表②函數(shù)式③邏輯圖二、多位數(shù)值比較器1.原理：從高位比起，只有高位相等，才比較下一位。例：比較A＝A3A2A1A0和B＝B3B2B1B02.74LS85擴(kuò)展端比較數(shù)小于等于4位時(shí)：擴(kuò)展端3.74LS85的擴(kuò)展—