微機原理總線PROFIBUSCANBUS

微機原理、匯編與接口技術(shù)朱定華2008.84.14.24.3總線概述8086/8088的CPU總線與時序Pentium的CPU總線第四章總線4.1總線概述總線是一種數(shù)據(jù)通道，系統(tǒng)各部件共享總線可同時掛接多個部件總線分為：內(nèi)部總線、局部總線、外部總線總線上任一部件發(fā)送的信息，系統(tǒng)內(nèi)連接到總線上的部件均可收到信息傳輸時，每次只能有一個發(fā)送部件可利用總線給一個接收部件發(fā)送信息4.14.3總線概述8086/8088的CPU總線與時序Pentium的CPU總線第四章總線4.24.28086/8088的CPU總線與時序4.2.18086/8088的CPU引線

8086/8088均為40條引線、雙列直插式封裝，某些引線有多重功能，其功能轉(zhuǎn)換有兩種情況：一種是分時復(fù)用，另一種是按組態(tài)定義.最小組態(tài)→用8088微處理器構(gòu)成一個較小系統(tǒng)，即所連的存儲器容量不大，I/O端口也不多，此時系統(tǒng)的控制總線由8088直接提供.最大組態(tài)→用8088構(gòu)成一個較大系統(tǒng)時，系統(tǒng)的控制信號不能由CPU直接提供，而必須由總線控制器控制產(chǎn)生.用8088微處理器構(gòu)成系統(tǒng)時，有兩種不同的組態(tài)：數(shù)據(jù)與低8位地址分時復(fù)用狀態(tài)與高4位地址分時復(fù)用最大（最?。┙M態(tài)下的控制信號8088CPU引線的排列

與組態(tài)無關(guān)的引線電源和定時線控制工作在什么組態(tài)8088CPU的引線信號：1.地址和數(shù)據(jù)線2.控制和狀態(tài)線3.電源和定時線（1）AD7～AD0低8位地址/數(shù)據(jù)線.利用內(nèi)部的多路開關(guān)，數(shù)據(jù)與低8位地址分時復(fù)用這些引線.當(dāng)CPU訪問存儲器或外設(shè)時，先輸出訪問地址，由外部鎖存器鎖存地址，再讀/寫所需要的數(shù)據(jù)（2）A15～A8中間8位地址線.8088內(nèi)部鎖存1.地址和數(shù)據(jù)線（3）A19～A16/S6～S3高四位地址/狀態(tài)線.地址與狀態(tài)分時復(fù)用.訪問外設(shè)時，4位地址線不用.存儲器的讀/寫和I/O操作時這些線用來輸出狀態(tài)信息：S6S5S4S30F的IF位00ES01SS10CS11DS1.地址和數(shù)據(jù)線分兩種：一種8088組態(tài)有關(guān)的線，另一類是與組態(tài)無關(guān)的線(1)MN/MX

控制8088工作與什么組態(tài).接電源（+5V），8088處于最小組態(tài)，接地，8088處于最大組態(tài)(2)最小組態(tài)下的控制信號線IO/M輸入輸出/存儲器選擇信號.輸出低電平→訪存；輸出高電平→訪問I/O端口WR寫信號.低電平有效，在執(zhí)行存儲器或I/O端口的寫操作時輸出的一個選通信號INTA中斷響應(yīng)信號.低電平有效.是8088響應(yīng)外部INTR而發(fā)出的中斷響應(yīng)信號2.控制和狀態(tài)線ALE地址鎖存允許信號.是8088發(fā)出的選通脈沖，將AD7～AD0和A19/S6～A16/S3上出現(xiàn)的地址鎖存到外部地址鎖存器中DT/R數(shù)據(jù)發(fā)送/接收信號.低電平→接收數(shù)據(jù)，高電平→發(fā)送數(shù)據(jù)DEN數(shù)據(jù)允許信號.低電平有效SSO系統(tǒng)狀態(tài)輸出信號.與IO/M、DT/R一起，反映8088所執(zhí)行的操作HOLD保持請求信號.用于直接存儲器存取操作，即DMA請求輸入信號HLDA保持響應(yīng)信號.DMA響應(yīng)回答信號2.控制和狀態(tài)線(3)最大組態(tài)下的控制信號線S2，S1，S03個狀態(tài)信號.其譯碼輸出作為8088工作在最大組態(tài)時，對存儲器和I/O端的口讀/寫操作信號.3個狀態(tài)信號與CPU所執(zhí)行的操作見P177,表4-1RQ/GT0、RQ/GT1

總線請求/允許信號.雙向，低電平有效.兩個外設(shè)同時發(fā)出總線請求時，RQ/GT0優(yōu)先權(quán)高于RQ/GT1LOCK鎖定信號.低電平有效.該信號由前綴指令LOCK使其有效；有效時，別的總線設(shè)備不能取得對系統(tǒng)3總線的控制權(quán)QS0，QS1

隊列狀態(tài)信號.用于提供8088指令隊列狀態(tài)2.控制和狀態(tài)線(4)與組態(tài)無關(guān)的引線RD讀選通信號.低電平時有效，表示正在進(jìn)行存儲器或I/O讀操作READY準(zhǔn)備就緒信號.是CPU尋址的存儲器或I/O口送來的響應(yīng)信號TEST測試信號.它是由WAIT指令測試的信號.低電平時，執(zhí)行WAIT后面的指令；高電平時，CPU進(jìn)入空轉(zhuǎn)等待狀態(tài)INTR中斷請求信號.它是外設(shè)發(fā)來的可屏蔽中斷請求信號，可由標(biāo)志寄存器中的中斷允許標(biāo)志位來屏蔽NMI非屏蔽中斷請求信號.它是邊沿觸發(fā)信號，是不可屏蔽的RESET

復(fù)位信號2.控制和狀態(tài)線VCC電源線.要求加5V±10%的電壓GND地線.8086/8088有兩條地線，這兩條地線都要接地CLK時鐘信號.一般由時鐘信號發(fā)生器8284輸出，它提供8088的定時操作.8088的標(biāo)準(zhǔn)時鐘頻率為5MHz

3.電源和定時線4.2.28088的CPU系統(tǒng)和CPU總線1.地址鎖存器8088在訪問存儲器或I/O設(shè)備時，低8位/高4位地址與數(shù)據(jù)/狀態(tài)分時復(fù)用，先輸出地址，后輸出數(shù)據(jù)/狀態(tài)，為了不使先送出的地址丟失，用8088組建系統(tǒng)時，必須用地址鎖存器

三態(tài)地址鎖存器8282、74LS37374LS373→8D鎖存器，其引線排列和功能為：2.雙向總線驅(qū)動器74LS245→8總線傳送器，引線排列如圖：功能：輸出允許G傳送方向DIR

操作

LHA→BLLB→AH×

隔離→增強8088的負(fù)載能力3.時鐘發(fā)生器8284A

8088內(nèi)部沒有時鐘信號產(chǎn)生電路。而用8284向8088及系統(tǒng)提供符合定時要求的時鐘信號CLK、準(zhǔn)備好信號READY、復(fù)位信號RESET其內(nèi)部結(jié)構(gòu)的框圖如下圖所示：8284A的框圖3.時鐘發(fā)生器8284A

4.總線控制器8288

作用：工作在最大組態(tài)時，8088不直接提供總線控制信號（如ALE、存儲器讀/寫、I/O讀寫等），它只提供狀態(tài)信號S0～S2，8288對狀態(tài)信號譯碼轉(zhuǎn)換為總線控制信號電路：狀態(tài)譯碼

→對S0～S2譯碼命令信號發(fā)生器→產(chǎn)生命令信號控制信號產(chǎn)生器→產(chǎn)生總線控制信號；控制邏輯→控制8288工作方式。命令信號

MRDC存儲器讀命令.通知被選中單元，把數(shù)據(jù)發(fā)送到數(shù)據(jù)總線上MWTC存儲器寫命令.把數(shù)據(jù)線上的數(shù)據(jù)，寫入被選中存儲單元IORCI/O讀命令.通知被選中I/O口，把數(shù)據(jù)發(fā)送到數(shù)據(jù)總線上IOWCI/O寫命令.把數(shù)據(jù)線上的數(shù)據(jù)寫入被選中I/O口AMWC存儲器超前寫.同MWTC，只是提前一個時鐘脈沖

4.總線控制器8288

總線控制信號

DT/R數(shù)據(jù)發(fā)送/接收信號DEN數(shù)據(jù)允許信號MCE/PDEN設(shè)備級聯(lián)允許/外部數(shù)據(jù)允許信號ALE地址鎖存信號4.總線控制器8288

AIOWCI/O超前寫.同IOWC，超前一個時鐘脈沖INTA中斷響應(yīng)命令5.最小組態(tài)下的8088CPU系統(tǒng)

典型的最小組態(tài)下的8088CPU系統(tǒng)如圖：8088工作于最小組態(tài)系統(tǒng)地址總線系統(tǒng)數(shù)據(jù)總線系統(tǒng)控制總線A19～A16，A7～A0為分時復(fù)用線，必須用地址鎖存器74LS373或8282把這12位地址鎖存.A15～A8不用鎖存.在此全部鎖存數(shù)據(jù)線可加雙向驅(qū)動器，也可直接輸出（小系統(tǒng)）.用8088的數(shù)據(jù)允許信號DEN接245的OE，8088的的收發(fā)控制DT/R接245的DIR8088的控制線可直接作系統(tǒng)控制總線，RD、WR和IO/M經(jīng)組合形成存儲器讀/寫信號和I/O讀/寫信號.組合邏輯電路如右圖所示：5.最小組態(tài)下的8088CPU系統(tǒng)

6.最大組態(tài)下的8088CPU系統(tǒng)

最大組態(tài)下的8088CPU系統(tǒng)如圖：8088工作于最大組態(tài)8288工作在系統(tǒng)總線方式管理系統(tǒng)中斷系統(tǒng)地址總線系統(tǒng)數(shù)據(jù)總線8288控制形成控制總線1.指令周期、總線周期和T狀態(tài)

計算機是在程序控制下工作的，每條指令的執(zhí)行，都要經(jīng)過取指，譯碼，執(zhí)行三個階段，這些操作都是在時鐘脈沖CLK的統(tǒng)一控制下一步一步進(jìn)行的，它們都需要一定的時間4.2.38088的時序

T狀態(tài)→CPU處理動作的最小單位，即一個時鐘周期.如：8088的時鐘頻率為5MHz，故時鐘周期或1個T狀態(tài)為200ns

指令周期→執(zhí)行一條指令所需要的時間.8088中不同指令的指令周期是不等長的.最短2個時鐘周期，最長200個時鐘周期（如：16位乘除法指令）

總線周期→把指令周期劃分為一個個總線周期.基本的總線周期有存儲器讀/寫、I/O端口讀/寫和中斷響應(yīng)周期如,從存儲器存取一個字節(jié)就是一個總線周期（1）存儲器讀周期→由4個T狀態(tài)組成存儲器讀周期和輸入周期時序

2.最小組態(tài)下的時序（2）存儲器寫周期→由4個T狀態(tài)組成存儲器寫周期和輸出周期時序

2.最小組態(tài)下的時序（1）存儲器讀周期→由4個T狀態(tài)組成最大組態(tài)時存儲器讀周期時序

3.最大組態(tài)下的時序（2）存儲器寫周期→由4個T狀態(tài)組成最大組態(tài)時存儲器寫周期時序

3.最大組態(tài)下的時序（3）I/O讀和I/O寫周期→由5個T狀態(tài)組成最大組態(tài)時I/O讀周期和I/O寫周期時序

3.最大組態(tài)下的時序4.24.1總線概述8086/8088的CPU總線與時序Pentium的CPU總線第四章總線4.34.3Pentium的CPU總線

A31～A3地址線.雙向.低3位地址A2～A0不對外，用于組合成字節(jié)允許信號BE7～BE0

AP

地址的偶校驗碼輸出線

ADS

地址狀態(tài)信號

A20M

A20

以上的地址線屏蔽信號

.與ISA總線兼容的計算機系統(tǒng)中必須有該信號

APCHK

地址校驗出錯信號.在讀取Cache時，Pentium會對地址進(jìn)行偶校驗，如有錯，則該信號輸出低電平4.3.1地址線及控制信號

D63～DO

數(shù)據(jù)線

BE7～BE0

分別為8個字節(jié)的允許信號

DP7～DP0

奇偶校驗信號

PCHK

讀校驗出錯

PEN

奇偶校驗允許信號.若該信號輸入為低電平，則在讀校驗出錯時處理器會自動作異常處理4.3.2數(shù)據(jù)線及控制信號

D/C數(shù)據(jù)／控制信號.高電平→當(dāng)前總線周期傳輸?shù)氖菙?shù)據(jù)，低電平→當(dāng)前總線周期傳輸?shù)氖侵噶?/p>

M/IO

存儲器/輸入輸出訪問信號.高電平訪存，低電平訪問I/O端口

W/R

讀/寫信號.高電平→寫操作，低電平→讀操作

LOCK

總線封鎖信號.低電平有效

BRDY

突發(fā)就緒信號

NA

下一個地址有效信號

SCYC

分割周期信號

4.3.3總線周期控制信號

CACHECache控制信號

EADS

外部地址有效信號

KENCache允許信號

FLUSHCache擦除信號

AHOLD

地址保持請求信號

PCD和PWT

片外Cache控制信號

WB/WT

片內(nèi)Cache回寫／通寫選擇信號

HIT和HITMCache命中信號和命中Cache的狀態(tài)信號

INV

無效請求信號

4.3.4Cache控制信號

INTR

可屏蔽中斷請求信號

NM