第3章課后復(fù)習(xí)與拓展

第3章系統(tǒng)總線課后復(fù)習(xí)目錄（－）本章復(fù)習(xí)提示（二）課后習(xí)題參考答案（三）部分練習(xí)（四）總線標(biāo)準(zhǔn)拓展閱讀（一）本章復(fù)習(xí)提示重點(diǎn)2.如何克服總線的瓶頸3.如何對總線進(jìn)行管理，包括判優(yōu)控制和通信控制第３章系統(tǒng)總線1.有關(guān)總線的基本概念什么是總線總線上信息傳輸?shù)奶攸c(diǎn)總線寬度總線帶寬總線復(fù)用總線傳輸周期

（1）集中式判優(yōu)控制方式一鏈?zhǔn)讲樵兛偩€控制部件I/O接口0…BSBRI/O接口1I/O接口n…BG數(shù)據(jù)線地址線BS

-總線忙BR-總線請求BG-總線同意0BS

-總線忙BR-總線請求總線控制部件數(shù)據(jù)線地址線I/O接口0…BSBRI/O接口1I/O接口n設(shè)備地址（2）集中式判優(yōu)控制方式二計(jì)數(shù)器定時查詢I/O接口1計(jì)數(shù)器設(shè)備地址1排隊(duì)器排隊(duì)器（3）集中式判優(yōu)控制方式三獨(dú)立請求總線控制部件數(shù)據(jù)線地址線I/O接口0I/O接口1I/O接口n…BR0BG0BR1BG1BRnBGnBG-總線同意BR-總線請求同步通信采用公共時鐘（結(jié)合波形）難點(diǎn)：異步通信應(yīng)答方式（不互鎖、半互鎖、全互鎖）第３章系統(tǒng)總線總線的通信控制不互鎖半互鎖全互鎖異步通信主設(shè)備從設(shè)備請求回答單機(jī)多機(jī)網(wǎng)絡(luò)通信同步通信采用公共時鐘（結(jié)合波形）難點(diǎn)：異步通信應(yīng)答方式（不互鎖、半互鎖、全互鎖）半同步通信采用公共時鐘插入等待周期第３章系統(tǒng)總線總線的通信控制

讀

命令WAIT

地址

數(shù)據(jù)

時鐘總線傳輸周期T1T2TWTWT3T4半同步通信（同步、異步結(jié)合）同步通信采用公共時鐘（結(jié)合波形）難點(diǎn)：異步通信應(yīng)答方式（不互鎖、半互鎖、全互鎖）半同步通信采用公共時鐘插入等待周期分離式通信均為主模塊、同步方式最充分發(fā)揮了總線的有效占用第３章系統(tǒng)總線總線的通信控制（二）課后習(xí)題參考答案系統(tǒng)總線第三章

1.

什么是總線？總線傳輸有何特點(diǎn)？為了減輕總線的負(fù)載，總線上的部件都應(yīng)具備什么特點(diǎn)？

解：總線是多個部件共享的傳輸部件；

總線傳輸?shù)奶攸c(diǎn)是：某一時刻只能有一路信息在總線上傳輸，即分時使用；

為了減輕總線負(fù)載，總線上的部件應(yīng)通過三態(tài)驅(qū)動緩沖電路與總線連通。

4.為什么要設(shè)置總線判優(yōu)控制？常見的集中式總線控制有幾種？各有何特點(diǎn)？哪種方式響應(yīng)時間最快？哪種方式對電路故障最敏感？

解：總線判優(yōu)控制解決多個部件同時申請總線時的使用權(quán)分配問題；

常見的集中式總線控制有三種：

鏈?zhǔn)讲樵?、?jì)數(shù)器查詢、獨(dú)立請求；

特點(diǎn)：鏈?zhǔn)讲樵兎绞竭B線簡單，易于擴(kuò)充，對電路故障最敏感；計(jì)數(shù)器查詢方式優(yōu)先級設(shè)置較靈活，對故障不敏感，連線及控制過程較復(fù)雜；獨(dú)立請求方式判優(yōu)速度最快，但硬件器件用量大，連線多，成本較高。

5.解釋概念：總線寬度、總線帶寬、總線復(fù)用、總線的主設(shè)備（或主模塊）、總線的從設(shè)備（或從模塊）、總線的傳輸周期、總線的通信控制。

解：

總線寬度——指數(shù)據(jù)總線的位（根）數(shù)，用bit（位）作單位。

總線帶寬——指總線在單位時間內(nèi)可以傳輸?shù)臄?shù)據(jù)總量，相當(dāng)于總線的數(shù)據(jù)傳輸率，等于總線工作頻率與總線寬度（字節(jié)數(shù)）的乘積。

總線復(fù)用——指兩種不同性質(zhì)且不同時出現(xiàn)的信號分時使用同一組總線，稱為總線的“多路分時復(fù)用”。

總線的主設(shè)備（主模塊）——指一次總線傳輸期間，擁有總線控制權(quán)的設(shè)備（模塊）；

總線的從設(shè)備（從模塊）——指一次總線傳輸期間，配合主設(shè)備完成傳輸?shù)脑O(shè)備（模塊），它只能被動接受主設(shè)備發(fā)來的命令；

總線的傳輸周期——總線完成一次完整而可靠的傳輸所需時間；

總線的通信控制——指總線傳送過程中雙方的時間配合方式。

6.試比較同步通信和異步通信。

解：

同步通信——由統(tǒng)一時鐘控制的通信，控制方式簡單，靈活性差，當(dāng)系統(tǒng)中各部件工作速度差異較大時，總線工作效率明顯下降。適合于速度差別不大的場合；

異步通信——不由統(tǒng)一時鐘控制的通信，部件間采用應(yīng)答方式進(jìn)行聯(lián)系，控制方式較同步復(fù)雜，靈活性高，當(dāng)系統(tǒng)中各部件工作速度差異較大時，有利于提高總線工作效率。8.為什么說半同步通信同時保留了同步通信和異步通信的特點(diǎn)？

解：

半同步通信既能像同步通信那樣由統(tǒng)一時鐘控制，又能像異步通信那樣允許傳輸時間不一致，因此工作效率介于兩者之間。

10.什么是總線標(biāo)準(zhǔn)？為什么要設(shè)置總線標(biāo)準(zhǔn)？目前流行的總線標(biāo)準(zhǔn)有哪些？什么是即插即用？哪些總線有這一特點(diǎn)？

解：

總線標(biāo)準(zhǔn)——可理解為系統(tǒng)與模塊、模塊與模塊之間的互連的標(biāo)準(zhǔn)界面。

總線標(biāo)準(zhǔn)的設(shè)置主要解決不同廠家各類模塊化產(chǎn)品的兼容問題；

目前流行的總線標(biāo)準(zhǔn)有：ISA、EISA、PCI等；

即插即用——指任何擴(kuò)展卡插入系統(tǒng)便可工作。EISA、PCI等具有此功能。11.畫一個具有雙向傳輸功能的總線邏輯圖。

解：此題實(shí)際上是要求設(shè)計(jì)一個雙向總線收發(fā)器，設(shè)計(jì)要素為三態(tài)、方向、使能等控制功能的實(shí)現(xiàn)，可參考74LS245等總線緩沖器芯片內(nèi)部電路。邏輯圖如下：（n位）GDIRA1B1AnBn……………………使能控制方向控制錯誤的設(shè)計(jì)：CPUMMI/O1I/O2I/On……系統(tǒng)總線存儲總線這個方案的錯誤是：

不合題意。按題意要求應(yīng)畫出邏輯線路圖而不是邏輯框圖。12.設(shè)數(shù)據(jù)總線上接有A、B、C、D四個寄存器，要求選用合適的74系列芯片，完成下列邏輯設(shè)計(jì)：

（1）設(shè)計(jì)一個電路，在同一時間實(shí)現(xiàn)D→A、D→B和D→C寄存器間的傳送；

（2）設(shè)計(jì)一個電路，實(shí)現(xiàn)下列操作：

T0時刻完成D→總線；

T1時刻完成總線→A；

T2時刻完成A→總線；

T3時刻完成總線→B。令：BUSA=BUSB=BUSC=CP；

DBUS=-OE；當(dāng)CP前沿到來時，將DA、B、C。解：

（1）采用三態(tài)輸出的D型寄存器74LS374做A、B、C、D四個寄存器，其輸出可直接掛總線。A、B、C三個寄存器的輸入采用同一脈沖打入。注意-OE為電平控制，與打入脈沖間的時間配合關(guān)系為：-OE：

CP：

現(xiàn)以8位總線為例，設(shè)計(jì)此電路，如下圖示：數(shù)據(jù)總線D7D0BUSA1Q8QOE1D8D374

D1Q8QOE1D8D374

A1Q8QOE1D8D374

B1Q8QOE1D8D374

CBUSCBUSBBUSDDBUSCBUSBBUSABUS

（2）寄存器設(shè)置同（1），由于本題中發(fā)送、接收不在同一節(jié)拍，因此總線需設(shè)鎖存器緩沖，鎖存器采用74LS373（電平使能輸入）。節(jié)拍、脈沖配合關(guān)系如下：時鐘：CLK：節(jié)拍電平：Ti：打入脈沖：Pi：

圖中，脈沖包在電平中，為了留有較多的傳送時間，脈沖設(shè)置在靠近電平后沿處。

節(jié)拍、脈沖分配邏輯如下：二位格雷碼同步計(jì)數(shù)器1&&&&111GY0Y11/2139Y3ABY21CLKP0P1P2P3T0T1T2T3-T0-T1-T2-T3節(jié)拍、脈沖時序圖如下：CLK：

T0：

T1：

T2：

T3：

P0：

P1：

P2：

P3：

以8位總線為例，電路設(shè)計(jì)如下：

（圖中，A、B、C、D四個寄存器與數(shù)據(jù)總線的連接方法同上。）>=11Q8QOE1D8D374

A1Q8QOE1D8D374

BBUSBDBUSCBUSBBUSABUSBUSA1Q8QOE1D8D374

DBUSD1Q8QOEG1D8D3731Q8QOE1D8DBUSC374

C>=1T1T3T0T2數(shù)據(jù)總線（D7~D0）令：ABUS=-T2DBUS=-T0BUSA=P1BUSB=P3返回目錄14.設(shè)總線的時鐘頻率為8MHz，一個總線周期等于一個時鐘周期。如果一個總線周期中并行傳送16位數(shù)據(jù)，試問總線的帶寬是多少？

解：

總線寬度=16位/8=2B

總線帶寬

=8MHz×2B=16MB/s15.在一個32位的總線系統(tǒng)中，總線的時鐘頻率為66MHz，假設(shè)總線最短傳輸周期為4個時鐘周期，試計(jì)算總線的最大數(shù)據(jù)傳輸率。若想提高數(shù)據(jù)傳輸率，可采取什么措施？

解法1：

總線寬度=32位/8=4B

時鐘周期=1/66MHz=0.015μs

總線最短傳輸周期=0.015μs×4

=0.06μs

總線最大數(shù)據(jù)傳輸率

=4B/0.06μs

=66.67MB/s解法2：

總線工作頻率=66MHz/4

=16.5MHz

總線最大數(shù)據(jù)傳輸率

=16.5MHz×4B=66MB/s

若想提高總線的數(shù)據(jù)傳輸率，可提高總線的時鐘頻率，或減少總線周期中的時鐘個數(shù)，或增加總線寬度。16.在異步串行傳送系統(tǒng)中，字符格式為：1個起始位、8個數(shù)據(jù)位、1個校驗(yàn)位、2個終止位。若要求每秒傳送120個字符，試求傳送的波特率和比特率。

解：

一幀=1+8+1+2=12位

波特率

=120幀/秒×12位

=1440波特

比特率

=1440波特×（8/12）

=960bps

或：比特率

=120幀/秒×8=960bps（三）部分練習(xí)練習(xí)題14．主設(shè)備通常指（）A．發(fā)送信息的設(shè)備 B．接收信息的設(shè)備C．主要的設(shè)備D．申請并獲取總線控制權(quán)的設(shè)備人才是培養(yǎng)出來的3617在總線結(jié)構(gòu)的CPU中，各個部件連接到總線上，其中(在某一時間)______。

A.只有一個部件可以向總線發(fā)送信息，并且只有一個部件能從總線上接收消息

B.只有一個部件可以向總線發(fā)送消息，但可有多個部件能同時從總線上接收消息

C.可以有一個以上部件向總線上發(fā)送消息，但只有一個可以從總線上接收消息

D.可以有一個以上部件向總線上發(fā)送消息，并且可由多個部件同時從總線上接收消息人才是培養(yǎng)出來的3719在各種異步通信握手方式中，速度最快的是______。 A.全互鎖 B.半互鎖C.非互鎖 D.與互鎖性無關(guān)人才是培養(yǎng)出來的3820.假設(shè)某系統(tǒng)總線在一個總線周期中并行傳輸4字節(jié)信息，一個總線周期占用2個時鐘周期，總線時鐘頻率為10MHz，則總線帶寬是 A.10MB/s B.20MB/s C.40MB/s D.80MB/s人才是培養(yǎng)出來的3921下列選項(xiàng)中的英文縮寫均為總線標(biāo)準(zhǔn)的是（）A：PCI、CRT、USB、EISA

B：ISA、CPI、VESA、EISAC：ISA、SCSI、RAM、MIPS

D：ISA、EISA、PCI、PCI-Express人才是培養(yǎng)出來的40（四）總線標(biāo)準(zhǔn)拓展閱讀人才是培養(yǎng)出來的42第3章系統(tǒng)總線3.3總線特性及性能指標(biāo)三、總線標(biāo)準(zhǔn)緣由：為適應(yīng)模塊化設(shè)計(jì)，使各生產(chǎn)廠家的產(chǎn)品具有可組合性和可替換性，需要對總線進(jìn)行規(guī)范，提出一種標(biāo)準(zhǔn)的信息傳遞通道。ISAEISAVL-BUSPCI模塊系統(tǒng)常見總線標(biāo)準(zhǔn)系統(tǒng)模塊標(biāo)準(zhǔn)界面定義：系統(tǒng)與各模塊、模塊與模塊之間的一個互聯(lián)的標(biāo)準(zhǔn)界面。人才是培養(yǎng)出來的43第3章系統(tǒng)總線3.3總線特性及性能指標(biāo)三、總線標(biāo)準(zhǔn)1.ISA(IndustrialStandardArchitecture)工業(yè)標(biāo)準(zhǔn)結(jié)構(gòu)總線

①工作頻率為8MHz左右②數(shù)據(jù)線為16位（即16位插槽）；地址線為24位。③最大傳輸率16MB/sec④可插接顯卡，聲卡，網(wǎng)卡已及所謂的多功能接口卡等擴(kuò)展插卡⑤缺點(diǎn)是CPU資源占用太高，數(shù)據(jù)傳輸帶寬太小基本特性（1）最早的PC機(jī)的系統(tǒng)總線是IBM公司于1981年推出的基于準(zhǔn)8位機(jī)：

PC/XT的總線，稱為PC總線。（2）1984年IBM公司推出了16位PC機(jī)PC/AT，其總線稱為AT總線。然而IBM公司從未公布過他們的AT總線規(guī)格，盡管各兼容機(jī)廠商模仿出了AT總線，但還是存在某些模糊不清的解釋，（3）為了能夠更好的合理開發(fā)外接插板，由Intel公司、IEEE和EISA

集團(tuán)聯(lián)合開發(fā)出與IBM/AT原裝機(jī)總線意義相近的ISA總線

(因此通常我們也把８位和８位／16位兼容的AT總線稱為ISA)。歷史人才是培養(yǎng)出來的44

GNDI/OCHCKRESETDRVD7+5VD6IRQ2D5

-5VD4DRQ2D3

-12VD2CARDSLCTDD1+12VD0GNDI/OCHRDYMEMWAENMEMRA19IOWA18IORA17DACK3A16DRQ3A15DACK1A14DRQ1A13DACK0A12CLOCKA11IRQ7A10IRQ6A9IRQ5A8IRQ4A7IRQ3A6DACK2A5T/CA4ALEA3+5VA2OSCA1GNDA0

XT總線信號B1A1B10A10

B20A20B31A31PC/XT總線：地址線——A19~A0數(shù)據(jù)線——D7~D0控制線——21根

ALE 地址鎖存允許

IRQ2~IRQ7 中斷請求

IOR IO讀

IOW IO寫

MEMR 存儲器讀

MEMW 存儲器寫

DRQ1~DRQ3 DMA請求

DACK3~DACK0 DMA響應(yīng)

AEN DMA地址允許

T/C DMA計(jì)數(shù)結(jié)束

RESETDRV 復(fù)位驅(qū)動狀態(tài)線——3根

I/OCHCK I/O通道校驗(yàn),輸入,0有錯

I/OCHRDYI/O通道準(zhǔn)備好,輸入,TWCARDSLCTD插件板選中信號,輸入電源線及其它線——10根人才是培養(yǎng)出來的45

GNDI/OCHCKRESETDRVSD7+5VSD6IRQ9SD5

-5VSD4DRQ2SD3

-12VSD20WSSD1+12VSD0GNDI/OCHRDYSMEMWAENSMEMRSA19IOWSA18MEMCS16SBHEIORSA17IOCS16LA23DACK3SA16IRQ10LA22DRQ3SA15IRQ11LA21DACK1SA14IRQ12LA20DRQ1SA13IRQ15LA19REFRESHSA12IRQ14LA18BCLOCKSA11DACK0LA17IRQ7SA10DRQ0MEMWIRQ6SA9DACK5MEMRIRQ5SA8DRQ5SD8IRQ4SA7DACK6SD9IRQ3SA6DRQ6SD10DACK2SA5DACK7SD11T/CSA4DRQ7SD12BALESA3+5VSD13+5VSA2MASTERSD14OSCSA1GNDSD15GNDSA0

ISA總線信號B1A1

B10A10

B20A20B31A31D1C1D10C10

D18C18ISA總線(工業(yè)標(biāo)準(zhǔn)結(jié)構(gòu)）：IRQ9——原來是IRQ2，中斷請求線REFRESH——原為DACK0,刷新信號。36線的定義如下：SD15~SD8——高8位數(shù)據(jù)線，雙向SBHE——數(shù)據(jù)高位允許信號，雙向MEMCS16——存儲器16位選擇信號，輸入，進(jìn)行16位數(shù)據(jù)傳送，接口卡須回送這一信號EISAIOCS16——I/O設(shè)備16位選擇信號,輸入,進(jìn)行16位數(shù)據(jù)傳送的I/O設(shè)備發(fā)之LA23~LA17——M/IO設(shè)備高7位地址IRQ15~IRQ10——中斷請求信號，輸入。其中IRQ13保留作為80287的中斷請求線，沒有對外引出DRQ7~DRQ0——DMA請求信號,輸入DACK7~DACK0——DMA響應(yīng)信號,輸出MASTER——I/O處理器發(fā)出的總線控制信號，表示它已經(jīng)控制了總線,輸入MEMR——16M存儲器讀信號，雙向SMEMR——只讀1M以內(nèi)的存儲空間MEMW——16M存儲器寫信號，雙向SMEMW——只寫1M以內(nèi)的存儲空間人才是培養(yǎng)出來的46

GNDI/OCHCKRESETDRVD7+5VD6IRQ2D5

-5VD4DRQ2D3

-12VD2CARDSLCTDD1+12VD0GNDI/OCHRDYMEMWAENMEMRA19IOWA18IORA17DACK3A16DRQ3A15DACK1A14DRQ1A13DACK0A12CLOCKA11IRQ7A10IRQ6A9IRQ5A8IRQ4A7IRQ3A6DACK2A5T/CA4ALEA3+5VA2OSCA1GNDA0

XT總線信號B1A1B10A10

B20A20B31A31

GNDI/OCHCKRESETDRVSD7+5VSD6IRQ9SD5

-5VSD4DRQ2SD3

-12VSD20WSSD1+12VSD0GNDI/OCHRDYSMEMWAENSMEMRSA19IOWSA18MEMCS16SBHEIORSA17IOCS16LA23DACK3SA16IRQ10LA22DRQ3SA15IRQ11LA21DACK1SA14IRQ12LA20DRQ1SA13IRQ15LA19REFRESHSA12IRQ14LA18BCLOCKSA11DACK0LA17IRQ7SA10DRQ0MEMWIRQ6SA9DACK5MEMRIRQ5SA8DRQ5SD8IRQ4SA7DACK6SD9IRQ3SA6DRQ6SD10DACK2SA5DACK7SD11T/CSA4DRQ7SD12BALESA3+5VSD13+5VSA2MASTERSD14OSCSA1GNDSD15GNDSA0

ISA總線信號B1A1

B10A10

B20A20B31A31D1C1D10C10

D18C18人才是培養(yǎng)出來的47第3章系統(tǒng)總線3.3總線特性及性能指標(biāo)ISA總線控制器32位CPU外設(shè)1外設(shè)216位，8MHZISA系統(tǒng)總線外設(shè)3外設(shè)4主存儲器存儲器控制器32位微機(jī)系統(tǒng)中的ISA總線常見的286、386、486微型機(jī)采用的系統(tǒng)總線是ISA總線（IBMPC/AT總線）人才是培養(yǎng)出來的48第3章系統(tǒng)總線3.3總線特性及性能指標(biāo)三、總線標(biāo)準(zhǔn)圖示：（這是一塊聲卡，它采用16位ISA總線）那是286、386sx時代的故事了……現(xiàn)在新出品的主板上已經(jīng)幾乎看不到ISA

插槽的身影了，但各別也有例外人才是培養(yǎng)出來的49第3章系統(tǒng)總線3.3總線特性及性能指標(biāo)三、總線標(biāo)準(zhǔn)2.EISA(ExtendedIndustrialStandardArchitecture)擴(kuò)展工業(yè)標(biāo)準(zhǔn)結(jié)構(gòu)總線

發(fā)展歷程①數(shù)據(jù)線32位；地址線32根②最大傳輸速率33MB/S④時鐘頻率8MHZ⑤支持多處理器控制功能和猝發(fā)方式傳輸③與ISA總線完全兼容1988年為了與IBM的MCA技術(shù)抗衡，九家計(jì)算機(jī)廠商聯(lián)合起來形成EISA集團(tuán)。EISA集團(tuán)為配合32位CPU而設(shè)計(jì)的總線擴(kuò)展標(biāo)準(zhǔn)。它吸收了IBM微通道總線的精華，在ISA總線的基礎(chǔ)上于1988年推出了為32位微機(jī)設(shè)計(jì)的“擴(kuò)展工業(yè)標(biāo)準(zhǔn)結(jié)構(gòu)”EISA總線(ExtendedISA)，基本特性人才是培養(yǎng)出來的50第3章系統(tǒng)總線3.3總線特性及性能指標(biāo)三、總線標(biāo)準(zhǔn)2.EISA(ExtendedIndustrialStandardArchitecture)擴(kuò)展工業(yè)標(biāo)準(zhǔn)結(jié)構(gòu)總線

圖示：那是1988年的故事了…..人才是培養(yǎng)出來的51第3章系統(tǒng)總線3.3總線特性及性能指標(biāo)思考進(jìn)入１９９３年后，由于微處理器的飛速發(fā)展，使得ISA、EISA顯得落后了。微處理器的高速度和總線的低速度不同步，造成硬盤、圖形卡和其他外設(shè)只能通過一個慢速且狹窄的瓶頸發(fā)送和接收數(shù)據(jù)。使CPU的高性能受到了嚴(yán)重的影響。從而業(yè)界又提出了PC的一項(xiàng)新技術(shù)LocalBUS。

意義局部總線：在計(jì)算機(jī)的各個局部范圍內(nèi)制定的總線標(biāo)準(zhǔn)。比如，從結(jié)構(gòu)看，所謂局部總線是在ISA總線和

CPU總線之間增加的一級總線。含義由于獨(dú)立于CPU的結(jié)構(gòu)，使總線形成了一種獨(dú)特的中間緩沖器的設(shè)計(jì)，從而與CPU及時鐘頻率無關(guān)，因此用戶可將一些高速外設(shè)，如網(wǎng)絡(luò)適配卡、圖形卡、硬盤控制器等從ISA總線上卸下而通過局部總線直接掛接到CPU總線上，使之與高速的CPU

總線相匹配，而毋須擔(dān)心在不同時鐘頻率下會引起性能下的分歧。早期的總線標(biāo)準(zhǔn)適用于計(jì)算機(jī)中的各個設(shè)備，但是由于計(jì)算機(jī)的各個部件之間的速度差別有可能很大，那么如何充分的發(fā)揮CPU的效率呢？？局部總線是PC體系結(jié)構(gòu)的重大發(fā)展，它打破了數(shù)據(jù)I/O的瓶頸，使高性能CPU的功能得以充分發(fā)揮。作用人才是培養(yǎng)出來的52第3章系統(tǒng)總線3.3總線特性及性能指標(biāo)3.VL-BUS局部總線結(jié)構(gòu)系統(tǒng)總線ISAEISAVLBUS33MHz的32位數(shù)據(jù)通路多媒體高速局域網(wǎng)高性能圖形調(diào)制解調(diào)器圖文傳真8MHz的16位數(shù)據(jù)通路標(biāo)準(zhǔn)總線控制器CPU主存控制器存儲器局部總線控制器

SCSIⅡ控制器……VL-BUS依賴于CPU人才是培養(yǎng)出來的53第3章系統(tǒng)總線3.3總線特性及性能指標(biāo)3.VL-BUS發(fā)展歷程①VESA數(shù)據(jù)總線寬度為32位，地址總線寬度32位，總線最大尋址空間為4GB。②總線時鐘與CPU主頻有關(guān)，最大不超過40MHz③總線最高傳輸率132MB／s，支持BurstMode突發(fā)傳輸方式基本特性[1992]EISA是一種支持多處理器的高性能32位標(biāo)準(zhǔn)總線，但由于要兼顧ISA，防礙了EISA總線速度的進(jìn)一步提高。為打破CPU與外設(shè)之間的數(shù)據(jù)傳輸瓶頸，提高微機(jī)的整體性能VESA(VideoEletronicsStandardAssociation視頻電子標(biāo)準(zhǔn)協(xié)會)聯(lián)合60余家公司對PC總線進(jìn)行創(chuàng)新，推出了VESALocalBus(簡稱VL總線)局部總線標(biāo)準(zhǔn)VESAv1.0.從VESA局部總線結(jié)構(gòu)上看，局部總線好像是在傳統(tǒng)總線和CPU之間又插入了一級，將一些高速外設(shè)如網(wǎng)絡(luò)適配器、GUI圖形板、多媒體、磁盤控制器等從傳統(tǒng)總線上卸下，直接通過局部總線掛接到CPU總線上，使之與高速CPU相匹配。人才是培養(yǎng)出來的54第3章系統(tǒng)總線3.3總線特性及性能指標(biāo)3.VL-BUS抓住機(jī)遇，好好學(xué)習(xí)由于VESA標(biāo)準(zhǔn)總線幾乎是486CPU信號的延伸，故VL與486匹配達(dá)到最佳，能夠充分發(fā)揮486微機(jī)各部件的性能，因此在486系列微機(jī)基本上都采用了VESA總線。由于VESA總線是直接掛在CPU上，在CPU升級或任務(wù)變動時都會使得VESA不再適用，例如，VESA不能支持Pentium及其以上的芯片。因此，隨著486芯片的衰落，VESA已逐漸消失……1994、1995年風(fēng)行一時的圖形加速卡即采用此設(shè)計(jì)。那是486時代（1994、1995年）的故事了……人才是培養(yǎng)出來的55第3章系統(tǒng)總線3.3總線特性及性能指標(biāo)三、總線標(biāo)準(zhǔn)4.PCI(PeripheralComponentInterconnect)外部設(shè)備互聯(lián)總線

★[1993~1994]在PCI發(fā)布一年之后，英特爾公司緊接著提出64位的PCI總線，它的傳輸性能達(dá)到266MBps，但主要用于企業(yè)服務(wù)器和工作站領(lǐng)域；由于這些領(lǐng)域?qū)偩€性能要求較高，64位/33MHz規(guī)格的PCI很快又不夠用，英特爾遂將它的工作頻率提升到66MHz?！锒S著X86服務(wù)器市場的不斷擴(kuò)大，64位/66MHz規(guī)格的PCI總線理所當(dāng)然成為該領(lǐng)域的標(biāo)準(zhǔn)，針對服務(wù)器/工作站平臺設(shè)計(jì)的SCSI卡、RAID控制卡、千兆網(wǎng)卡等設(shè)備無一例外都采用64位PCI接口，乃至到今天，這些設(shè)備還被廣泛使用.不過，PC領(lǐng)域的32位總線一直都沒有得到升級，工作頻率也停留于33MHz.[1992~1993]有沒有一種既具有VESA局部總線的高數(shù)據(jù)傳輸率、又與CPU相對獨(dú)立、并且功能更強(qiáng)的總線?在多媒體技術(shù)應(yīng)用的需求和硬件發(fā)展的推動下Intel與IBMCOMPAQ、AST、HP等100多家公司聯(lián)合推出PCI局部總線標(biāo)準(zhǔn)。于是1993年，第一臺PCI電腦問世。發(fā)展歷程目前主流的PCI規(guī)范有PCI2.0、PCI2.1和PCI2.2三種。

人才是培養(yǎng)出來的56PCI總線的特點(diǎn)高傳輸率:總線數(shù)據(jù)寬度32位或64位高效率:支持突發(fā)傳輸即插即用：自動識別與配置外設(shè)，方便用戶使用獨(dú)立于CPU：PCI總線不依賴于某一具體的微處理器，它支持多種微處理器和將來發(fā)展的微處理器負(fù)載能力強(qiáng)、易于擴(kuò)展兼容各類總線允許多總線共存支持64位尋址

5V和3.3V兩種電源供電人才是培養(yǎng)出來的57第3章系統(tǒng)總線3.3總線特性及性能指標(biāo)2012年9月19日星期三PCI橋路CPU外設(shè)1外設(shè)2PCI總線外設(shè)3主存儲器存儲器控制器CPU總線標(biāo)準(zhǔn)總線橋路設(shè)備設(shè)備設(shè)備標(biāo)準(zhǔn)總線（ISA、EISA…）PCI總線系統(tǒng)結(jié)構(gòu)示意圖將PCI總線轉(zhuǎn)換為標(biāo)準(zhǔn)的總線如：ISAEISAMCAPCI橋路實(shí)現(xiàn)了驅(qū)動PCI總線所需的全部控制不受CPU控制。人才是培養(yǎng)出來的58第3章系統(tǒng)總線3.3總線特性及性能指標(biāo)4.PCI(PeripheralComponentInterconnect)外部設(shè)備互聯(lián)總線

這是采用PCI總線的顯示卡（這是采用PCI總線的網(wǎng)卡）那是1993年前后的故事了……人才是培養(yǎng)出來的59第3章系統(tǒng)總線3.3總線特性及性能指標(biāo)4.PCI(PeripheralComponentInterconnect)外部設(shè)備互聯(lián)總線

PCI界面顯示卡人才是培養(yǎng)出來的60人才是培養(yǎng)出來的61PCI總線：CLK—時鐘RST—復(fù)位AD(31~0）—地址數(shù)據(jù)復(fù)用線，T1地址，后數(shù)據(jù)C/BE(3~0)—總線命令和字節(jié)使能信號PAR—偶校驗(yàn)位FRAME—總線幀處理TRDY—目的設(shè)備準(zhǔn)備好IRDY—源操作設(shè)備準(zhǔn)備好STOP—總線主應(yīng)當(dāng)停止工作LOCK—鎖信號，阻塞鎖上的單元IDSEL—初始設(shè)備選擇信號DEVSEL—設(shè)備選擇信號REQ—總線請求GNT—總線請求允許PERR—奇偶校驗(yàn)錯SERR—系統(tǒng)錯SBO—Cache探測信號,表示擊中修改過的行SDONE—查詢完成AD(63~32)—數(shù)據(jù)擴(kuò)充位，REQ64和

ACK64有效時它有效C/BE(7~4)—字節(jié)使能REQ64—請求64位數(shù)據(jù)處理ACK64—64位數(shù)據(jù)處理允許PAR64—校驗(yàn)4個高位字節(jié)TCK—測試時鐘TDI—測試數(shù)據(jù)輸入TDO—測試數(shù)據(jù)輸出TMS—測試模式選擇TRST—測試復(fù)位潛心細(xì)節(jié)人才是培養(yǎng)出來的62AGP插槽第3章系統(tǒng)總線3.3總線特性及性能指標(biāo)5.AGP：（Accelerated-Graphics-Port：加速圖形端口）

發(fā)展歷程

AGP8X標(biāo)準(zhǔn)沒有輝煌太長時間，PCIExpress總線的出現(xiàn)宣告PCI和AGP體系將被終結(jié)。但由于過渡不可能短時間完成，AGP8X至今在市場上還非?；钴S，尤其是在中低端領(lǐng)域還占據(jù)著主流地位。命運(yùn)

1996年，3D顯卡出現(xiàn)，揭開3D時代的序幕。由于3D顯卡需要與CPU進(jìn)行頻繁的數(shù)據(jù)交換，而圖形數(shù)據(jù)往往較為龐大，PCI總線顯得力不從心，這時

INTEL便在PCI的基礎(chǔ)上專門研發(fā)出一種針對顯卡的總線標(biāo)準(zhǔn)，這就是大名鼎鼎的AGP總線。1996年7月，AGP1.0標(biāo)準(zhǔn)問世。

★1998年5月INTEL發(fā)布了AGP2.0版規(guī)范。工作頻率仍為66MHZ，但電壓降到1.5v。

★2000年8月INTEL發(fā)布了AGP3.0規(guī)范，工作電壓降到0.8v。人才是培養(yǎng)出來的63(這是采用AGP的顯卡)第3章系統(tǒng)總線3.3總線特性及性能指標(biāo)5.AGP：（Accelerated-Graphics-Port：加速圖形端口）

那是1996～2000年之間的故事了……人才是培養(yǎng)出來的64第3章系統(tǒng)總線3.3總線特性及性能指標(biāo)5.AGP：（Accelerated-Graphics-Port：加速圖形端口）

AGP界面顯示卡人才是培養(yǎng)出來的65第3章系統(tǒng)總線3.3總線特性及性能指標(biāo)發(fā)展6.PCI—ExpressPCI—Express是一種通用的總線規(guī)格，它最早由Intel所提倡和推廣（也既是之前的3GIO），它最終的設(shè)計(jì)目的是為了取代現(xiàn)有計(jì)算機(jī)系統(tǒng)內(nèi)部的總線傳輸接口，這不只包括顯示接口，還囊括了CPU、PCI、HDD、Network等多種應(yīng)用接口。從而可以像Hyper—Transport一樣，用以解決現(xiàn)今系統(tǒng)內(nèi)數(shù)據(jù)傳輸出現(xiàn)的瓶頸問題，并且為未來的周邊產(chǎn)品性能提升作好充分的準(zhǔn)備。以往計(jì)算機(jī)系統(tǒng)的各種設(shè)備共用一個帶寬，采用了并行互聯(lián)，這大大影響了系統(tǒng)整體的性能表現(xiàn)，同時并行信號由于相互干擾也嚴(yán)重制約了日后速度的進(jìn)一步提升。而PCI—E則采用了串行互聯(lián)方式，以點(diǎn)對點(diǎn)的形式進(jìn)行數(shù)據(jù)傳輸，每個設(shè)備都可以單獨(dú)的享用帶寬，從而大大提高了傳輸速率，而且也為更高的頻率提升創(chuàng)造了條件。

從早期80年代的ISA接口的8.33MB/S到90年代PCI接口的133ＭＢ／Ｓ，龐大的數(shù)據(jù)傳輸運(yùn)算的需要，應(yīng)該有一種全新的接口來取代AGP的地位，這時，擁有4GB/S起始傳輸速率的PCI—Express面世了。人才是培養(yǎng)出來的66第3章系統(tǒng)總線3.3總線特性及性能指標(biāo)現(xiàn)行的PC總線構(gòu)架人才是培養(yǎng)出來的67第3章系統(tǒng)總線3.3總線特性及性能指標(biāo)全新的PCI—Express構(gòu)架圖人才是培養(yǎng)出來的68第3章系統(tǒng)總線3.3總線特性及性能指標(biāo)人才是培養(yǎng)出來的69第3章系統(tǒng)總線3.3總線特性及性能指標(biāo)只有發(fā)展本身是不變的人才是培養(yǎng)出來的707.外部總線RS-232-CRS-232-C標(biāo)準(zhǔn)：信號電平標(biāo)準(zhǔn)控制信號的定義

人才是培養(yǎng)出來的71

RS-232C是數(shù)據(jù)終端設(shè)備（DTE）和數(shù)據(jù)通信設(shè)備（DCE）之間的接口標(biāo)準(zhǔn)，是在微機(jī)接口應(yīng)用中常用的一種串行通信總線標(biāo)準(zhǔn)