第二章-清華數(shù)字電子技術(shù)第五版閻石課件_第1頁
第二章-清華數(shù)字電子技術(shù)第五版閻石課件_第2頁
第二章-清華數(shù)字電子技術(shù)第五版閻石課件_第3頁
第二章-清華數(shù)字電子技術(shù)第五版閻石課件_第4頁
第二章-清華數(shù)字電子技術(shù)第五版閻石課件_第5頁
已閱讀5頁,還剩75頁未讀 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡介

第二章邏輯代數(shù)基礎(chǔ)邏輯運(yùn)算:

當(dāng)0和1表示邏輯狀態(tài)時(shí),兩個(gè)二進(jìn)制數(shù)碼按照某種特定的因果關(guān)系進(jìn)行的運(yùn)算。邏輯運(yùn)算使用的數(shù)學(xué)工具是邏輯代數(shù)。邏輯代數(shù)與普通代數(shù):與普通代數(shù)不同,邏輯代數(shù)中的變量只有0和1兩個(gè)可取值,它們分別用來表示完全兩個(gè)對立的邏輯狀態(tài)。在邏輯代數(shù)中,有與、或、非三種基本的邏輯運(yùn)算。

邏輯:事物的因果關(guān)系

邏輯運(yùn)算的數(shù)學(xué)基礎(chǔ):邏輯代數(shù)

在二值邏輯中的變量取值:

0/1

2.1概述

2.2邏輯代數(shù)中的三種基本運(yùn)算

與(AND)或(OR)非(NOT)以A=1表示開關(guān)A合上,A=0表示開關(guān)A斷開;

以Y=1表示燈亮,Y=0表示燈不亮;

三種電路的因果關(guān)系不同:與條件同時(shí)具備,結(jié)果發(fā)生Y=AANDB=A&B=A·B=ABABY0000100011或條件之一具備,結(jié)果發(fā)生Y=AORB=A+BABY0000110111非條件不具備,結(jié)果發(fā)生

AY0110幾種常用的復(fù)合邏輯運(yùn)算與非 或非 與或非幾種常用的復(fù)合邏輯運(yùn)算異或Y=ABABY0000110110幾種常用的復(fù)合邏輯運(yùn)算同或Y=A⊙BABY00101000112.3邏輯代數(shù)的基本公式和常用公式

邏輯代數(shù)又稱布爾代數(shù)。它是分析和設(shè)計(jì)現(xiàn)代數(shù)字邏輯電路不可缺少的數(shù)學(xué)工具。邏輯代數(shù)有一系列的定律、定理和規(guī)則,用于對數(shù)學(xué)表達(dá)式進(jìn)行處理,以完成對邏輯電路的化簡、變換、分析和設(shè)計(jì)。

邏輯關(guān)系指的是事件產(chǎn)生的條件和結(jié)果之間的因果關(guān)系。在數(shù)字電路中往往是將事情的條件作為輸入信號(hào),而結(jié)果用輸出信號(hào)表示。條件和結(jié)果的兩種對立狀態(tài)分別用邏輯“1”和“0”表示。2.3.1基本公式根據(jù)與、或、非的定義,得表2.3.1的布爾恒等式序號(hào)公式序號(hào)公式101′

=0;0′=110

A=0111+A=121A=A120+A=A3AA=A13A+A=A4AA′=014A+A′=15AB=BA15A+B=B+A6A(BC)=(AB)C16A+(B+C)=(A+B)+C7A(B+C)=AB+AC17A+BC=(A+B)(A+C)8(AB)′=A′+B′18(A+B)′=A′B′9(A′)′=A證明方法:推演真值表交換律:A+B=B+AA·B=B·A結(jié)合律:A+B+C=(A+B)+C

A·B·C=(A·B)·C

分配律:A+BC=(A+B)(A+C)A(B+C)=AB+AC

A·1=AA·0=0A+0=AA+1=10、1律:A·A=0A+A=1互補(bǔ)律:重疊律:A+A=AA·A=A反演律:AB=A+B

A+B=A·B摩根定理公式(17)的證明(公式推演法):公式(17)的證明(真值表法):ABCBCA+BCA+BA+C(A+B)(A+C)00000000001000100100010001111111100011111010111111001111111111112.3.2若干常用公式序號(hào)公式21A+AB=A22A+A′B=A+B23AB+AB′=A24A(A+B)=A25AB+A′C+BC=AB+A′CAB+

A′C+BCD=AB+A′C26A(AB)′=AB′;A′(AB)′=A′2.4邏輯代數(shù)的基本定理2.4.1代入定理

------在任何一個(gè)包含A的邏輯等式中,若以另外一個(gè)邏輯式代入式中A的位置,則等式依然成立。2.4.1代入定理應(yīng)用舉例:式(17)A+BC=(A+B)(A+C) A+B(CD)=(A+B)(A+CD) =(A+B)(A+C)(A+D)2.4.1代入定理應(yīng)用舉例:式(8)2.4邏輯代數(shù)的基本定理2.4.2反演定理

-------對任一邏輯式

變換順序先括號(hào),然后乘,最后加

不屬于單個(gè)變量的上的反號(hào)保留不變2.4.2反演定理應(yīng)用舉例:2.5.1邏輯函數(shù)Y=F(A,B,C,······)------若以邏輯變量為輸入,運(yùn)算結(jié)果為輸出,則輸入變量值確定以后,輸出的取值也隨之而定。輸入/輸出之間是一種函數(shù)關(guān)系。注:在二值邏輯中, 輸入/輸出都只有兩種取值0/1。2.5邏輯函數(shù)及其表示方法2.5.2邏輯函數(shù)的表示方法真值表邏輯式邏輯圖波形圖卡諾圖計(jì)算機(jī)軟件中的描述方式各種表示方法之間可以相互轉(zhuǎn)換真值表輸入變量ABC····輸出Y1Y2

····遍歷所有可能的輸入變量的取值組合輸出對應(yīng)的取值邏輯式將輸入/輸出之間的邏輯關(guān)系用與/或/非的運(yùn)算式表示就得到邏輯式。邏輯圖用邏輯圖形符號(hào)表示邏輯運(yùn)算關(guān)系,與邏輯電路的實(shí)現(xiàn)相對應(yīng)。波形圖將輸入變量所有取值可能與對應(yīng)輸出按時(shí)間順序排列起來畫成時(shí)間波形。卡諾圖EDA中的描述方式

HDL(HardwareDescriptionLanguage)

VHDL(VeryHighSpeedIntegratedCircuit…)VerilogHDL EDIF DTIF

。。。

舉例:舉重裁判電路ABCY00000010010001101000101111011111各種表現(xiàn)形式的相互轉(zhuǎn)換:真值表邏輯式例:奇偶判別函數(shù)的真值表A=0,B=1,C=1使

A′BC=1A=1,B=0,C=1使AB′C=1A=1,B=1,C=0使

ABC′=1這三種取值的任何一種都使Y=1,所以

Y=?ABCY00000010010001111000101111011110真值表邏輯式:找出真值表中使Y=1的輸入變量取值組合。每組輸入變量取值對應(yīng)一個(gè)乘積項(xiàng),其中取值為1的寫原變量,取值為0的寫反變量。將這些變量相加即得Y。把輸入變量取值的所有組合逐個(gè)代入邏輯式中求出Y,列表邏輯式邏輯圖1.用圖形符號(hào)代替邏輯式中的邏輯運(yùn)算符。邏輯式邏輯圖1.用圖形符號(hào)代替邏輯式中的邏輯運(yùn)算符。2.從輸入到輸出逐級(jí)寫出每個(gè)圖形符號(hào)對應(yīng)的邏輯運(yùn)算式。波形圖真值表ABCY0000001101010110100010111001111最小項(xiàng)舉例:兩變量A,B的最小項(xiàng)三變量A,B,C的最小項(xiàng)2.5.3邏輯函數(shù)的兩種標(biāo)準(zhǔn)形式

最小項(xiàng)之和最大項(xiàng)之積

對于變量的任一組取值,全體最小項(xiàng)之和為1。對于任意一個(gè)最小項(xiàng),只有一組變量取值使得它的值為1;

對于變量的任一組取值,任意兩個(gè)最小項(xiàng)的乘積為0;0001000000000101000000010001000001000000100001100010000101000001001100000001011100000001三個(gè)變量的所有最小項(xiàng)的真值表

最小項(xiàng)的性質(zhì)

最小項(xiàng)的編號(hào)

三個(gè)變量的所有最小項(xiàng)的真值表m0m1m2m3m4m5m6m7最小項(xiàng)的表示:通常用mi表示最小項(xiàng),m

表示最小項(xiàng),下標(biāo)i為最小項(xiàng)號(hào)。0001000000000101000000010001000001000000100001100010000101000001001100000001011100000001邏輯函數(shù)最小項(xiàng)之和的形式:例:利用公式可將任何一個(gè)函數(shù)化為邏輯函數(shù)最小項(xiàng)之和的形式:例:邏輯函數(shù)最小項(xiàng)之和的形式:例:邏輯函數(shù)最小項(xiàng)之和的形式:例:邏輯函數(shù)最小項(xiàng)之和的形式:例:邏輯函數(shù)的最小項(xiàng)表達(dá)式為“與或”邏輯表達(dá)式;在“與或”式中的每個(gè)乘積項(xiàng)都是最小項(xiàng)。例1將化成最小項(xiàng)表達(dá)式=m7+m6+m3+m5

邏輯函數(shù)的最小項(xiàng)表達(dá)式:

例2將化成最小項(xiàng)表達(dá)式a.去掉非號(hào)b.去括號(hào)最大項(xiàng):M是相加項(xiàng);包含n個(gè)因子。n個(gè)變量均以原變量和反變量的形式在M中出現(xiàn)一次。如:兩變量A,B的最大項(xiàng)對于n變量函數(shù)2n個(gè)最大項(xiàng)的性質(zhì)在輸入變量任一取值下,有且僅有一個(gè)最大項(xiàng)的值為0;全體最大項(xiàng)之積為0;任何兩個(gè)最大項(xiàng)之和為1;只有一個(gè)變量不同的最大項(xiàng)的乘積等于各相同變量之和。最大項(xiàng)的編號(hào):最大項(xiàng)取值對應(yīng)編號(hào)ABC十進(jìn)制數(shù)1117M71106M61015M51004M40113M30102M20011M10000M02.5.4、邏輯函數(shù)形式的變換例:從與或式變?yōu)榕c或非式Y(jié)=AC+BC′=[(AC+BC′)′]′=[(AC)′(BC′)′]′

=[(A′+C′)(B′+C)]′=[A′B′+A′C+B′C′]′=[B′C′+A′C]′2.6邏輯函數(shù)的化簡法邏輯函數(shù)的最簡形式最簡與或

------包含的乘積項(xiàng)已經(jīng)最少,每個(gè)乘積項(xiàng)的因子也最少,稱為最簡的與-或邏輯式。2.6.1公式化簡法反復(fù)應(yīng)用基本公式和常用公式,消去多余的乘積項(xiàng)和多余的因子。例:

2.6.1公式化簡法反復(fù)應(yīng)用基本公式和常用公式,消去多余的乘積項(xiàng)和多余的因子。例:

2.6.1公式化簡法反復(fù)應(yīng)用基本公式和常用公式,消去多余的乘積項(xiàng)和多余的因子。例:

1.邏輯代數(shù)與普通代數(shù)的公式易混淆,化簡過程要求對所 有公式熟練掌握;2.代數(shù)法化簡無一套完善的方法可循,它依賴于人的經(jīng)驗(yàn) 和靈活性;3.用這種化簡方法技巧強(qiáng),較難掌握。特別是對代數(shù)化簡 后得到的邏輯表達(dá)式是否是最簡式判斷有一定困難。 卡諾圖法可以比較簡便地得到最簡的邏輯表達(dá)式。代數(shù)法化簡在使用中遇到的困難:2.6.2卡諾圖化簡法

邏輯函數(shù)的卡諾圖表示法實(shí)質(zhì):將邏輯函數(shù)的最小項(xiàng)之和的以圖形的方式表示出來以2n個(gè)小方塊分別代表n變量的所有最小項(xiàng),并將它們排列成矩陣,而且使幾何位置相鄰的兩個(gè)最小項(xiàng)在邏輯上也是相鄰的(只有一個(gè)變量不同),就得到表示n變量全部最小項(xiàng)的卡諾圖。表示最小項(xiàng)的卡諾圖二變量卡諾圖三變量的卡諾圖4變量的卡諾圖表示最小項(xiàng)的卡諾圖二變量卡諾圖三變量的卡諾圖4變量的卡諾圖表示最小項(xiàng)的卡諾圖二變量卡諾圖三變量的卡諾圖4變量的卡諾圖五變量的卡諾圖用卡諾圖表示邏輯函數(shù)將函數(shù)表示為最小項(xiàng)之和的形式。在卡諾圖上與這些最小項(xiàng)對應(yīng)的位置上添入1,其余地方添0。用卡諾圖表示邏輯函數(shù)例:用卡諾圖表示邏輯函數(shù)

用卡諾圖化簡函數(shù)依據(jù):具有相鄰性的最小項(xiàng)可合并,消去不同因子。

在卡諾圖中,最小項(xiàng)的相鄰性可以從圖形中直觀地反映出來。合并最小項(xiàng)的原則:兩個(gè)相鄰最小項(xiàng)可合并為一項(xiàng),消去一對因子四個(gè)排成矩形的相鄰最小項(xiàng)可合并為一項(xiàng),消去兩對因子八個(gè)相鄰最小項(xiàng)可合并為一項(xiàng),消去三對因子兩個(gè)相鄰最小項(xiàng)可合并為一項(xiàng),

消去一對因子化簡步驟:(1)函數(shù)化為最小項(xiàng)之和。(2)用卡諾圖表示邏輯函數(shù)(3)找出可合并的最小項(xiàng)(4)化簡后的乘積項(xiàng)相加 (項(xiàng)數(shù)最少,每項(xiàng)因子最少)

用卡諾圖化簡函數(shù)卡諾圖化簡的原則化簡后的乘積項(xiàng)應(yīng)包含函數(shù)式的所有最小項(xiàng),即覆蓋圖中所有的1。乘積項(xiàng)的數(shù)目最少,即圈成的矩形總數(shù)最少。每個(gè)乘積項(xiàng)因子最少,即圈成的矩形最大。例:0001111001ABC例:000111100011111101ABC例:000111100011111101ABC例:化簡結(jié)果不唯一例:0001111000011110ABCD例:00011110001001011001111111101111ABCD約束項(xiàng)任意項(xiàng)邏輯函數(shù)中的無關(guān)項(xiàng):約束項(xiàng)和任意項(xiàng)可以寫入函數(shù)式,也可不包含在函數(shù)式中,因此統(tǒng)稱為無關(guān)項(xiàng)。在邏輯函數(shù)中,對輸入變量取值的限制,在這些取值下為1的最小項(xiàng)稱為約束項(xiàng)在輸入變量某些取值下,函數(shù)值為1或?yàn)?不影響邏輯電路的功能,在這些取值下為1的最小項(xiàng)稱為任意項(xiàng)2.7具有無關(guān)項(xiàng)的邏輯函數(shù)及其化簡

2.7.1約束項(xiàng)、任意項(xiàng)和邏輯函數(shù)式中的無關(guān)項(xiàng)約束項(xiàng):恒等于0的最小項(xiàng)稱約束項(xiàng)。如A、B、C表示電動(dòng)機(jī)的正轉(zhuǎn)、反轉(zhuǎn)、停止,有意義的只有3項(xiàng),Y1=AB`C`;Y2=A`BC`;Y3=A`B`C;其余都是約束項(xiàng)。A`B`C`+A`BC+AB`C+ABC`+ABC=0。既然為0,在函數(shù)式中加上或去掉都可以,而不影響總的結(jié)果。如Y1=AB`C`+ABC由于ABC恒為0,即不允許ABC=1。任意項(xiàng):A=1;B=1;C=1;或A=1;B=1;C=0等5種情況下,電路設(shè)計(jì)為保護(hù)狀態(tài),自動(dòng)切斷電源,此時(shí)在Y1是1還是0都無所謂。Y1=AB`C`+ABC在A=B=C=1的情況下,加上ABC,Y

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲(chǔ)空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論