第六章 存儲(chǔ)系統(tǒng)1

第六章存儲(chǔ)系統(tǒng)1存儲(chǔ)系統(tǒng)概述存儲(chǔ)器：存放程序和數(shù)據(jù)的部件存儲(chǔ)介質(zhì)：0、1兩個(gè)穩(wěn)態(tài)的部件存儲(chǔ)位：信息的最小單位

存儲(chǔ)單元：若干位的集合，可以是一個(gè)字或字節(jié)字存儲(chǔ)單元、字節(jié)存儲(chǔ)單元

存儲(chǔ)體：存儲(chǔ)單元的集合

地址：存儲(chǔ)單元的編號(hào)存儲(chǔ)容量：存儲(chǔ)單元的總數(shù)2存儲(chǔ)器的分類1.按存儲(chǔ)器在計(jì)算機(jī)系統(tǒng)中的作用

(1)高速緩沖存儲(chǔ)器(Cache)：內(nèi)存與CPU之間的緩沖，比內(nèi)存快，比寄存器慢，存放某程序段、數(shù)據(jù)的副本(2)主存儲(chǔ)器：內(nèi)存，隨機(jī)訪問(wèn)，快存儲(chǔ)計(jì)算機(jī)運(yùn)行期間正在使用的程序和數(shù)據(jù)(3)輔助存儲(chǔ)器：外存，慢(4)控制存儲(chǔ)器：專門(mén)存放微程序3存儲(chǔ)器的分類2.按存儲(chǔ)介質(zhì)

(1)半導(dǎo)體存儲(chǔ)器：主存、u盤(pán)(2)磁表面存儲(chǔ)器：軟、硬盤(pán)

(3)光存儲(chǔ)器

4存儲(chǔ)器的分類3.按存取方式

(1)隨機(jī)存取存儲(chǔ)器(RandomAccessMemory，RAM)

(2)只讀存儲(chǔ)器(ReadOnlyMemory，ROM)

(3)串行訪問(wèn)存儲(chǔ)器順序存取存儲(chǔ)器(SequentialAccessMemory，SAM)：磁帶機(jī)直接存取存儲(chǔ)器(DirectAccessMemory，DAM)：磁盤(pán)（與隨機(jī)存取的區(qū)別）5存儲(chǔ)器的分類4.按信息的可保存性

易失性存儲(chǔ)器

非易失性存儲(chǔ)器

破壞性讀出

非破壞性讀出67

掩膜式ROM(MROM)MROM的內(nèi)容是由半導(dǎo)體生產(chǎn)廠家按用戶的需求在芯片的生產(chǎn)過(guò)程中直接寫(xiě)入，寫(xiě)入之后無(wú)法改變其內(nèi)容。8

PROM允許利用專門(mén)的設(shè)備（編程器或?qū)懭肫鳎?xiě)入自己的程序，一旦寫(xiě)入后便無(wú)法改變，因此它是一種一次性可編程的ROM。9

用紫外線燈制作的擦抹器照射存儲(chǔ)器芯片上的透明窗口，使芯片中原來(lái)存儲(chǔ)的內(nèi)容被擦除，用戶可以再編程。由于是用紫外線燈進(jìn)行擦除的，所以只能對(duì)整個(gè)芯片擦除，而不能對(duì)芯片中個(gè)別需要改寫(xiě)的存儲(chǔ)單元單獨(dú)擦除和重寫(xiě)。10

E2PROM是采用電氣方法來(lái)進(jìn)行擦除的，在聯(lián)機(jī)條件下既可以用字擦除方式擦除，也可以用數(shù)據(jù)塊擦除方式擦除。11

既可在不加電的情況下長(zhǎng)期保存信息，又能在線進(jìn)行快速擦除與重寫(xiě)微機(jī)的主板采用閃速存儲(chǔ)器來(lái)存儲(chǔ)基本輸入/輸出系統(tǒng)(BIOS)程序

12存儲(chǔ)單元電路由六個(gè)MOS管組成，其中核心的兩個(gè)MOS管構(gòu)成一個(gè)雙穩(wěn)態(tài)觸發(fā)器。SRAM狀態(tài)穩(wěn)定、接口簡(jiǎn)單、速度高，但集成度低、成本高、功耗也較大，一般用來(lái)組成高速緩沖存儲(chǔ)器和小容量的主存。13

存儲(chǔ)元電路中不再依靠雙穩(wěn)態(tài)觸發(fā)器保存信息，而是依靠MOS電路中的柵極電容來(lái)存儲(chǔ)信息。雖然柵極電容上的電荷能保存相當(dāng)一段時(shí)間，可是電容上的電荷數(shù)目總是有限的，經(jīng)過(guò)一段時(shí)間后仍然會(huì)被泄放掉。因此，每隔一定的時(shí)間必須向柵極電容補(bǔ)充一次電荷，這個(gè)過(guò)程稱為“刷新”

DRAM比SRAM集成度高，功耗小，位價(jià)格低，一般用來(lái)組成大容量的主存。14主存儲(chǔ)器的主要技術(shù)指標(biāo)

1.存儲(chǔ)容量

主存容量：字節(jié)數(shù)或單元數(shù)×位數(shù)來(lái)描述

若主存按字節(jié)編址(8位)，則用字節(jié)數(shù)表示存儲(chǔ)容量的大小1KB=1024B=210B1MB=1K×1K=1024B×1024B=220B1GB=1KMB=1024×1024×1024B=230B若主存按字編址，即每個(gè)存儲(chǔ)單元存放一個(gè)字，字長(zhǎng)超過(guò)8位，則用單元數(shù)×位數(shù)或字?jǐn)?shù)×位數(shù)來(lái)描述容量。

15主存儲(chǔ)器的主要技術(shù)指標(biāo)

單元地址：存儲(chǔ)器中每個(gè)存儲(chǔ)單元的編號(hào)

存儲(chǔ)單元的長(zhǎng)度：

每個(gè)存儲(chǔ)單元中可存放的二進(jìn)制信息位數(shù)

按字編址的計(jì)算機(jī)、按字節(jié)編址的計(jì)算機(jī)p113編址方式16字長(zhǎng)一個(gè)字，按字編址字長(zhǎng)一個(gè)字，按字節(jié)編址低字節(jié)用偶地址，高字節(jié)用奇地址，字地址是2的倍數(shù)，即用它的低字節(jié)的地址來(lái)表示

字長(zhǎng)兩個(gè)字，按字節(jié)編址字地址是4的整數(shù)倍(字長(zhǎng)為4個(gè)字節(jié))17主存儲(chǔ)器的主要技術(shù)指標(biāo)2.速度

(1)存儲(chǔ)器存/取時(shí)間(MemoryAccessTime，TA)

讀或?qū)懸淮蔚臅r(shí)間(2)存儲(chǔ)周期時(shí)間(MemoryCycleTime，TM)破壞性讀出：恢復(fù)數(shù)據(jù)非破壞性讀出：恢復(fù)線路18主存儲(chǔ)器的主要技術(shù)指標(biāo)(3)數(shù)據(jù)傳送速率Bm

（位/秒）：?jiǎn)挝粫r(shí)間內(nèi)寫(xiě)入存儲(chǔ)器或從存儲(chǔ)器讀出信息的最大數(shù)量。[例6-1]存儲(chǔ)器的TM=250ns,總線寬度W=8位，求Bm=?解：Bm=8/Tm=4*106（字節(jié)/秒）3.可靠性4.功耗5.價(jià)格19主存儲(chǔ)器的基本結(jié)構(gòu)

20主存儲(chǔ)器的基本結(jié)構(gòu)

1.存儲(chǔ)體：存儲(chǔ)字為64位（字長(zhǎng)），表示一個(gè)存儲(chǔ)周期能夠從存儲(chǔ)器中讀或?qū)懸粋€(gè)長(zhǎng)度為64位的數(shù)據(jù)。字長(zhǎng)并不一定是編址單位，也不一定是所需信息的長(zhǎng)度。

圖6-5：數(shù)據(jù)在主存中的存放方法P112講過(guò)（指令系統(tǒng)）地址空間（地址位數(shù)決定）2．地址譯碼器3．讀寫(xiě)放大器4．控制電路：讀時(shí)不寫(xiě)，寫(xiě)時(shí)不讀21字節(jié)編址，存儲(chǔ)字地址的最末三位必定為000存儲(chǔ)字長(zhǎng)為64位

讀/寫(xiě)的數(shù)據(jù)有四種不同長(zhǎng)度，它們分別是字節(jié)（8位）、半字（16位）、單字（32位）和雙字（64位）

22不浪費(fèi)存儲(chǔ)器資源

除了訪問(wèn)一個(gè)字節(jié)以外，當(dāng)要訪問(wèn)一個(gè)雙字、一個(gè)單字或一個(gè)半字時(shí)都有可能跨越兩個(gè)存儲(chǔ)字

23一個(gè)存儲(chǔ)字的起始位置開(kāi)始存放

一半的存儲(chǔ)空間被浪費(fèi)

24雙字地址的最末三個(gè)二進(jìn)制位必須為000單字地址的最末兩位必須為00半字地址的最末一位必須為0見(jiàn)P112能夠保證無(wú)論訪問(wèn)雙字、單字、半字或字節(jié)，都能在一個(gè)存儲(chǔ)周期內(nèi)完成，盡管存儲(chǔ)器資源仍然有浪費(fèi)

25存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu)

快慢26存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu)

虛擬存儲(chǔ)系統(tǒng)

27存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu)

內(nèi)部只有寄存器三級(jí)兩層次的整體。用戶就可以使用一個(gè)大容量(決定于輔存)、低價(jià)格(接近于輔存)、高速度(主要決定于高速緩存)的存儲(chǔ)器系統(tǒng)

28主存儲(chǔ)器

主存儲(chǔ)器特征:(1)采取隨機(jī)存取方式：按地址直接訪問(wèn)存儲(chǔ)器的任何一個(gè)單元，訪問(wèn)時(shí)間與地址無(wú)關(guān)

(2)工作速度快：微機(jī)中主存與CPU之間設(shè)置高速緩沖存儲(chǔ)器，巨型機(jī)中則普遍采用多存儲(chǔ)體交叉訪問(wèn)的工作方式。

(3)有一定的存儲(chǔ)容量：地址空間=2地址位數(shù)29主存儲(chǔ)器

基本存儲(chǔ)電路

：（見(jiàn)前）1.半導(dǎo)體隨機(jī)存儲(chǔ)器(RAM)

SRAM

DRAM2.半導(dǎo)體只讀存儲(chǔ)器(ROM)

掩膜式ROM(MROM)一次可編程ROM(PROM)可擦除可編程ROM(EPROM)閃速存儲(chǔ)器30存儲(chǔ)器芯片

一、SRAM芯片

1.靜態(tài)MOS存儲(chǔ)器芯片結(jié)構(gòu)（位結(jié)構(gòu)芯片，4096*1位）31存儲(chǔ)器芯片

(1)存儲(chǔ)體（圖6-9若干片，每片選中1位）16位，字長(zhǎng)xy32存儲(chǔ)器芯片

(2)地址譯碼器（不同的方式）單譯碼方式：又稱字選法，所對(duì)應(yīng)的存儲(chǔ)器是字結(jié)構(gòu)的。容量為M個(gè)字的存儲(chǔ)器（M個(gè)字，每字b位），排列成M行×b列的矩陣

字線位線，某一字線被選中時(shí)，同一行中的各位D0-D3都被選中，由讀/寫(xiě)電路對(duì)各位進(jìn)行讀出或?qū)懭氩僮鳌?/p>

優(yōu)點(diǎn)：結(jié)構(gòu)簡(jiǎn)單缺點(diǎn)：當(dāng)字?jǐn)?shù)較多時(shí)，譯碼器將變成復(fù)雜而龐大，使存儲(chǔ)器的成本迅速上升，性能下降。

33存儲(chǔ)器芯片

雙譯碼方式：X和Y兩個(gè)方向的選擇線在存儲(chǔ)體內(nèi)部的每個(gè)存儲(chǔ)元上交叉，以選擇相應(yīng)的存儲(chǔ)單元。1)位結(jié)構(gòu)的存儲(chǔ)器芯片：容量為M×1位，把M個(gè)存儲(chǔ)元排列成存儲(chǔ)矩陣（盡可能排列成方陣）。若要組成一個(gè)M字×b位的存儲(chǔ)器，就需要把b片M×1位的存儲(chǔ)器芯片并列連接起來(lái)，即在圖6-9所示Z方向上重疊b塊芯片。

圖6-11所示結(jié)構(gòu)是4096×1位，排列成64×64的矩陣。地址碼共12位(64*64=4096=212)，X方向和Y方向各6位。譯碼輸出線2×26=128條。34存儲(chǔ)器芯片

2)字段結(jié)構(gòu)的存儲(chǔ)器芯片：在一條行選擇線上安排s個(gè)b位長(zhǎng)的字。行選擇線為M/s條，列選擇線為s，而每一條列選擇線同時(shí)選擇b位數(shù)據(jù)。K位地址線也要?jiǎng)澐譃閮刹糠郑篕x=log2(M/s)，Ky=log2S。Intel2114是一種1K×4位的靜態(tài)MOS芯片1K×4位（即一塊芯片上有1024個(gè)字，每個(gè)字4位）的靜態(tài)MOS芯片1024*4=4096=64*64位，210=1024，所以是10根地址線26=6424=1664/4=163564行64/4=16列36存儲(chǔ)器芯片

(3)驅(qū)動(dòng)器：增加負(fù)載能力(4)I/O電路：(5)片選和讀/寫(xiě)控制電路：只有片選信號(hào)有效時(shí)，該芯片才被選中，其所連的地址線才有效，才能對(duì)它進(jìn)行讀或?qū)懖僮鳌?0，=0，則W=1，控制寫(xiě)入電路進(jìn)行寫(xiě)入；=1，則

R=1，控制讀出電路進(jìn)行讀出；當(dāng)=1時(shí)R=0、W=0,讀與寫(xiě)均不能進(jìn)行。

37存儲(chǔ)器芯片

[例6-2]某SRAM芯片，其存儲(chǔ)容量為16K×8位，問(wèn)：（1）

該芯片引出線的最小數(shù)目應(yīng)為多少？（2）

該芯片的地址范圍是什么？解：(1)16K=214,所以地址線14條；字長(zhǎng)8位，所以數(shù)據(jù)線8條，片選信號(hào)、讀/寫(xiě)信號(hào)、電源線、地線該芯片引出線的最小數(shù)目為26。（2）該芯片的地址范圍為0000H-3FFFH。00000000000000——11111111111111

38存儲(chǔ)器芯片

2.存儲(chǔ)器的讀寫(xiě)操作(1)讀周期1.地址有效,讀信號(hào)有效2.片選信號(hào)必須保持到數(shù)據(jù)穩(wěn)定輸出

3.數(shù)據(jù)輸出

讀（?。┲芷?/p>

讀出時(shí)間

39存儲(chǔ)器芯片

(2)寫(xiě)周期1.地址有效2.片選、寫(xiě)信號(hào)有效3.為使地址變化期間不會(huì)發(fā)生錯(cuò)誤寫(xiě)入，寫(xiě)信號(hào)在地址變化期間失效4.可靠讀出后，地址方可失效40存儲(chǔ)器芯片

[例6-3]圖6-15是某SRAM的寫(xiě)入時(shí)序圖，其中是讀/寫(xiě)命令控制線，當(dāng)線為低電平時(shí)，存儲(chǔ)器按當(dāng)時(shí)地址2450H把數(shù)據(jù)線上的數(shù)據(jù)寫(xiě)入存儲(chǔ)器。請(qǐng)指出圖中的錯(cuò)誤，并畫(huà)出正確的寫(xiě)入時(shí)序圖。41存儲(chǔ)器芯片

解：在寫(xiě)為低電平（有效）時(shí)，地址、數(shù)據(jù)都不能再變化，正確的寫(xiě)入時(shí)序圖，如圖6-16所示42作業(yè)：6.943存儲(chǔ)器芯片

二、DRAM芯片1.動(dòng)態(tài)MOS存儲(chǔ)器結(jié)構(gòu)DMOS與SMOS的結(jié)構(gòu)大致相同。但DMOS的外圍控制電路相對(duì)要復(fù)雜一些。DRAM是利用電容器存儲(chǔ)電荷的特性來(lái)存儲(chǔ)數(shù)據(jù)缺點(diǎn)：必須不斷地刷新每個(gè)存儲(chǔ)單元中的信息優(yōu)點(diǎn)：提高存儲(chǔ)器芯片的存儲(chǔ)容量，降低成本，減少功耗。16K×1位DRAM芯片結(jié)構(gòu)示意圖，如圖6-17所示。

44214=16384=16k，所以本來(lái)應(yīng)為14位地址，但現(xiàn)在有7位，分時(shí)使用27=128行列地址選通行地址鎖存器行地址譯碼器453.讀出信號(hào)保存在讀出放大器中，讀出時(shí)，讀出放大器又使相應(yīng)的存儲(chǔ)單元的存儲(chǔ)信息自動(dòng)恢復(fù)，所以讀出放大器還可用作再生放大器。

1.選中某行時(shí)，該行的128個(gè)存儲(chǔ)元都選通到讀出放大器。每個(gè)存儲(chǔ)元的信息都被鑒別、鎖存和重寫(xiě)。

2.列譯碼器中只選通128個(gè)放大器中的一個(gè)，將讀出的信息送輸出鎖存器和緩沖器。行地址鎖存器行地址譯碼器46動(dòng)態(tài)MOS存儲(chǔ)器芯片的特點(diǎn)：(1)動(dòng)態(tài)存儲(chǔ)器中數(shù)據(jù)輸入線與數(shù)據(jù)輸出線是分開(kāi)的而且可以鎖存；(2)它有控制信號(hào)，而沒(méi)有片選信號(hào),擴(kuò)展時(shí)用信號(hào)代替片選信號(hào)；(3)地址線引腳只引出一半，因此內(nèi)部有兩個(gè)鎖存器。行地址選通信號(hào)和列地址選通信號(hào)在時(shí)間上分時(shí)復(fù)用；(4)地址線也作刷新用；（逐行刷新）(5)刷新是動(dòng)態(tài)MOS存儲(chǔ)器最突出的特點(diǎn)，靜態(tài)MOS存儲(chǔ)器不需要刷新。47存儲(chǔ)器芯片

2.讀/寫(xiě)時(shí)序(1)讀周期1.行地址有效

5.數(shù)據(jù)可靠讀出后，撤銷(xiāo)列地址。數(shù)據(jù)可靠到達(dá)目的地后，撤銷(xiāo)行選通信號(hào)、列選通信號(hào)和讀命令2.行選通信號(hào)，將行地址鎖存3.可靠鎖存后，行地址撤銷(xiāo)，為了提高速度，此時(shí)可發(fā)讀信號(hào)。4.列地址有效，再發(fā)列選通信號(hào)，將列地址鎖存48存儲(chǔ)器芯片

(2)寫(xiě)周期

1.行地址有效，發(fā)行選通信號(hào)和寫(xiě)信號(hào)。2.行地址可靠鎖存后，行地址撤銷(xiāo)3.數(shù)據(jù)輸入端準(zhǔn)備好數(shù)據(jù)，列地址有效，發(fā)列選通信號(hào)4.列地址可靠鎖存后，列地址撤銷(xiāo)5.數(shù)據(jù)可靠寫(xiě)入后，撤銷(xiāo)輸入數(shù)據(jù)、行選信號(hào)、列選信號(hào)、寫(xiě)命令49存儲(chǔ)器芯片

3.動(dòng)態(tài)存儲(chǔ)器的刷新原因：MOS管柵極電容上的電荷只能保持幾個(gè)毫秒，所以每隔一定時(shí)間必須對(duì)存儲(chǔ)體中的所有存儲(chǔ)元的柵極電容補(bǔ)充電荷，這個(gè)過(guò)程就是刷新。刷新操作特點(diǎn)：類似于讀出操作，但：

不需要信息輸出不需要加片選信號(hào)，即整個(gè)存儲(chǔ)器中的所有芯片同時(shí)被刷新。一般應(yīng)該在2ms內(nèi)將全部存儲(chǔ)體刷新一遍。刷新通常是一行一行地進(jìn)行的，每一行中各存儲(chǔ)元同時(shí)被刷新

不需要列地址50存儲(chǔ)器芯片

(1)集中刷新方式:圖6-19(a)16K*1DRAM(2)分散刷新方式:圖6-19(b)(3)異步刷新方式:圖6-19(c)51集中刷新：16K*1，所以設(shè)存儲(chǔ)器為128*128矩陣，既有128行要刷新。設(shè)讀/寫(xiě)周期tc=0.5μs，則4000-128個(gè)tc用于讀寫(xiě)或未選中，后128個(gè)tc集中刷新。死時(shí)間52分散刷新：系統(tǒng)（存?。┲芷趖S分為兩半，前半段時(shí)間用來(lái)進(jìn)行讀或?qū)懟虮３?，后半段時(shí)間作為刷新時(shí)間。即讀寫(xiě)后立即刷新。每128（行數(shù)）個(gè)tS，整個(gè)存儲(chǔ)器就刷新一次。

讀寫(xiě)周期tc=0.5μs，ts=1μs，則2ms刷新2000次，只需刷128次，過(guò)于頻繁

53

異步刷新：2ms/128次刷新≈15.5μs/次，即每隔15.5μs刷一次即可。15.5μs的前半段可讀寫(xiě)若干次（為15μs）后半段用于刷新（耗時(shí)0.5μs）54存儲(chǔ)器芯片

[例6-4]有一個(gè)16K×16的存儲(chǔ)器，由1K×4位的DRAM芯片（內(nèi)部結(jié)構(gòu)為64×16，引腳同SRAM）構(gòu)成，問(wèn)：(1)采用異步刷新方式，如單元刷新間隔不超過(guò)2ms，則刷新信號(hào)周期是多少？(2)如采用集中刷新方式，存儲(chǔ)器刷新一遍最少用多少讀/寫(xiě)周期？設(shè)讀/寫(xiě)周期為0.1us,死時(shí)間率是多少？解：(1)采用異步刷新方式，在2ms時(shí)間內(nèi)分散地把芯片64行刷新一遍故刷新信號(hào)的時(shí)間間隔為2ms/64=31.25us，即可取刷新信號(hào)周期為30us。(2)如采用集中刷新方式，假定T為讀/寫(xiě)周期，如果16組同時(shí)進(jìn)行刷新，則所需刷新時(shí)間為64T。因?yàn)門(mén)單位為us，2ms=2000us，則死時(shí)間率為64T/2000×100%=0.32T%。55存儲(chǔ)器芯片

4．動(dòng)態(tài)MOS存儲(chǔ)器與靜態(tài)MOS存儲(chǔ)器的比較(1)

DRAM使用簡(jiǎn)單的單管單元作為存儲(chǔ)元，每片存儲(chǔ)容量較大，約是SRAM的4倍；

DRAM采用地址復(fù)用技術(shù)，引腳數(shù)比SRAM要少很多，封裝尺寸也比較?。?2)

DRAM的價(jià)格比較便宜，大約只有SRAM的1/4；(3)

由于使用動(dòng)態(tài)元件，DRAM所需功率大約只有SRAM的1/6；(4)

DRAM由于使用動(dòng)態(tài)元件，它的速度比SRAM要低；(5)

DRAM需要再生，這不僅浪費(fèi)了寶貴的時(shí)間，還需要有配套的再生電路，其也要消耗一部分功率；(6)

SRAM一般用作容量不大的高速存儲(chǔ)器，DRAM一般用作主存(7)

它們共同的特點(diǎn)是當(dāng)供電電源切斷時(shí)，原存儲(chǔ)的信息也消失。56三、ROM芯片：EPROM的存儲(chǔ)器芯片Intel2716為例。2K×8位的只讀存儲(chǔ)器，如圖6-20所示。采用雙譯碼方式，16K個(gè)存儲(chǔ)元排成128×128矩陣。2k=2048=21111根地址線A0～A10

7位地址用于行譯碼，選擇128行中的一行(27=128)4位地址用于列譯碼，以選擇16(128/8)組中的一組

被選中的一組8位同時(shí)讀出，經(jīng)緩沖器送至8個(gè)數(shù)據(jù)輸出端D0～D7。571.片選信號(hào)和PD/PGM為編程控制信號(hào)，在正常工作時(shí)，它們連在一起，芯片被選中時(shí)輸入低電平，可讀出數(shù)據(jù)。芯片未被選中(即不工作)時(shí)，PD/PGM線輸入高電平，這樣可使EPROM的功耗下降(下降75%左右)。2.需要寫(xiě)入信息(稱為“編程”)時(shí)：電源線VPP

改接+25V(平時(shí)接+5V，與電源線VCC

相同)，將要寫(xiě)入的存儲(chǔ)單元的地址送上地址線，要寫(xiě)入的8位數(shù)據(jù)送數(shù)據(jù)線，然后在PD/PGM輸入端加上一個(gè)寬度為50ms(不能大于55ms)的正脈沖(+5V)，在編程邏輯控制下，就可實(shí)現(xiàn)寫(xiě)入。58主存儲(chǔ)器的構(gòu)造要組成一個(gè)主存要考慮：如何選片的問(wèn)題如何把芯片連接起來(lái)的問(wèn)題。1．主存容量的擴(kuò)展根據(jù)存儲(chǔ)器所要求的容量和選定的存儲(chǔ)器芯片的容量，就可以計(jì)算出總的芯片數(shù)，即

總片數(shù)=總?cè)萘?（容量/片）例：存儲(chǔ)器容量為8K×8b,若選用2114芯片(1K×4b/片)，則需要：

8k*8b/（1k*4b/片）=8*2片=16片

59主存儲(chǔ)器的構(gòu)造擴(kuò)展字長(zhǎng)（位擴(kuò)展）擴(kuò)展字?jǐn)?shù)（字?jǐn)U展）(1)位擴(kuò)展位擴(kuò)展是指只在位數(shù)方向的擴(kuò)展（字長(zhǎng)加長(zhǎng)），而芯片的字?jǐn)?shù)和存儲(chǔ)器的字?jǐn)?shù)是一致的。位擴(kuò)展的連接方式是將各存儲(chǔ)器芯片的地址線、片選線和讀/寫(xiě)線相應(yīng)的并聯(lián)起來(lái)，而將各芯片的數(shù)據(jù)線單獨(dú)列出。例：用16M×1b/片的SRAM芯片組成16M×32b的存儲(chǔ)器所需芯片數(shù)=16M*32b/(16M*1b/片）=32片如圖6-21所示：

602.224=16M每片尋出一位片數(shù)多則位數(shù)多，字長(zhǎng)加長(zhǎng)1.32片芯片的地址線A0～A23分別并聯(lián)在一起各芯片的片選信號(hào)以及讀寫(xiě)控制信號(hào)也都分別連到一起只有數(shù)據(jù)線D0～D31各自獨(dú)立，每片代表一位

3.各芯片采用相同的地址信號(hào)，數(shù)據(jù)線分別連接到數(shù)據(jù)總線上的相應(yīng)位。當(dāng)CPU訪問(wèn)該存儲(chǔ)器時(shí)，其發(fā)出的地址和控制信號(hào)同時(shí)傳給32片芯片，選中每片芯片的同一單元，相應(yīng)單元內(nèi)容被同時(shí)讀至數(shù)據(jù)總線的各位，或?qū)?shù)據(jù)總線上的內(nèi)容分別同時(shí)寫(xiě)入相應(yīng)單元。地址線的負(fù)載數(shù)為芯片數(shù)數(shù)據(jù)線的負(fù)載數(shù)為1

6162主存儲(chǔ)器的構(gòu)造(2)字?jǐn)U展字?jǐn)U展是指僅在字?jǐn)?shù)方向擴(kuò)展，而位數(shù)不變。字?jǐn)U展將芯片的的地址線、數(shù)據(jù)線、讀/寫(xiě)線并聯(lián)，由片選信號(hào)來(lái)區(qū)分各個(gè)芯片。

例：用2M×8b/片的SRAM芯片組成16M×8b的存儲(chǔ)器所需芯片數(shù)=16M*8位/（2M*8位/片)=8片。

如圖6-22所示：632.221=2M用于片內(nèi)尋址每次尋8位1.23=8用于片選，一次選一片。片數(shù)多字長(zhǎng)仍為8位但總字?jǐn)?shù)增多3.應(yīng)為D0-D7，每次只有8位數(shù)。數(shù)據(jù)線和低位地址線的負(fù)載數(shù)為存儲(chǔ)器芯片的個(gè)數(shù)高位地址線的負(fù)載為16465(3)字和位同時(shí)擴(kuò)展

當(dāng)構(gòu)成一個(gè)容量較大的存儲(chǔ)器時(shí)，往往需要在字?jǐn)?shù)方向和位數(shù)方向上同時(shí)擴(kuò)展，就將是前兩種擴(kuò)展的組合。用512片16M×1b/片的SRAM芯片組成256M×32b存儲(chǔ)器

32b/1b=32（位擴(kuò)展）256M/16M=16（字?jǐn)U展）16片32片…66(3)字和位同時(shí)擴(kuò)展

當(dāng)構(gòu)成一個(gè)容量較大的存儲(chǔ)器時(shí)，往往需要在字?jǐn)?shù)方向和位數(shù)方向上同時(shí)擴(kuò)展，就將是前兩種擴(kuò)展的組合。用512片16M×1b/片的SRAM芯片組成256M×32b存儲(chǔ)器

16片32片…片內(nèi)尋址，選中1位共256M=228，所以cpu共28根地址線16組=24，片選用于選組（摞）16M=224，片內(nèi)67(3)字和位同時(shí)擴(kuò)展

當(dāng)構(gòu)成一個(gè)容量較大的存儲(chǔ)器時(shí)，往往需要在字?jǐn)?shù)方向和位數(shù)方向上同時(shí)擴(kuò)展，就將是前兩種擴(kuò)展的組合。用512片16M×1b/片的SRAM芯片組成256M×32b存儲(chǔ)器

16片32片…片內(nèi)尋址，選中1位數(shù)據(jù)線的負(fù)載數(shù)為組數(shù)低位地址的負(fù)載數(shù)為存儲(chǔ)器芯片數(shù)，高位地址的負(fù)載數(shù)為每組片數(shù)共256M=228，所以cpu共28根地址線16組=24，片選用于選組（摞）16M=224，片內(nèi)68692．存儲(chǔ)器芯片的地址分配和片選

片選：片選信號(hào)通過(guò)高位地址得到的。字選：片內(nèi)的字選是由ＣＰＵ低位地址線選擇。實(shí)現(xiàn)片選的方法可分為三種：線選法、全譯碼法和部分譯碼法。(1)線選法：用除去片內(nèi)尋址外的高位地址線直接(或經(jīng)反相器)接至各個(gè)存儲(chǔ)芯片的片選端，當(dāng)某地址線信號(hào)為“0”時(shí)，就選中與之對(duì)應(yīng)的存儲(chǔ)芯片。（一位對(duì)一片）圖6-24為4片2K×8b用線選法構(gòu)成的8K×8b存儲(chǔ)器的連接圖。各芯片的地址范圍如表6.1所列，設(shè)地址總線有20位(A0～A19)。

70一片對(duì)應(yīng)一位71表6.1線選法的地址分配芯片A19～A15A14～A11A10～A0地址范圍(空間)0#未用0000111000…011…107000～077FFH1#未用110100…011…106800～06FFFH2#未用101100…011…105800～05FFFH3#未用011100…011…103800～03FFFH72(2)全譯碼法：將片內(nèi)尋址外的全部高位地址線作為地址譯碼器的輸入，把經(jīng)譯碼器譯碼后的輸出作為各芯片的片選信號(hào)，將它們分別接到存儲(chǔ)器芯片的片選端，以實(shí)現(xiàn)對(duì)存儲(chǔ)器芯片的選擇。各芯片的地址如表6.2所列。

表6.2全譯碼法的地址分配芯片A19～A13A12A11A10～A0地址范圍(空間)0#0…00000…011…100000～007FFH1#0…00100…011…100800～00FFFH2#0…01000…011…101000～017FFH3#0…01100…011…101800～01FFFH73線選法和全譯碼相結(jié)合的方法，就是部分譯碼。部分譯碼：用除片內(nèi)尋址外的高位地址的一部分來(lái)譯碼產(chǎn)生片選信號(hào)。用4片2K×8b的存儲(chǔ)芯片組成8K×8b存儲(chǔ)器，需要四個(gè)片選信號(hào)，因此只要用兩位地址線來(lái)譯碼產(chǎn)生。

尋址8K×8b存儲(chǔ)器時(shí)未用到高位地址A13～A19（共7位），所以A12=A11=0，均選中0#；A12A11=01，均選中1#……8KBRAM中的任一個(gè)存儲(chǔ)單元，都對(duì)應(yīng)有2(20-13)=27=128個(gè)地址。這種一個(gè)存儲(chǔ)單元出現(xiàn)多個(gè)地址的現(xiàn)象稱地址重疊。

74從地址分布來(lái)看，這8KB存儲(chǔ)器實(shí)際上占用了CPU全部的空間(1MB)。每片2K×8b的存儲(chǔ)器芯片有1M/4=256K的地址重疊區(qū)，如圖6-25所示。令未用到的高位地址全為0，這樣確定的存儲(chǔ)器地址稱為基本地址，本例中8K×8b存儲(chǔ)器的基本地址即00000H～007FFH。部分譯碼法較全譯碼簡(jiǎn)單，但存在地址重疊區(qū)。實(shí)際應(yīng)用中，存儲(chǔ)器芯片的片選信號(hào)可根據(jù)需要選擇上述某種方法或幾種方法并用。

A19-13A12A11片內(nèi)選址00…00~11…110000…00~11…110175[例6-5]用帶片選輸入端CS的存儲(chǔ)器芯片ROM(1K×8b)和RAM(2K×4b)及少量邏輯門(mén)，組成存儲(chǔ)容量為4K×8位的存儲(chǔ)器，并且ROM和RAM各占存儲(chǔ)容量的一半。求該存儲(chǔ)器所需要的ROM和RAM的芯片數(shù)量并畫(huà)出其組成框圖。解：ROM的芯片數(shù)量為（1/2）*4K/1K*(8/8)=2(片)RAM的芯片數(shù)量為（1/2）*4k/2k*(8/4)=2(片)ROM需要進(jìn)行字?jǐn)U展，而RAM需要進(jìn)行位擴(kuò)展。該存儲(chǔ)器為4K，需要12位地址。可用最高位A11

來(lái)選擇ROM或RAM，這里設(shè)A11=0時(shí)選中ROM工作，A11=1時(shí)選中RAM工作。RAM芯片容量為2K，片內(nèi)地址需要11位(A0～A10)；ROM芯片容量為1K，片內(nèi)地址需要10位(A0～A9)，可用A11A10

作為片選信號(hào)(A11A10=00時(shí)選中其中的一片進(jìn)行操作，A11A10=01時(shí)選中另一片進(jìn)行操作)。最后可得出該存儲(chǔ)器的組成框圖，如圖6-26所示。

7677主存儲(chǔ)器和CPU的連接

1．主存和CPU之間的硬連接

主存與CPU的硬連接：如圖6-27所示。

地址總線(AB)數(shù)據(jù)總線(DB)控制總線(CB)782.CPU總線的負(fù)載能力：見(jiàn)前P61,64,68

3.CPU對(duì)主存的基本操作

(1)讀操作讀操作是指從CPU送來(lái)的地址所指定的存儲(chǔ)單元中取出信息，再送給CPU，其操作過(guò)程是：l

地址→MAR→AB CPU將地址信號(hào)送至地址總線；l

Read CPU發(fā)讀命令；l

WaitforMFC

等待存儲(chǔ)器工作完成信號(hào)；l

M(ADDR)→DB→MDR 讀出信息經(jīng)數(shù)據(jù)總線送至CPU。(2)

寫(xiě)操作寫(xiě)操作是指將要寫(xiě)入的信息存入CPU所指定的存儲(chǔ)單元中，其操作過(guò)程是：l

地址→MAR→AB CPU將地址信號(hào)送至地址總線；l

數(shù)據(jù)→MDR→DB CPU將要寫(xiě)入的數(shù)據(jù)送至數(shù)據(jù)總線；l

Write CPU發(fā)寫(xiě)命令；l

WaitforMFC

等待存儲(chǔ)器工作完成信號(hào)。

CPU和主存的速度匹配有兩種匹配方式：同步存儲(chǔ)器讀取和異步存儲(chǔ)器讀取。

79提高存儲(chǔ)器性能的技術(shù)

存儲(chǔ)器的兩大指標(biāo)：速度和容量存儲(chǔ)器芯片制造技術(shù)單機(jī)系統(tǒng)中提高存儲(chǔ)器性能的技術(shù)：雙端口存儲(chǔ)器并行主存儲(chǔ)器高速緩沖存儲(chǔ)器虛擬存儲(chǔ)器

80存儲(chǔ)器芯片技術(shù)

動(dòng)態(tài)存儲(chǔ)器芯片的新技術(shù)：

FDM(fastpagemode)DRAM

EDO(extendeddataout)DRAM

S(Synchronous)DRAM

DDR(doubledatarate)SDRAM

81存儲(chǔ)器芯片技術(shù)

動(dòng)態(tài)存儲(chǔ)器芯片的新技術(shù)：

FDM(fastpagemode)DRAM

EDO(extendeddataout)DRAM

S(Synchronous)DRAM

DDR(doubledatarate)SDRAM

快速頁(yè)式動(dòng)態(tài)存儲(chǔ)器:在頁(yè)面訪問(wèn)方式的存儲(chǔ)器芯片中，如果前后順序訪問(wèn)的存儲(chǔ)單元處于存儲(chǔ)元陣列的同一行(稱為頁(yè)面)中時(shí)。只要在輸入行地址之后保持信號(hào)不變，在的控制下，輸入不同的列地址就可以對(duì)一行中的不同數(shù)據(jù)進(jìn)行快速連續(xù)的訪問(wèn)。

行地址重復(fù)用，節(jié)省輸入地址帶來(lái)的延遲82存儲(chǔ)器芯片技術(shù)

動(dòng)態(tài)存儲(chǔ)器芯片的新技術(shù)：

FDM(fastpagemode)DRAM

EDO(extendeddataout)DRAM

S(Synchronous)DRAM

DDR(doubledatarate)SDRAM

增強(qiáng)數(shù)據(jù)輸出存儲(chǔ)器：增加了一個(gè)數(shù)據(jù)鎖存器

EDO輸出數(shù)據(jù)在整個(gè)CAS周期都是有效的,不必等待當(dāng)前的讀/寫(xiě)周期完成即可啟動(dòng)下一個(gè)讀/寫(xiě)周期

83