第9講+MOS管的數(shù)字設(shè)計(jì)

第9講MOS管的數(shù)字設(shè)計(jì)模型功能模型分析CMOS數(shù)字功能時(shí)，可將MOS管理解為由柵極電壓控制的開關(guān)?？紤]數(shù)字電路的速度和功耗時(shí)必須考慮電容。米勒電容初始時(shí)刻，輸入節(jié)點(diǎn)為0V，輸出節(jié)點(diǎn)為VDD，電容上的電荷？電源提供的總電荷終止時(shí)刻，輸入電壓為VDD，輸出電壓為0,電容上的電荷為電荷變化量米勒電容問題將跨接在輸入輸出之間的電容C等效為兩個(gè)分別接在輸入回路和輸出回路的電容，則等效電容為多少？輸入端由于電荷變化量為2CVDD，輸入電源相當(dāng)于將容量為2C的電容從0V充電到VDD。輸出端輸出電源吸收的電荷與輸入電源提供的電荷相等，為2CVDD，相當(dāng)于一個(gè)容量為2C的電容從VDD放電到0V的電荷。MOS管的有效開關(guān)電阻假設(shè)柵極電壓突然從0跳變到VDD，MOS管導(dǎo)通，產(chǎn)生ID。隨著電容放電，VDS從VDD變?yōu)?.MOS管的平均導(dǎo)通電阻？本書中的MOS管數(shù)字模型以上過程，工作點(diǎn)從A到B到C。平均電阻平均電阻相當(dāng)于BC直線斜率的倒數(shù)。此公式并不準(zhǔn)確，但可用于手工估算。只考慮MOS管開關(guān)電阻的模型用于NMOS邏輯電路或其它“有比”電路的功能分析。MOS管各極之間的電容線性區(qū)：Cgd=Cgs=1/2Cox教材只考慮柵電容注意Cgd充放電時(shí)兩端電壓變化2VDD。為計(jì)算方便需將Cgd分散到GS和DS之間分散到GS和DS之后該電容上的電壓變化為VDD，根據(jù)米勒電容關(guān)系，應(yīng)將Cgd擴(kuò)大一倍。教材使用的數(shù)字模型此模型可用于估算延遲，但對(duì)數(shù)字電路的尺寸設(shè)計(jì)沒有幫助（設(shè)計(jì)時(shí),W未定,無(wú)法計(jì)算)?！禖MOS大規(guī)模集成電路》中的模型（1）正常設(shè)計(jì)（L取最小值，源漏區(qū)面積版圖達(dá)到最小）時(shí)，CMOS數(shù)字電路中的MOS管柵電容與“擴(kuò)區(qū)”（源區(qū)和漏區(qū)的統(tǒng)稱）電容基本相等。（2）數(shù)字模型的作用主要是用來比較兩個(gè)設(shè)計(jì)的優(yōu)劣，只要能夠正確比較兩種設(shè)計(jì)方案即可，模型越簡(jiǎn)單越好。與工藝無(wú)關(guān)的設(shè)計(jì)模型定義單位晶體管（1）單位NMOS管可以任意定義，但一般定義為工藝允許的最小寬度管。（2）單位NMOS管的柵電容為C，導(dǎo)通電阻為R。單位PMOS管與單位NMOS管尺寸相同。假設(shè)相同尺寸的PMOS導(dǎo)通電阻為NMOS導(dǎo)通電阻的2倍。因此單位PMOS的電阻為2R，電容為C。一種簡(jiǎn)單有效的MOS管數(shù)字模型圖中MOS管的寬度都為單位NMOS管的k倍?；趩挝痪w管的數(shù)字模型的優(yōu)點(diǎn)不僅可用于估算延遲，而且用于數(shù)字電路中的晶體管尺寸設(shè)計(jì)。使用這種模型可以評(píng)價(jià)電路設(shè)計(jì)的優(yōu)劣，與具體使用的工藝無(wú)關(guān)?？焖傺舆t估計(jì)一個(gè)邏輯門驅(qū)動(dòng)相同邏輯門的個(gè)數(shù)稱為扇出（FO)系數(shù)。數(shù)字設(shè)計(jì)中經(jīng)常把一個(gè)反向器驅(qū)動(dòng)4個(gè)反相器的延遲作為延遲的基數(shù)。延遲等效電路驅(qū)動(dòng)門只考慮漏極電容，負(fù)載門只需考慮柵極電容。充電等效電路為什么連接VDD的2C和8C可以理解為接地？解釋1：VDD不變，對(duì)于動(dòng)態(tài)問題相當(dāng)于接地。充電時(shí)間常數(shù)為15RC。電荷變化量等價(jià)解釋2：以驅(qū)動(dòng)門PMOS管的漏極電容2C為例，充電前，電容兩端電壓為0V和VDD，充電后兩端電壓都是變?yōu)閂DD，電荷變化量為CVDD，與將接地的電容從0V充電到VDD等價(jià)。放電等效電路放電時(shí)間常數(shù)為15RC。保證PMOS管和NMOS管導(dǎo)通電阻相等可以使充放電時(shí)間相等，即上升延遲與下降延遲相等。思考題在將FO4問題中，如果將所有反相器中的晶體