第3章 存儲(chǔ)器(微機(jī)原理)

第三章半導(dǎo)體存儲(chǔ)器3.1概述3.2靜態(tài)存儲(chǔ)器SRAM3.3動(dòng)態(tài)存儲(chǔ)器DRAM3.4只讀存儲(chǔ)器ROM3.5存儲(chǔ)器系統(tǒng)的設(shè)計(jì)3.1概述

通過前面章節(jié)的討論，我們對(duì)存儲(chǔ)器的功能已經(jīng)有了初步的了解。有了存儲(chǔ)器，計(jì)算機(jī)才具有記憶功能，從而實(shí)現(xiàn)程序存儲(chǔ)，使計(jì)算機(jī)能夠自動(dòng)高速地進(jìn)行各種復(fù)雜的運(yùn)算。存儲(chǔ)器系統(tǒng)是微機(jī)系統(tǒng)中重要的分系統(tǒng)。內(nèi)存儲(chǔ)器用來(lái)存放當(dāng)前運(yùn)行的程序和數(shù)據(jù)，一般由一定容量的速度較高的存儲(chǔ)器組成，CPU可直接用指令對(duì)內(nèi)存儲(chǔ)器進(jìn)行讀/寫操作。在微機(jī)中，內(nèi)存儲(chǔ)器是由半導(dǎo)體存儲(chǔ)器芯片組成。內(nèi)存儲(chǔ)器也稱為主存儲(chǔ)器，或簡(jiǎn)稱為存儲(chǔ)器。存儲(chǔ)器系統(tǒng)由內(nèi)存儲(chǔ)器和外存儲(chǔ)器兩部分組成。

外存儲(chǔ)器是CPU通過I/O接口電路才能訪問的存儲(chǔ)器，其特點(diǎn)是存儲(chǔ)容量大、速度較低，又稱海量存儲(chǔ)器或二級(jí)存儲(chǔ)器。外存儲(chǔ)器用來(lái)存放當(dāng)前暫時(shí)不用的程序和數(shù)據(jù)。CPU不能直接用指令對(duì)外存儲(chǔ)器進(jìn)行讀/寫操作，如要執(zhí)行外存儲(chǔ)器存放的程序，必須先將該程序由外存儲(chǔ)器調(diào)入內(nèi)存儲(chǔ)器。在微機(jī)中常用硬磁盤、軟磁盤和磁帶作為外存儲(chǔ)器。半導(dǎo)體存儲(chǔ)器按存取方式不同，分為讀寫存儲(chǔ)器RAM（RandomAccessMemory）和只讀存儲(chǔ)器ROM（ReadOnlyMemory）。讀寫存儲(chǔ)器指機(jī)器運(yùn)行期間可讀、可寫的存儲(chǔ)器。目前微機(jī)中作為內(nèi)存儲(chǔ)器的半導(dǎo)體存儲(chǔ)器，其主要特點(diǎn)是采用大規(guī)模集成電路技術(shù)構(gòu)成單個(gè)芯片形式或者大容量的條形動(dòng)態(tài)存儲(chǔ)器（SIMMDRAM）形式，因而使用方便，價(jià)格較低。

只讀存儲(chǔ)器指機(jī)器運(yùn)行期間只能讀出信息，而不能寫入信息的存儲(chǔ)器。RAM是隨機(jī)存取存儲(chǔ)器的意思，“隨機(jī)存取”含意是指對(duì)存儲(chǔ)器任何一個(gè)單元中信息的存取時(shí)間與其所在位置無(wú)關(guān)。它是相對(duì)于“順序存取”而言的。對(duì)順序存取（或串行存?。┑拇鎯?chǔ)器（如磁帶），必須按順序訪問各單元，即信息的存取時(shí)間與其所在位置有關(guān)。對(duì)內(nèi)存儲(chǔ)器而言，隨機(jī)存取存儲(chǔ)器和讀寫存儲(chǔ)器是一回事，讀寫存儲(chǔ)器的英文縮寫應(yīng)為RWM(ReadWriteMomery)。由于拼讀困難，都稱作RAM。讀寫存儲(chǔ)器按信息存儲(chǔ)方式可分為靜態(tài)RAM（StaticRAM,簡(jiǎn)稱SRAM）和動(dòng)態(tài)RAM（DynamicRAM,簡(jiǎn)稱DRAM）。只讀存儲(chǔ)器有3種類型：

掩模式ROM（簡(jiǎn)稱ROM）、可編程只讀存儲(chǔ)器PROM（ProgrammaleROM）和可擦可編程只讀存儲(chǔ)器EPROM（ErasableProgrammableROM）。只讀存儲(chǔ)器電路比RAM簡(jiǎn)單，故集成度高，成本也低。其最大優(yōu)點(diǎn)是所存信息能長(zhǎng)期保存，當(dāng)電源斷電時(shí)，ROM中的信息不會(huì)消失，通電后立即可以使用，是非易失性的。因此，通常用ROM存放引導(dǎo)裝入程序，系統(tǒng)每次加電立即進(jìn)入ROM區(qū)的程序，在執(zhí)行引導(dǎo)裝入程序時(shí)把存在磁盤或其它外存儲(chǔ)器上的程序和數(shù)據(jù)裝入內(nèi)存并啟動(dòng)其它程序運(yùn)行。ROM還可以存放一些不需改變的其它程序和數(shù)據(jù)。在微型計(jì)算機(jī)的存儲(chǔ)器中，既有RAM模塊，又有ROM模塊。

半導(dǎo)體存儲(chǔ)器的制造工藝多種多樣。根據(jù)工藝不同，半導(dǎo)體存儲(chǔ)器又分為雙極型TTL邏輯、發(fā)射極耦合（ECL）邏輯、NMOS、CMOS、HMOS等幾種存儲(chǔ)電路形式。半導(dǎo)體存儲(chǔ)器技術(shù)性能指標(biāo)主要有以下幾項(xiàng)：1）存儲(chǔ)容量存儲(chǔ)容量是存儲(chǔ)器的一個(gè)重要指標(biāo)。存儲(chǔ)容量是指存儲(chǔ)器可以存儲(chǔ)的二進(jìn)制信息量，它一般是以能存儲(chǔ)的字?jǐn)?shù)乘以字長(zhǎng)表示的。即存儲(chǔ)容量=字?jǐn)?shù)×字長(zhǎng)，如一個(gè)存儲(chǔ)器能存4096個(gè)字，字長(zhǎng)16位，則存儲(chǔ)容量可用4096×16表示。微型計(jì)算機(jī)中的存儲(chǔ)器幾乎都是以字節(jié)（8位）進(jìn)行編址的，也就是說總認(rèn)為一個(gè)字節(jié)是“基本”的字長(zhǎng)，所以常常只用可能存儲(chǔ)的字節(jié)數(shù)來(lái)表示存儲(chǔ)容量。

存儲(chǔ)器存儲(chǔ)的字節(jié)數(shù)常常很大，如16384、32768、65536，為了表示方便，常常以1024為1K，以KB為存儲(chǔ)容量的單位，這樣上述3個(gè)存儲(chǔ)器的存儲(chǔ)容量可分別表示為16KB、32KB和64KB。2）最大存取時(shí)間存儲(chǔ)器的存取時(shí)間定義為存儲(chǔ)器從接收到尋找存儲(chǔ)單元的地址碼開始，到它取出或存入數(shù)據(jù)為止所需的時(shí)間。通常手冊(cè)上給出這個(gè)參數(shù)的上限值，稱為最大存取時(shí)間。顯然，它是說明存儲(chǔ)器工作速度的指標(biāo)。最大存取時(shí)間愈短，計(jì)算機(jī)的工作速度就愈快。半導(dǎo)體存儲(chǔ)器的最大存取時(shí)間為十幾ns到幾百ns。顯然，存儲(chǔ)容量是反映存儲(chǔ)器存儲(chǔ)能力的指標(biāo)。

3）可靠性可靠性是指存儲(chǔ)器對(duì)電磁場(chǎng)及溫度等變化的抗干擾性，半導(dǎo)體存儲(chǔ)器由于采用大規(guī)模集成電路結(jié)構(gòu)，可靠性高，平均無(wú)故障時(shí)間為幾千小時(shí)以上。4)其它指標(biāo)體積小、重量輕、價(jià)格便宜、使用靈活是微型計(jì)算機(jī)的主要特點(diǎn)及優(yōu)點(diǎn)，所以存儲(chǔ)器的體積大小、功耗、工作溫度范圍、成本高低等也成為人們關(guān)心的指標(biāo)。上述指標(biāo)，有些是互相矛盾的。這就需要在設(shè)計(jì)和選用存儲(chǔ)器時(shí)，根據(jù)實(shí)際需要，盡可能滿足主要要求且兼顧其它。存儲(chǔ)器的分級(jí)體系結(jié)構(gòu)簡(jiǎn)單的二級(jí)結(jié)構(gòu)：主存＋輔存一般為半導(dǎo)體存儲(chǔ)器，也稱為短期存儲(chǔ)器；解決讀寫速度問題；包括磁盤（中期存儲(chǔ)器）、磁帶、光盤（長(zhǎng)期存儲(chǔ)）等；解決存儲(chǔ)容量問題；微機(jī)系統(tǒng)中存儲(chǔ)器采用分級(jí)體系結(jié)構(gòu)的根本目的是為了協(xié)調(diào)速度、容量、成本三者之間的矛盾。四級(jí)結(jié)構(gòu)寄存器＋Cache＋主存＋輔存CPU內(nèi)部高速電子線路(如觸發(fā)器)一級(jí)：在CPU內(nèi)部二級(jí)：在CPU外部一般為靜態(tài)隨機(jī)存儲(chǔ)器SRAM。一般用動(dòng)態(tài)隨機(jī)存儲(chǔ)器DRAM存放臨時(shí)數(shù)據(jù)，而用閃速存儲(chǔ)器FLASH存放固化的程序和數(shù)據(jù)（即固件fireware）磁盤、磁帶、光盤等其中：cache-主存結(jié)構(gòu)解決高速度與低成本的矛盾；主存-輔存結(jié)構(gòu)利用虛擬存儲(chǔ)器解決大容量與低成本的矛盾；只有主存（內(nèi)存）占用CPU的地址空間PC/XT機(jī)系統(tǒng)內(nèi)存空間的劃分640KB常規(guī)內(nèi)存128KB保留RAM256KBROM存儲(chǔ)器分類按存儲(chǔ)介質(zhì)，可分為半導(dǎo)體存儲(chǔ)器、磁介質(zhì)存儲(chǔ)器和光存儲(chǔ)器按照存儲(chǔ)器與CPU的耦合程度，可分為內(nèi)存和外存按存儲(chǔ)器的讀寫功能，分為讀寫存儲(chǔ)器（RWM：Read/WriteMemory）和只讀存儲(chǔ)器（ROM：ReadOnlyMemory)按掉電后存儲(chǔ)的信息可否永久保持，分為易失性（揮發(fā)性）存儲(chǔ)器和非易失性（不揮發(fā)）存儲(chǔ)器存儲(chǔ)器分類按照數(shù)據(jù)存取的隨機(jī)性，分為隨機(jī)存取存儲(chǔ)器、順序存取存儲(chǔ)器（如磁帶存儲(chǔ)器）和直接存取存儲(chǔ)器（如磁盤）按照訪問的串行/并行存取特性，分為并行存取存儲(chǔ)器和串行存取存儲(chǔ)器按照半導(dǎo)體存儲(chǔ)器的信息存儲(chǔ)方法，分為靜態(tài)存儲(chǔ)器和動(dòng)態(tài)存儲(chǔ)器按存儲(chǔ)器的功能，分為系統(tǒng)存儲(chǔ)器、顯示存儲(chǔ)器、控制存儲(chǔ)器一般把易失性半導(dǎo)體存儲(chǔ)器統(tǒng)稱為RAM，把非易失性半導(dǎo)體存儲(chǔ)器都稱為ROM存儲(chǔ)器的分類及選用按存儲(chǔ)介質(zhì)分類半導(dǎo)體存儲(chǔ)器磁介質(zhì)存儲(chǔ)器光存儲(chǔ)器Multi-SRAMNV-SRAMFIFOCache雙極型：存取速度快，但集成度低，一般用于大 型計(jì)算機(jī)或高速微機(jī)中；MOS型掩膜ROM一次性可編程PROM紫外線可擦除EPROM電可擦除E2PROM可編程只讀存儲(chǔ)器FLASH讀寫存儲(chǔ)器RAM只讀存儲(chǔ)器ROM（按讀寫功能分類)（按器件原理分類）靜態(tài)SRAM動(dòng)態(tài)DRAM：集成度高但存取速度較低

一般用于需要較大容量的場(chǎng)合。速度較快，集成度較低，一般用于對(duì)速度要求高、而容量不大的場(chǎng)合。(按存儲(chǔ)原理分類)§3.2.1靜態(tài)RAM的六管基本存儲(chǔ)單元集成度低，但速度快，價(jià)格高，常用做Cache。T1和T2組成一個(gè)雙穩(wěn)態(tài)觸發(fā)器，用于保存數(shù)據(jù)。T3和T4為負(fù)載管。如A點(diǎn)為數(shù)據(jù)D，則B點(diǎn)為數(shù)據(jù)D。T1T2ABT3T4+5VT5T6行選擇線有效（高電平）時(shí)，A、B處的數(shù)據(jù)信息通過門控管T5和T6送至C、D點(diǎn)。行選擇線CD列選擇線T7T8I/OI/O列選擇線有效（高電平）時(shí)，C、D處的數(shù)據(jù)信息通過門控管T7和T8送至芯片的數(shù)據(jù)引腳I/O。

靜態(tài)讀寫存貯器（SRAM）使用十分方便，在微型計(jì)算機(jī)領(lǐng)域獲得了極其廣泛的應(yīng)用?，F(xiàn)以一塊典型的SRAM芯片為例說明其外部特性及工作過程。

SRAM6264引線圖

（1）8K×8bit的CMOSRAM芯片

①引線功能。6264（6164）有28條引出線，它們包括：

A0~A12為13條地址信號(hào)線。

D0~D7為8條雙向數(shù)據(jù)線。

，CS2為兩條選片信號(hào)的引線。為輸出允許信號(hào)。是寫允許信號(hào)。

NC為沒有使用的空腳。芯片上還有+5V電壓和接地線。

②6264（6164）的工作過程。

6264真值表

SRAM6116引線圖

（2）2K×8bit的CMOSRAM芯片

§3.2.2存儲(chǔ)器訪問周期的時(shí)序在選擇存儲(chǔ)器器件時(shí)，須考慮的最重要的參數(shù)是存取時(shí)間。從地址輸入穩(wěn)定到數(shù)據(jù)輸出的最大時(shí)延大于從芯片片選有效到數(shù)據(jù)輸出的時(shí)延。所以前一個(gè)時(shí)延參數(shù)稱為存取時(shí)間。常用的MOSRAM的存取時(shí)間一般在15~500ns之間。由于存儲(chǔ)器芯片內(nèi)部有支持電路，所以它們之間的連接是很方便的。但是存儲(chǔ)器芯片對(duì)輸入信號(hào)的時(shí)序要求卻是很嚴(yán)格的，而且各種存儲(chǔ)器芯片的時(shí)序要求也不相同。為確保正常工作，存儲(chǔ)器板上的控制邏輯提供的地址輸入和控制信號(hào)必須滿足該器件制造廠家所規(guī)定的時(shí)序參數(shù)。存儲(chǔ)器的讀操作與寫操作時(shí)序是不同的。圖（a）是存儲(chǔ)器讀周期的時(shí)序。在讀周期開始處的A點(diǎn)，加上地址信號(hào)并保持穩(wěn)定，直到讀周期結(jié)束。為了減小存取時(shí)間，在B點(diǎn)前應(yīng)提供CS信號(hào)。在C點(diǎn)后數(shù)據(jù)輸出變?yōu)橛行?，并一直保持到地址和芯片片選信號(hào)變化為止。寫允許信號(hào)WE在讀周期時(shí)序圖中未給出，它在整個(gè)讀周期中應(yīng)保持為高電平。

SRAM6264數(shù)據(jù)讀出波形

對(duì)于讀操作而言，輸出數(shù)據(jù)有效后不能立即改變地址輸入信號(hào)而開始另一次讀操作。這是因?yàn)樵谙乱淮未鎯?chǔ)器操作之前，器件需要一定的時(shí)間來(lái)完成內(nèi)部操作，這段時(shí)間叫作讀恢復(fù)時(shí)間。存取時(shí)間和讀恢復(fù)時(shí)間之和叫作存儲(chǔ)器讀周期時(shí)間。從一次讀操作的開頭到下一個(gè)存儲(chǔ)器周期開始之間的時(shí)間不應(yīng)小于存儲(chǔ)器讀周期時(shí)間。

數(shù)據(jù)輸入的時(shí)序要求不太嚴(yán)格，只要在整個(gè)寫周期中保持穩(wěn)定即可。但對(duì)于寫脈沖卻有兩個(gè)嚴(yán)格的時(shí)序要求：地址建立時(shí)間和寫脈沖寬度。地址建立時(shí)間就是地址狀態(tài)達(dá)到穩(wěn)定的時(shí)間，在經(jīng)過這段時(shí)間之后才能加入寫脈沖。圖（b）中，地址建立時(shí)間是A點(diǎn)和B點(diǎn)之間的那段時(shí)間。寫脈沖寬度定義為寫脈沖必須保持有效（低電平）狀態(tài)的那段時(shí)間。寫周期時(shí)間是A點(diǎn)和D點(diǎn)之間的那段時(shí)間，是地址穩(wěn)定時(shí)間、脈沖寬度及寫恢復(fù)時(shí)間之和。有些存儲(chǔ)器器件的讀寫恢復(fù)時(shí)間可以為零。

這里要注意，上述存取時(shí)間和讀寫周期時(shí)間是存儲(chǔ)器器件本身的最小時(shí)序要求。由于I/O控制邏輯、系統(tǒng)總線邏輯和存儲(chǔ)器接口邏輯均會(huì)造成延時(shí)，所以從整個(gè)存儲(chǔ)系統(tǒng)來(lái)考慮存取時(shí)間和讀、寫周期時(shí)間還要長(zhǎng)。

與上面介紹的靜態(tài)RAM相似，動(dòng)態(tài)RAM存儲(chǔ)器器件內(nèi)的基本存儲(chǔ)電路也是按行和列組成矩陣的，基本區(qū)別在于存儲(chǔ)電路不同。與靜態(tài)RAM中信息的存儲(chǔ)方式不同，動(dòng)態(tài)RAM是利用MOS管柵源間的極間電容來(lái)存儲(chǔ)信息的。當(dāng)電容充有電荷時(shí)，稱存儲(chǔ)的信息為1；電容上沒有電荷時(shí)，稱存儲(chǔ)的信息為0。由于電容上存儲(chǔ)的電荷不能長(zhǎng)時(shí)間保存，總會(huì)泄漏，因此必須定時(shí)地給電容補(bǔ)充電荷，這稱為“刷新”或“再生”。3.3動(dòng)態(tài)存儲(chǔ)器DRAM1.動(dòng)態(tài)RAM基本存儲(chǔ)電路常用的動(dòng)態(tài)基本存儲(chǔ)電路有4管型和單管型兩種，其中單管型由于集成度高而愈來(lái)愈被廣泛采用。我們這里以單管基本存儲(chǔ)電路為例說明。動(dòng)態(tài)RAM的單管基本存儲(chǔ)單元集成度高，但速度較慢，價(jià)格低，一般用作主存。行選擇線T1B存儲(chǔ)電容CA列選擇線T2I/O電容上存有電荷時(shí)，表示存儲(chǔ)數(shù)據(jù)A為邏輯1；行選擇線有效時(shí)，數(shù)據(jù)通過T1送至B處；列選擇線有效時(shí)，數(shù)據(jù)通過T2送至芯片的數(shù)據(jù)引腳I/O；為防止存儲(chǔ)電容C放電導(dǎo)致數(shù)據(jù)丟失，必須定時(shí)進(jìn)行刷新；動(dòng)態(tài)刷新時(shí)行選擇線有效，而列選擇線無(wú)效。（刷新是逐行進(jìn)行的。）刷新放大器

動(dòng)態(tài)讀寫存貯器（DRAM），以其速度快、集成度高、功耗小、價(jià)格低在微型計(jì)算機(jī)中得到極其廣泛地使用。（1）動(dòng)態(tài)存貯器芯片2164A的引線

A0~A7為地址輸入端。

DIN和DOUT

是芯片上的數(shù)據(jù)線。

RAS為行地址鎖存信號(hào)。

CAS為列地址鎖存信號(hào)。

WE為寫允許信號(hào)。

DRAM2164引線圖

64K×1bit的HMOSDRAM芯片（2）DRAM的工作過程①讀出數(shù)據(jù)。②寫入數(shù)據(jù)。③刷新。

Intel2164為64K×1動(dòng)態(tài)RAM，采用HMOS工藝，單管動(dòng)態(tài)基本存儲(chǔ)電路，單一的+5V電源，最大的工作/維持功耗為150/110mW，所有的輸入、輸出引腳都與TTL電路兼容，2164共有16個(gè)引腳。它的地址碼的輸入和控制方式不同于前面討論的靜態(tài)RAM。2164是64K×1

的芯片，要有16位地址碼對(duì)其控制，所以芯片本應(yīng)有16個(gè)引腳作為地址線，但實(shí)際上只有8個(gè)引腳用作地址引線。為了實(shí)現(xiàn)16位地址控制，采用分時(shí)技術(shù)將16位地址碼分兩次從8條地址引線上送入芯片內(nèi)部，而在片內(nèi)設(shè)置兩個(gè)8位鎖存器，分別稱為行鎖存器和列鎖存器。16位地址碼也分成行地址（低8位地址）和列地址（高8位地址），在兩次輸入后分別寄存在行鎖存器內(nèi)和列鎖存器內(nèi)。基本存儲(chǔ)電路也按行和列排成256×256的存儲(chǔ)矩陣。

地址選擇操作是這樣的：由行地址選通信號(hào)把先出現(xiàn)的8位地址送到行地址鎖存器，由隨后出現(xiàn)的列地址選通信號(hào)把后出現(xiàn)的8位地址送到列地址鎖存器。行譯碼器和列譯碼器把存于行鎖存器和列鎖存器的地址碼分別譯碼，形成256條行選擇線和256條列選擇線，對(duì)256×256存儲(chǔ)矩陣進(jìn)行選址。讀寫操作時(shí)：當(dāng)全部地址碼輸入后，256行中必有一行被選中，這一行中的256個(gè)基本存儲(chǔ)電路的信息都被選通到各自的讀出放大器，在那里每個(gè)基本存儲(chǔ)電路存儲(chǔ)的邏輯電平都被鑒別、放大和刷新。列譯碼器的作用是選通256個(gè)讀出放大器中的一個(gè)，從而唯一地確定欲讀/寫的基本存儲(chǔ)電路。并將被選中的基本存儲(chǔ)電路通過讀出放大器、I/O控制門與輸入數(shù)據(jù)鎖存器或輸出數(shù)據(jù)鎖存器及緩沖器相連，以便完成對(duì)該基本存儲(chǔ)電路的讀/寫操作。

DRAM2164的讀出過程

DRAM2164的寫入過程

讀出與寫入操作是由寫允許信號(hào)WE控制的，WE當(dāng)為高電平時(shí)，進(jìn)行讀操作，數(shù)據(jù)從引腳DOUT輸出；當(dāng)WE為低電平時(shí)，進(jìn)行寫操作，數(shù)據(jù)從DIN

引腳輸入并鎖存于輸入鎖存器中，再寫入選定的基本存儲(chǔ)電路。三態(tài)數(shù)據(jù)輸出端受信號(hào)控制而與信號(hào)無(wú)關(guān)。對(duì)2164DRAM的刷新方法是對(duì)256行逐行進(jìn)行選擇，同時(shí)行選通信號(hào)加低電平，但列選通信號(hào)為高電平。這樣，雖然對(duì)基本存儲(chǔ)電路進(jìn)行了讀操作，把一行中256個(gè)基本存儲(chǔ)電路存儲(chǔ)的信息被選通到各自的讀出放大器進(jìn)行放大鎖存，但不進(jìn)行列選擇，沒有真正的輸出，而是把鎖存的信息再寫回原來(lái)的基本存儲(chǔ)電路，實(shí)現(xiàn)刷新。

ROM的特點(diǎn)是其內(nèi)容一旦設(shè)定就不能改變，至少不借助于特別的設(shè)備是不能改變的。由于它的結(jié)構(gòu)比較簡(jiǎn)單（不需寫入電路），所以位密度高。ROM是非易失性存儲(chǔ)器，而且十分可靠。因此大部分存儲(chǔ)器系統(tǒng)既含有RAM模塊，又含有ROM模塊。一般在ROM中存放諸如引導(dǎo)裝入程序和不變的數(shù)據(jù)表之類的信息。有時(shí)用ROM存入常駐監(jiān)控程序和操作系統(tǒng)的其它適當(dāng)部分（這樣可省去引導(dǎo)裝入程序），甚至可存放永久性的語(yǔ)言解釋程序。

ROM中內(nèi)容的建立過程有時(shí)稱為編程，但與后幾章中產(chǎn)生指令序列的過程不是一回事。按內(nèi)容的設(shè)定方式，ROM基本上分為3種類型。3.4只讀存儲(chǔ)器ROM

第1類ROM，其中的內(nèi)容是在廠家制造時(shí)采用掩模操作或稱掩模編程而建立的，用戶無(wú)法改變這種ROM器件中的內(nèi)容，這類ROM稱為掩模ROM，簡(jiǎn)稱ROM。第2類ROM中的內(nèi)容是由用戶根據(jù)需要借助于專門的設(shè)備來(lái)建立的，這類ROM稱為可編程只讀存儲(chǔ)器（PROM）。如同掩模編程的ROM一樣，PROM一旦編程后，其中的內(nèi)容就再也不能改變了。第3類ROM不僅可由用戶編程，而且還可以用特殊的設(shè)備擦除其中的內(nèi)容并重復(fù)編程多次，它們被稱為可擦可編程只讀存儲(chǔ)器（EPROM）。根據(jù)擦去信息的方式不同，EPROM分為紫外線擦除EPROM（簡(jiǎn)稱EPROM）和電擦除的EPROM（ElectricallyEPROM）兩種，后者簡(jiǎn)稱EEPROM（即E2PROM）。EEPROM用電信號(hào)擦除信息的時(shí)間為若干毫秒，比紫外線擦除信息的時(shí)間短得多。EEPROM的主要優(yōu)點(diǎn)是可按字節(jié)進(jìn)行擦除和重新編程。本節(jié)介紹掩模ROM、PROM和EPROM的基本原理。

3.4.1掩模只讀存儲(chǔ)器ROM

掩模只讀存儲(chǔ)器的基本組成原理可用下圖給出的4×4

MOSROM來(lái)說明。地址輸入端A0和A1經(jīng)譯碼后輸出4條行選擇線，我們稱為字線。每條字線選中一個(gè)字，而每個(gè)字的4位由列線輸出，列線稱為位線。這種結(jié)構(gòu)稱為字位結(jié)構(gòu)，即行線決定字，列線決定位。在字線（W0~W3）和位線（B0~B3）之間根據(jù)字的內(nèi)容需要跨接MOS管，如該位的信息為0，則跨接MOS管；如該位的信息為1，則不跨接MOS管。這樣，就構(gòu)成了一個(gè)簡(jiǎn)單的ROM。在進(jìn)行讀出操作時(shí)，根據(jù)地址碼A1A0狀態(tài)譯碼后，對(duì)應(yīng)字線為高電平，與該字線相連的MOS管導(dǎo)通，相應(yīng)位線為低電平，其它位線輸出高電平。位線字線D3D2D1D0單元01010單元11101單元20101單元30110EPROM由于這種ROM中字線和位線之間是否跨接MOS管是根據(jù)存儲(chǔ)內(nèi)容在制造時(shí)的“掩?！惫に囘^程來(lái)決定的，所以稱為掩模ROM。這種ROM制造完畢后用戶不能更改所存信息。至于存儲(chǔ)矩陣的內(nèi)部結(jié)構(gòu)，除上面介紹的字位結(jié)構(gòu)外，還有類似于RAM中雙譯碼或復(fù)合譯碼結(jié)構(gòu)，這里不再說明。

3.4.2可編程只讀存儲(chǔ)器PROM

可編程只讀存儲(chǔ)器PROM的基本存儲(chǔ)電路為一個(gè)晶體管。這里仍以字位結(jié)構(gòu)進(jìn)行說明。晶體管的集電極接VCC，它的基極連接字線，發(fā)射極通過一個(gè)熔絲與位線相連，如下圖所示?；敬鎯?chǔ)電路制造時(shí)，每條字線與所有位線之間都跨接一個(gè)帶熔絲的雙極性晶體管，就構(gòu)成了可編程只讀存儲(chǔ)器PROM。用戶編程時(shí)，輸入地址碼，通過地址譯碼，選擇相應(yīng)的字線呈高電平，同時(shí)，若要寫入信息0，則將相應(yīng)位線送上低電平，于是管子導(dǎo)通，只要適當(dāng)控制導(dǎo)通電流的強(qiáng)弱，可將熔絲燒斷；若要寫入1，則將相應(yīng)位線送上高電平，于是管子截止，熔絲不被燒斷。這樣可按地址完成字的內(nèi)容寫入。PROM的基本存儲(chǔ)電路

讀出操作時(shí)，首先給定地址，通過地址譯碼器使相應(yīng)字線呈高電平，從而選定該單元的各位。若某一位晶體管熔絲沒有斷，則位線被拉到VCC高電平，讀出信息為1；如果熔絲被燒斷，則位線仍為低電平，讀出信息為0。很顯然，熔絲在編程時(shí)一旦被燒斷后，不能再?gòu)?fù)原。因此，這種PROM用戶只能進(jìn)行一次編程。

3.4.3可擦可編程只讀存儲(chǔ)器EPROM

紫外線擦除EPROM的基本存儲(chǔ)電路由一個(gè)浮置柵雪崩注入MOS（FAMOS）管和一個(gè)普通MOS管串聯(lián)組成，如下圖所示。圖中FAMOS管作為存儲(chǔ)器件用，而另一個(gè)MOS管則作為地址選擇用，它的柵極受字線控制，漏極接位線并經(jīng)負(fù)載管到電源VCC。

FAMOS管的多晶硅柵浮置在絕緣的SiO2層中，與四周無(wú)電的接觸，稱為浮置柵。FAMOS管存儲(chǔ)器件是以浮置柵是否積存電荷來(lái)區(qū)分信息0與信息1的。對(duì)P溝道FAMOS管，在制造之后，浮置柵沒有電荷，則管子無(wú)導(dǎo)電溝道，D和S之間是不導(dǎo)通的。

P溝道FAMOS管結(jié)構(gòu)EPROM的基本存儲(chǔ)電路

所以字線被選中為高電平時(shí)，位線也輸出高電平。如采用這樣的基本存儲(chǔ)電路組成存儲(chǔ)矩陣，可以認(rèn)為它存儲(chǔ)的信息全都為1。編程時(shí)，根據(jù)需要可將選中的某些基本電路的D和S之間加一個(gè)25V高壓（正常為5V），另外加上編程脈沖（其寬度為50ms），它們的D和S之間就會(huì)瞬時(shí)擊穿并有電子通過絕緣層注入浮置柵。當(dāng)高壓去掉后，注入浮置柵的電子因有絕緣層包圍無(wú)處泄漏，浮置柵就為負(fù)，形成導(dǎo)電溝道，F(xiàn)AMOS管導(dǎo)通。這時(shí)我們就認(rèn)為這些基本存儲(chǔ)電路被寫入了0。

在EPROM存儲(chǔ)器芯片上方有一個(gè)石英玻璃窗口，當(dāng)用紫外線照射這個(gè)窗口時(shí)，所有基本存儲(chǔ)電路的浮置柵上的電荷會(huì)形成光電流泄漏掉，使電路恢復(fù)初始狀態(tài)，從而把寫入的信息擦除。這樣就可以對(duì)其再次編程。這樣的EPROM芯片常用的有2708（1K×8）、2716（2K×8）、2732（4K×8）、2764（8K×8）、

27128（16K×8）、

27256（32K×8）和27512（64K×8），還有各種容量的CMOSEPROM，如27C64（8K×8）、27C256（32K×8）、27C512（64K×8）、27C010（128K×8）、27C020（256K×8）和27C040（512K×8）等。編程高壓有12.5V,21V和25V，各種芯片的編程規(guī)范和工作速度也差別較大，應(yīng)用時(shí)應(yīng)參照有關(guān)廠家提供的技術(shù)資料，借助專門的編程器可方便地完成對(duì)EPROM的編程。

紫外線擦除EPROM的時(shí)間較長(zhǎng)，并且不能只擦除個(gè)別單元的信息。近幾年來(lái)，電可改寫的可編程只讀存儲(chǔ)器E2PROM已被廣泛應(yīng)用。其主要特點(diǎn)是能在應(yīng)用系統(tǒng)中進(jìn)行在線讀寫，并可按字節(jié)進(jìn)行擦除和改寫。E2PROM除了并行傳送數(shù)據(jù)芯片外，還有各種容量串行傳送數(shù)據(jù)芯片。串行E2PROM具有體積小、成本低、電路連接簡(jiǎn)單、占用系統(tǒng)地址線和數(shù)據(jù)線少等優(yōu)點(diǎn)，但數(shù)據(jù)傳送速度較慢。27系列EPROM芯片管腳排列A0~A15為地址線O0~O7為數(shù)據(jù)線VPP是編程電壓輸入端，編程時(shí)一般接12.5V左右的編程電壓。正常讀出時(shí)，VPP接工作電源

是輸出允許,通常連接內(nèi)存讀信號(hào)為片選信號(hào)和編程脈沖輸入端的復(fù)用管腳，在讀出操作時(shí)是片選信號(hào)，在編程時(shí)是編程脈沖輸入端。編程時(shí)，應(yīng)在該管腳上加一個(gè)50ms左右的TTL負(fù)脈沖EPROM操作真值表VPP

功能HXX等待（未選中）XHX輸出禁止LLX讀出數(shù)據(jù)LHVPP

編程寫入XHVPP

編程驗(yàn)證HHVPP

編程禁止3.4.4FLASH存儲(chǔ)器（FlashMemory）原理上，F(xiàn)LASH屬于ROM型，但可隨時(shí)改寫信息功能上，F(xiàn)LASH相當(dāng)于RAM特點(diǎn)：可按字節(jié)、區(qū)塊（Sector）或頁(yè)面（Page）進(jìn)行擦除和編程操作快速頁(yè)面寫入：先將頁(yè)數(shù)據(jù)寫入頁(yè)緩存，再在內(nèi)部邏輯的控制下，將整頁(yè)數(shù)據(jù)寫入相應(yīng)頁(yè)面由內(nèi)部邏輯控制寫入操作，提供編程結(jié)束狀態(tài)具有在線系統(tǒng)編程能力具有軟件和硬件保護(hù)能力內(nèi)部設(shè)有命令寄存器和狀態(tài)寄存器內(nèi)部可以自行產(chǎn)生編程電壓（VPP），所以只用VCC供電

特點(diǎn)

1、使內(nèi)部存儲(chǔ)信息在不加電的情況下保持10年左右

2、可以用比較快的速度將信息擦除以后重寫，反復(fù)擦寫達(dá)幾十萬(wàn)次，可以實(shí)現(xiàn)分塊擦除和重寫，也可以按字節(jié)擦除與重寫。還具有非易失性，可靠性能好，速度快以及容量大等許多優(yōu)點(diǎn)閃爍存儲(chǔ)器也稱快速擦寫存儲(chǔ)器。實(shí)際上閃爍存儲(chǔ)器屬于EEPROM類型，又稱FlashROM，性能優(yōu)于普通EEPROM。它是Intel公司率先推出的一種新型存儲(chǔ)器，在Pentium機(jī)主板上，用128KB或256KB的FlashROM存放BIOS，取代了EPROM和EEPROM。因此現(xiàn)在稱BIOS為FlashBIOS。

這是本章的重點(diǎn)內(nèi)容SRAM、EPROM與CPU的連接譯碼方法同樣適合I/O端口3.5存儲(chǔ)器芯片與CPU連接存儲(chǔ)芯片的數(shù)據(jù)線存儲(chǔ)芯片的地址線存儲(chǔ)芯片的片選端存儲(chǔ)芯片的讀寫控制線

1．CPU總線的負(fù)載能力

CPU的地址、數(shù)據(jù)及控制總線的直流負(fù)載一般能帶1個(gè)或幾個(gè)TTL負(fù)載。半導(dǎo)體存儲(chǔ)器基本上是由MOS器件組成，直流負(fù)載很小，一般在很小的計(jì)算機(jī)系統(tǒng)中，例如單片機(jī)應(yīng)用系統(tǒng)，CPU可以直接與存儲(chǔ)器芯片相連接。除此之外，為了減輕CPU的負(fù)載，增強(qiáng)系統(tǒng)的可靠性，一般要采用總線驅(qū)動(dòng)隔離措施，對(duì)于數(shù)據(jù)總線要采用雙向驅(qū)動(dòng)，對(duì)于地址總線與控制總線則要加上單向驅(qū)動(dòng)，將驅(qū)動(dòng)器的輸出連至存儲(chǔ)器或其他電路。3.5.1幾點(diǎn)考慮2．CPU的時(shí)序與存儲(chǔ)器存取速度之間的配合

高速CPU與低速存儲(chǔ)器之間的速度如果不匹配，應(yīng)在CPU訪問存儲(chǔ)器的周期內(nèi)插入等待脈沖TW

。

3．存儲(chǔ)器結(jié)構(gòu)的選定

由于CPU的數(shù)據(jù)線有8、16、32、64位等幾類，相應(yīng)存儲(chǔ)器的結(jié)構(gòu)分為單體、2體、4體、8體等，存儲(chǔ)器結(jié)構(gòu)的選定是指CPU與存儲(chǔ)器連接時(shí)，存儲(chǔ)器是單體結(jié)構(gòu)還是多體結(jié)構(gòu)。4．片選信號(hào)及行、列地址產(chǎn)生機(jī)制

由于存儲(chǔ)器芯片的容量是有限的，微機(jī)中存儲(chǔ)器的總?cè)萘恳话氵h(yuǎn)大于存儲(chǔ)器芯片的容量，因此，存儲(chǔ)器往往由多片存儲(chǔ)器芯片組成，在CPU與存儲(chǔ)器芯片之間必須設(shè)有片選擇譯碼電路，一般由CPU的高位地址譯碼產(chǎn)生片選，而低位地址送給存儲(chǔ)器芯片的地址輸入端，以提供存儲(chǔ)芯片內(nèi)部的行、列地址。3.5.2存儲(chǔ)器芯片的擴(kuò)展存儲(chǔ)芯片存儲(chǔ)模塊存儲(chǔ)體進(jìn)行位擴(kuò)展以實(shí)現(xiàn)按字節(jié)編址的結(jié)構(gòu)進(jìn)行字?jǐn)U展以滿足總?cè)萘康囊蟠鎯?chǔ)體、地址譯碼、數(shù)據(jù)緩沖和讀寫控制位擴(kuò)展：因每個(gè)字的位數(shù)不夠而擴(kuò)展數(shù)據(jù)輸出線的數(shù)目；字?jǐn)U展：因總的字?jǐn)?shù)不夠而擴(kuò)展地址輸入線的數(shù)目，所以也稱為地址擴(kuò)展；存儲(chǔ)芯片的位擴(kuò)展⑧64K*1I/O⑦64K*1I/O⑥64K*1I/O⑤64K*1I/O④64K*1I/O③64K*1I/O②64K*1I/O①64K*1I/OD0D7…用64K×1bit的芯片擴(kuò)展實(shí)現(xiàn)64KB存儲(chǔ)器進(jìn)行位擴(kuò)展時(shí)，模塊中所有芯片的地址線和控制線互連形成整個(gè)模塊的地址線和控制線，而各芯片的數(shù)據(jù)線并列（位線擴(kuò)展）形成整個(gè)模塊的數(shù)據(jù)線（8bit寬度）。

A0~A15R/WCS等效為64K*8A0~A15D0~D7R/WCS如果存儲(chǔ)器的容量要求是4K×8bit，而我們只有靜態(tài)隨機(jī)存取存儲(chǔ)器2141（4K×1bit）滿足不了8位的字長(zhǎng)要求，此時(shí)就需要8片2141進(jìn)行位擴(kuò)展，由1位擴(kuò)展為8位來(lái)滿足要求。如果存儲(chǔ)器的容量要求是1K×8bit，而我們只有靜態(tài)隨機(jī)存取存儲(chǔ)器2114（1K×4bit）同樣滿足不了8位的字長(zhǎng)要求，此時(shí)就需要2片2114進(jìn)行位擴(kuò)展，由4位擴(kuò)展為8位來(lái)滿足要求。存儲(chǔ)芯片的字?jǐn)U展用8K×8bit的芯片擴(kuò)展實(shí)現(xiàn)64KB存儲(chǔ)器D0~D7⑧64K*1D0~7⑦64K*1D0~7⑥64K*1D0~7⑤64K*1D0~7④64K*1D0~7③64K*1D0~7②64K*1D0~7CS1①8K*8D0~7CS3-8譯碼器Y0Y1Y7………A13

A14

A15

進(jìn)行字?jǐn)U展時(shí)，模塊中所有芯片的地址線、控制線和數(shù)據(jù)線互連形成整個(gè)模塊的低位地址線、控制線和數(shù)據(jù)線

，CPU的高位地址線（擴(kuò)展的字線）被用來(lái)譯碼以形成對(duì)各個(gè)芯片的選擇線——片選線。

A0~A12R/W64K*8A0~A15D0~D7R/WCS等效為如果存儲(chǔ)器的容量要求是16K×8bit，而我們只有只讀存取存儲(chǔ)器EPROM2764（8K×8bit）同樣滿足不了容量要求，此時(shí)就需要2片2764進(jìn)行位擴(kuò)展，由8K存儲(chǔ)單元擴(kuò)展為16K存儲(chǔ)單元來(lái)滿足要求。存儲(chǔ)芯片的字、位同時(shí)擴(kuò)展用16K×4bit的芯片擴(kuò)展實(shí)現(xiàn)64KB存儲(chǔ)器16K*416K*4D0~D3D4~D716K*416K*416K*416K*416K*416K*4首先對(duì)芯片分組進(jìn)行位擴(kuò)展，以實(shí)現(xiàn)按字節(jié)編址；其次設(shè)計(jì)個(gè)芯片組的片選進(jìn)行字?jǐn)U展，以滿足容量要求；64K*8A0~A15D0~D7R/WCS等效為A0~A13R/W2－4譯碼器A15A14CS如果存儲(chǔ)器的容量要求是2K×8bit，而我們只有2114（1K×4bit），這樣既滿足不了字長(zhǎng)要求也滿足不了容量要求，此時(shí)就需要4片2114進(jìn)行位擴(kuò)展和字?jǐn)U展。存儲(chǔ)器模塊設(shè)計(jì)確定芯片型號(hào)及數(shù)量根據(jù)容量、速度、價(jià)格、功耗等要求，確定芯片的具體型號(hào)和數(shù)量。如考慮選用SRAM還是DRAM，是否需要E2PROM、FLASH等等思考：若要求擴(kuò)展64K容量的內(nèi)存，以下幾種選擇哪種最優(yōu)？

64K1的芯片數(shù)量N=(64K8)/(64K1)=18片;需位擴(kuò)展

8K8的芯片數(shù)量N=(64K8)/(8K8)=81片；需字?jǐn)U展

16K4的芯片數(shù)量N=(64K8)/(16K4)=42片；需字位擴(kuò)展芯片的種類和數(shù)量應(yīng)越少越好；在芯片數(shù)量相同的情況下應(yīng)考慮總線的負(fù)載能力和系統(tǒng)連接的復(fù)雜性。從總線負(fù)載和系統(tǒng)連接來(lái)看，第二種選擇最好。存儲(chǔ)器模塊設(shè)計(jì)內(nèi)存地址空間的分配在PC機(jī)中，大部分存儲(chǔ)區(qū)域已被系統(tǒng)使用或被系統(tǒng)保留，用戶擴(kuò)展存儲(chǔ)器可選擇的地址范圍一般落在0C0000H~0DFFFFH范圍內(nèi)。當(dāng)然，實(shí)際設(shè)計(jì)時(shí)，還需要考慮系統(tǒng)的具體配置，以及是否需要設(shè)置選擇開關(guān)來(lái)在改變擴(kuò)展存儲(chǔ)器的地址范圍用戶擴(kuò)展存儲(chǔ)器地址空間的范圍決定了存儲(chǔ)芯片的片選信號(hào)的實(shí)現(xiàn)方式3.5.2CPU與存儲(chǔ)器的連接另外，如果系統(tǒng)中數(shù)據(jù)總線的寬度大于8bit，如第二章中所述的8086微處理器系統(tǒng)，為了能同時(shí)進(jìn)行8位和16位操作，還應(yīng)該設(shè)計(jì)高位庫(kù)和低位庫(kù)。即根據(jù)選定存儲(chǔ)芯片的特點(diǎn)確定其字位擴(kuò)展方式：通常各存儲(chǔ)芯片上的地址線及讀寫控制線均互連，而數(shù)據(jù)線和片選線的連接方式需根據(jù)具體情況確定。設(shè)計(jì)較大容量存儲(chǔ)器時(shí)宜選用容量為N×1的存儲(chǔ)芯片進(jìn)行位擴(kuò)展，而不選用字?jǐn)U展，為什么？一、存儲(chǔ)器片選譯碼電路地址總線的低位地址線直接與各存儲(chǔ)芯片的地址線連接。所需低位地址線的數(shù)目N與存儲(chǔ)芯片容量L的關(guān)系：L＝2N。地址總線余下的高位地址線經(jīng)譯碼后，做各存儲(chǔ)芯片的片選。通常M/IO信號(hào)也參與片選譯碼

CPU與存儲(chǔ)器連接包括地址總線、數(shù)據(jù)總線、控制總線的連接。1．地址譯碼器單片的存儲(chǔ)器芯片其容量是有限，微型計(jì)算機(jī)系統(tǒng)的存儲(chǔ)器系統(tǒng)一般是由多片存儲(chǔ)器組成。CPU要對(duì)存儲(chǔ)器進(jìn)行讀寫，首先要對(duì)存儲(chǔ)芯片進(jìn)行片選，之后從被選中的存儲(chǔ)芯片中選擇所要讀寫的存儲(chǔ)單元。片選是通過地址譯碼來(lái)實(shí)現(xiàn)的，譯碼的方法可以通過邏輯電路來(lái)進(jìn)行譯碼，也可以利用譯碼器進(jìn)行譯碼。利用譯碼器進(jìn)行譯碼使電路簡(jiǎn)單易懂。常用譯碼器有2/4譯碼器和3/8譯碼器。表3.974LS138的功能表P77二、片選信號(hào)可以采用線譯碼、部分譯碼和全譯碼等三種方 式（或三種方式的組合）來(lái)實(shí)現(xiàn)。

線譯碼

部分譯碼

全譯碼每組芯片使用一根地址線作片選；只有部分高位地址線參與譯碼形成片選信號(hào)；全部高位地址線都參與譯碼形成片選信號(hào)；地址信號(hào)不完全確定，所以存在地址重疊問題，浪費(fèi)尋址空間，并可能導(dǎo)致誤操作；例設(shè)某系統(tǒng)地址總線寬度為20bit，數(shù)據(jù)總線寬度為8bit?，F(xiàn)采用8K8芯片實(shí)現(xiàn)32KB擴(kuò)展存儲(chǔ)器，要求其地址從0C0000H開始，試畫出該擴(kuò)展存儲(chǔ)器與系統(tǒng)三總線的連接方式。擴(kuò)展存儲(chǔ)器共需要8K8的存儲(chǔ)芯片數(shù)量N＝(32K8)/(8K8)=41片數(shù)據(jù)線：不要位擴(kuò)展，芯片數(shù)據(jù)線互連后與系統(tǒng)數(shù)據(jù)線連接讀寫控制線：所有芯片的讀/寫線分別互連后與系統(tǒng)相連低位地址線：8K容量的存儲(chǔ)芯片需要13根地址線進(jìn)行字選，所有芯片地址線互連后與系統(tǒng)的低13位地址線（A0~A12）連接；高位地址線：剩余的7根系統(tǒng)地址線（A13~A19）可用于產(chǎn)生所需的4根片選線；用全譯碼法實(shí)現(xiàn)擴(kuò)展存儲(chǔ)器的片選設(shè)計(jì)芯

片A19~A15

A14A13A12~A0地址空間（順序方式）①0C1FFFH～0C0000H②0C3FFFH～0C2000H③0C5FFFH～0C4000H④0C7FFFH～0C6000H全譯碼方式下，系統(tǒng)的每一條地址線都應(yīng)該參與譯碼。設(shè)該擴(kuò)展存儲(chǔ)器占用0C0000H開始的一段連續(xù)地址空間，則可用下表表示系統(tǒng)地址信號(hào)與各芯片所占地址空間的關(guān)系：1111111111111～00000000000001100000110000111000101100011從該表中可以看出：

低位地址線A12~A0應(yīng)直接接在存儲(chǔ)芯片上，尋址片內(nèi)8K單元；

次高位地址線A14、A13譯碼后產(chǎn)生片選信號(hào)區(qū)分4個(gè)存儲(chǔ)芯片；最高位地址線A19~A15及控制信號(hào)M/(/IO)可用作片選信號(hào)有效的使能控制；符合要求的全譯碼電路（一）D0~D7A0~A12④8K*8D0~7③8K*8D0~7②8K*8D0~7CS1

①8K*8D0~7

用門電路完成片選譯碼，電路結(jié)構(gòu)看起來(lái)比較復(fù)雜。A19

A18

A17A16

A13

A14

A15

M//IOR/W符合要求的全譯碼電路（二）

用譯碼器代替門電路完成片選譯碼，電路工作穩(wěn)定，結(jié)構(gòu)簡(jiǎn)練。2－4譯碼器CSR/WD0~D7A0~A12A19

A18

A17A16

A13

A14

A15

M//IO④8K*8D0~7③8K*8D0~7②8K*8D0~7CS1

①8K*8D0~7用部分譯碼法實(shí)現(xiàn)擴(kuò)展存儲(chǔ)器的片選設(shè)計(jì)芯片A19~A15

A14A13A12~A0地址空間（順序方式）①001111111111111～0000000000000②01③10④11與全譯碼方式的唯一區(qū)別是：系統(tǒng)最高段地址信號(hào)（A19～A15

）不參與片選譯碼，即這幾位地址信號(hào)可以為任何值。共占用25組地址00