第06章 時序邏輯電路5

6.5寄存器和移位寄存器6.5.1寄存器6.5.2移位寄存器6.5.3集成移位寄存器74194

移位寄存器的工作原理

雙向移位寄存器寄存器是用來存儲二進制代碼的電路。它的主要組成部分是觸發(fā)器。一個觸發(fā)器能存儲1位二進制代碼，要存儲n位二進制代碼，就需要用n個觸發(fā)器，所以寄存器實際上是若干觸發(fā)器的集合。6.5.1寄存器—74LS1756.5.1多位寄存器—74LS175保持××××HH1D2D3D4D4D3D2D1DHLLLL×××××L1Q2Q3Q4Q4D3D2D1DCPRD輸出輸入保持××××LH表7.2.174LS175的功能表6.5.2移位寄存器把若干個觸發(fā)器串接起來，就可以構(gòu)成一個移位寄存器。圖7.2.2串行數(shù)據(jù)輸入端串行數(shù)據(jù)輸出端并行數(shù)據(jù)輸出端1.單向移位寄存器（串入/串出、并出、右移）6.5.2移位寄存器D2=Q1D1=Q0D3=Q2D0=DIQ0n+1=DQ1n+1=Q0Q2n+1=Q1Q3n+1=Q2Qn+1=DD觸發(fā)器的特性方程驅(qū)動方程：次態(tài)方程：工作原理：設(shè)DI

=Q0Q1Q2Q3

=1011

10

11

01

10

11

00

10

00

00

00

4個CP后，輸入端的數(shù)據(jù)“1011”，串行送入寄存器，并行輸出；再經(jīng)過4個CP，串行輸出（數(shù)碼移出寄存器）。FF0FF1FF2FF3CR=01CP后12CP后13CP后04CP后11011圖7.2.3時序圖D3D2D1D0D3D3D3D3123456789D2D2D1D2D1D0D2D1D0D1D0D0

再經(jīng)過4個CP后，從DI端串行輸入的數(shù)據(jù)從DO端串行輸出。

串入串出

從圖中可看出：經(jīng)過4個CP作用后，從DI端串行輸入的數(shù)據(jù)從Q0Q1Q2Q3并行輸出。串入并出工作波形：2.雙向移位寄存器S=1S=0右移左移還可實現(xiàn)串行輸入/串行輸出、串行輸入/并行輸出。6.5.3集成移位寄存器---741944個并行輸入端2個控制端控制信號功能S1S000保持01右移10左移11并行輸入4個并行輸出端表7.2.474194功能表×××××××LLH8L××××L×HLH7H××××H×HLH6L×××××LLHH5并入并出H×××××HLHH4ABCDABCD××HHH3保持××××H(L)××××H2LLLL×××××××××L1ABCD右移DSR左移DSLS0S1QAQBQCQD并行輸入時鐘脈沖CP串行輸入控制信號輸出輸入清零RD序號說明異步清0左移1左移0右移0右移1保持6.5.4應(yīng)用例1遠距離數(shù)據(jù)傳送

例2完成算術(shù)運算移位寄存器發(fā)射接收移位寄存器CPCPD0------D7D0------D7左移一位，00100100，相當(dāng)于×2;左移兩位1000，相當(dāng)于×4;同理，右移一位相當(dāng)于÷2……用左移、右移實現(xiàn)×2，÷2運算。如(0010)2=2106.5.4應(yīng)用例3時序脈沖產(chǎn)生器。電路如圖所示。畫出Q0--Q3波形，分析邏輯功能。啟動解：開始啟動，信號為0，∴S1=1此時S0=1，則194工作在“并入并出”狀態(tài)，Q0-Q3=0111啟動信號撤除后為1，所以S1S0=01，則194工作在“右移”狀態(tài)。DSR=Q3，故循環(huán)移位。因為Q0-Q3總有一個為0，∴S1一直為0，不斷右移。&&CPQ0Q1Q2Q3S1S0CRDSR74194D0D1D2D31101110