計算機(jī)結(jié)構(gòu)與邏輯設(shè)計課件

1. 器的一個字存放在一個或者幾 單元（cell） 每 單元在矩陣中都有一個唯一的地址 器的基本結(jié)構(gòu)如地器地器B0 經(jīng)過譯碼選中字線，使相 計算機(jī)字長是以字節(jié)為單的 每個字節(jié)（Byte）是8位 一個字占用幾個字節(jié)，在 器 單元是與字 圖 矩陣每一行是8計算機(jī)中的所有操作都是在時鐘控制下進(jìn)行器作延，應(yīng)線分的為的寫因在 址入和（每每字m讀個2個2隨機(jī)存器寫器地器地址寄存器緩沖寄存nmnm圖5.2計算機(jī)中器單地址 圖5.3是一 器的例

。 有4個字，每個 單元是4。 數(shù)據(jù)輸入線是I1/I/2/I3/I4，數(shù) 讀寫分別由控制線控 這 器可以隨機(jī)的對任，所以稱為

0 3譯

地址 是一個重要的組

圖5.4所示的 是4－16線的 （最小項(xiàng)發(fā)生器

基本靜 單器矩陣是由基的

單元組成&W&在一個觸發(fā)器上加上一些控I構(gòu)成具有讀寫控制和選通端。見即S=W=1，R-S觸發(fā)器的R=I(非

1圖

& SR &SRDSS W一維矩陣的靜態(tài)基 單雙向譯碼方式與相應(yīng)的靜態(tài)RAM基 單前面 矩陣每一行代表一個字，每一列代表這個字的一位這種譯碼方式稱為線性譯它的特點(diǎn)是結(jié)構(gòu)簡單，缺點(diǎn)是所用選擇線太多，一個n位地址 器有2n條選擇線 容量很大的情況下，這種譯碼方式是不適合的 基 單元位于X和Y選擇線的交點(diǎn)，當(dāng)兩個選擇線都處于有效電平，該基 單元被選中圖5.6是一個4位地址碼 器，X和Y方向各有一個2－4 ，只4條選擇線。16 單元在選擇線的交點(diǎn)上

（Y

&每個單元的 OO OO

OO OO OO OO

OO OO OO OO

OO OO OO OO 所有單元的I接到

OO OO 圖5.6二 矩陣 I1&&IWOD&圖5.7二維矩陣的靜態(tài)基本圖5.6是只 器中各個單元的一位，完整的8位見圖5.8，容量為 雙向譯碼方式 器，比線譯碼方式 器選擇線少得多 MAR0

1BIN/FOU

MAR

行譯碼器 （X譯碼器

MAR

BIN/FOU 0 2 MAR列譯碼 （Y譯碼器WRIT 》每一列所有單元的I連在一起作為DI（數(shù)據(jù)輸入）

REA

&DO（數(shù)據(jù)輸出圖5. 簡化的二維矩陣靜態(tài)RA對 器矩陣，通常講它的容量是多少Kbyte計算機(jī)內(nèi)存的大小，直接影響計算機(jī)現(xiàn)在的計算機(jī)內(nèi)存容量要求越來越大，常常需要很多 連在起，對于如何連接，在這里按字和位兩種擴(kuò)展方法進(jìn)行通常的擴(kuò)展，兩種方法都5.1.5.1字?jǐn)U展——指的是擴(kuò) 器 的字的數(shù)目，也就是擴(kuò)器的地址數(shù)每 器都會有一個片選擇端，一般是低電平有效圖5.11用8×1位的作其中DO為數(shù)據(jù)輸DI為數(shù)據(jù)輸擴(kuò)展為地址線需要增加兩條，控制2－4 ，完成擴(kuò)展

_

_

_

_ & 3&圖 器的字?jǐn)U5.1.5.2位擴(kuò)展——指的是將同一個地址 單元的位數(shù)增由于器大部分是字節(jié)的，因此一般不需要位位擴(kuò)展本身很容易，由于只是將同一個地址的單元位數(shù)增加，所以只要把多個器的對應(yīng)的地址端連在一起，把它們的數(shù)據(jù)輸出合起來圖是8×1擴(kuò)展為OOO2_I_RMEAAAAA2RDOCSAAA2R/DOCSA2RDOCS111111圖5.12 存儲器的位擴(kuò)5.15.3字位擴(kuò)右圖是××&0 &2 &他&端靜態(tài)RAM的概念及其讀/靜 器SRAM（Static上述RAM是用RS觸發(fā) 信息，構(gòu)成RS觸發(fā)器的兩個門總是一個輸高電平，另一個輸出低電只要不寫進(jìn)新的內(nèi)，觸器狀態(tài)不改變在電不斷的下，這種狀態(tài)就會直保，以稱靜態(tài) 。（RAM）讀SRAM過程先加地址信加讀有效信加片選信號，經(jīng)數(shù)據(jù)能被讀出所需要的最寫SRAM過程首先給SRAM加上地址信號和讀/寫信號，同時將數(shù)據(jù)信號也加到動態(tài)RAM的基 單SRAM的優(yōu)點(diǎn)是速度高，僅存（嚴(yán)格的講，門導(dǎo)通和截止理想情況下是沒有功耗的，但實(shí)際中做不到為了節(jié)省功耗，減 面積，采用動 元件動態(tài)RAM是用電容作 元件 器，依靠電容的充放 信靜 器(StaticRandomMemory:特點(diǎn)：存缺點(diǎn)：功耗大，集成占用 面積 器(DynamicRandomAccessMemory:DRAM) 動 器工作原理當(dāng) 器寫信息時，數(shù)據(jù)線送數(shù)據(jù)信號0或者1，字選擇線使開導(dǎo)通（MOS管），信號就會對電容數(shù)放電或者充電，也就是寫入了信據(jù)息 信息為1時，就會向數(shù)據(jù)線放

管 管使數(shù)據(jù)線電容跟MOS電容電壓相同，就會有電流流向數(shù)據(jù)線，經(jīng)線上就會得到信息當(dāng)MOS電 信息為0時，數(shù)據(jù)線上沒有電流流動，在輸出線上就輸出0但是，這種器存在兩1破壞性讀讀出時，電容上的電荷對數(shù)據(jù)線電容充電，電荷損失很多，所以每一次讀出后，必須給電容補(bǔ)充電荷－－稱為再生（Regeneration）2MOS管開關(guān)截止時，由于存在電阻，電容上的電荷仍然逐漸減少，必須定時給予刷刷新和再生都是將電容上的信息重新刷新是定時 矩陣單元進(jìn)行掃描，讀出信息再寫進(jìn)去，使電荷足再生是讀數(shù)據(jù)時，把讀出的數(shù)據(jù)重新寫入，是讀操作的因?yàn)樾枰粩嗟乃⑿?，所以叫?圖5.16是一個定時刷新波形的例子，它用于（a）所示的DRAM該DRAM容量64KB，8條地址線，分時復(fù)用一個讀周期后面接一個寫周讀周期RAS在下降沿讀行地址CAS讀周期RAS在下降沿讀行地址CAS在下降沿讀列地址地 行地 列地 行地 行地R/WDODI有效數(shù)據(jù)有效數(shù)據(jù)516DRAM在讀周期中，行地址選擇線RAS的下降沿時，讀加讀控制信號列地址選擇CAS的下降沿讀進(jìn)列地行、列地址所選中單元數(shù)讀出，同時變；此時數(shù)據(jù)輸出送到 緩寄器。寫周期與讀周期類似，但在R/W的上升沿 緩沖寄存器中的數(shù)寫進(jìn)指定單元 只只

器(Read-OnlyMemory:電路結(jié)構(gòu)簡單，掉電后數(shù)據(jù)不會丟失適用 固定數(shù)據(jù)的場合地址前面所講的RAM，無論是SRAM還 DRAM，只要斷電， 的信息立即就會，因此需要斷電后信息仍然能保存的存儲器只 器(ReadOnlyMemory,ROM)是

圖5.18是ROM的基本結(jié)構(gòu)，沒有ROM分固定ROM和可編程ROM

固定固定ROM又稱掩模編程ROM，是由半導(dǎo)體器件工廠生產(chǎn)制造圖5.19是掩模ROM示意圖，字線和位線之間有二極管連接的表 的息為1，沒有連接二極管的，表 的信息為0實(shí)際制作時，二極管全部做好，不管是否有用，然后根據(jù)用戶的需用二極管的位置，連線連接好，不用的地方不予掩模ROM適合于制作大批量生產(chǎn) 器（程序已經(jīng)在制作時編好了圖5.19 可編程掩模ROM適合于大批量生產(chǎn)，一為了能夠更方便靈活的編程，在與掩模ROM結(jié)構(gòu)基本不變的基礎(chǔ)行與列連接點(diǎn)都安排一個熔絲，作成半成品。這樣，根據(jù)設(shè)計要求，將需要連接的熔絲燒斷，就達(dá)到了編程的目的。這樣的ROM叫PROM目前，用于可編程連接的工藝有反熔絲、EPROM、EEROM、反熔絲工藝用反熔絲工藝制作的ROM，矩陣每個連接點(diǎn)結(jié)構(gòu)如圖5.20EPROMEPROM工藝的器矩陣的每個連接點(diǎn)被一只浮置柵MOS（FAMOS）在柵極））。）間不能泄漏，使編程電壓比器件工作的電壓高，需要專門的編程已編程的器件用紫外線照射，G2上的電子被激活返回襯底，就擦E2ROM工藝EEROM工藝 器，它的浮置柵MOS跟EPROM中的結(jié)構(gòu)類似，只是其浮Flash工藝與M致別。M是逐點(diǎn)擦除，也就是在對每一點(diǎn)編程，先將該點(diǎn)擦除，寫；是 的所以其編程速M(fèi)。在系統(tǒng)編程技術(shù)——ISP技ISP器件的外引線大部分是雙向端口，每個端口內(nèi)部都有三（檢驗(yàn)，并可