數(shù)字電子技術(shù)基礎(chǔ)第六章

PanHongbingVLSIDesignInstitute

ofNanjingUniversity數(shù)字電子技術(shù)基礎(chǔ)

第六章時(shí)序邏輯電路6.1概述時(shí)序邏輯電路（sequentiallogiccircuit）電路結(jié)構(gòu)上顯著的特點(diǎn)：1、通常包括組合電路和存儲(chǔ)電路（必不可少的）兩個(gè)部分。2、存儲(chǔ)電路的輸出狀態(tài)必須反饋到組合電路的輸入端，與輸入信號(hào)一起，共同決定組合邏輯電路的輸出。圖6.1.2時(shí)序邏輯電路的結(jié)構(gòu)框圖圖6.1.1串行加法器電路幾個(gè)概念同步時(shí)序電路：所有觸發(fā)器狀態(tài)的變化都是在同一時(shí)鐘信號(hào)操作下同時(shí)發(fā)生的。異步時(shí)序電路：觸發(fā)器狀態(tài)的變化不是同時(shí)發(fā)生的。米利型：輸出信號(hào)不僅取決于存儲(chǔ)電路的狀態(tài)，還取決于輸入變量。穆爾型：輸出信號(hào)僅僅取決于存儲(chǔ)電路的狀態(tài)。是米利型的特例。狀態(tài)機(jī)：StateMachine簡稱SM?；蚍Q算法狀態(tài)機(jī)(AlgorithmicStateMachine，簡稱ASM)。6.2時(shí)序邏輯電路的分析方法6.2.1同步時(shí)序邏輯電路的分析方法分析步驟：1、從給定的邏輯圖中寫出每個(gè)觸發(fā)器的驅(qū)動(dòng)方程。（存儲(chǔ)電路中每個(gè)觸發(fā)器輸入信號(hào)的邏輯函數(shù)式）。2、將得到的這些驅(qū)動(dòng)方程代入相應(yīng)觸發(fā)器的特性方程，得出每個(gè)觸發(fā)器的狀態(tài)方程，從而得到由這些狀態(tài)方程組成的整個(gè)時(shí)序電路的狀態(tài)方程組。3、根據(jù)邏輯圖寫出電路的輸出方程。例6.2.1P262圖6.2.1例6.2.1的時(shí)序邏輯電路6.2.2時(shí)序邏輯電路的狀態(tài)轉(zhuǎn)換表、狀態(tài)轉(zhuǎn)換圖、狀態(tài)機(jī)流程圖和時(shí)序圖一、狀態(tài)轉(zhuǎn)換表得到狀態(tài)轉(zhuǎn)換表的方法：將輸入變量及電路初態(tài)代入狀態(tài)方程和輸出方程，算出電路的次態(tài)和現(xiàn)態(tài)下的輸出值；以得到的次態(tài)作為新的初態(tài)，和這時(shí)的輸入變量取值一起再代入狀態(tài)方程和輸出方程進(jìn)行計(jì)算，又得到一組新的次態(tài)和輸出值。繼續(xù)重復(fù)，將全部的計(jì)算結(jié)果列成真值表的形式，就得到狀態(tài)轉(zhuǎn)換表。例6.2.2P263此電路沒有輸入邏輯變量.初態(tài)Q1=0,Q2=0,Q3=0,代入狀態(tài)方程組得到次態(tài)和輸出值.重復(fù)將得到的次態(tài)和輸出值代入得到新的次態(tài)和輸出值.直到將所有的狀態(tài)組合遍歷,得到完整的狀態(tài)轉(zhuǎn)換表.二、狀態(tài)轉(zhuǎn)換圖圖6.2.2圖6.2.1電路的狀態(tài)轉(zhuǎn)換圖以箭頭表示狀態(tài)轉(zhuǎn)換方向，箭頭旁注明了狀態(tài)轉(zhuǎn)換前的輸入變量取值和輸出值，通常輸入變量寫在斜線上方，輸出變量寫在斜線下方。例6.2.3P256-P266圖6.2.3例6.2.3的時(shí)序邏輯電路圖6.2.4圖6.2.3電路的狀態(tài)轉(zhuǎn)換圖三、狀態(tài)機(jī)流程圖（SM圖）Statemachineflowchart,或Statemachinechart采用類似于編寫計(jì)算機(jī)程序時(shí)使用的程序流程圖的形式。使用的圖形符號(hào)有三種：狀態(tài)框、判斷框和條件輸出框。四、時(shí)序圖圖6.2.8圖6.2.1電路的時(shí)序圖在輸入信號(hào)和時(shí)鐘脈沖序列作用下，電路狀態(tài)、輸出狀態(tài)隨時(shí)間變化的波形圖稱為時(shí)序圖。6.2.3異步時(shí)序電路的分析方法在異步時(shí)許電路中，只有那些有時(shí)鐘信號(hào)的觸發(fā)器才需要用特性方程去計(jì)算次態(tài)，而沒有時(shí)鐘信號(hào)的觸發(fā)器將保持原來的狀態(tài)不變。比分析同步時(shí)序電路復(fù)雜。分析時(shí)要找出每次電路狀態(tài)轉(zhuǎn)換時(shí)哪些觸發(fā)器有時(shí)鐘信號(hào)，那些沒有時(shí)鐘信號(hào)。分析異步時(shí)序電路要比分析同步時(shí)序電路復(fù)雜。例6.2.4P2706.3若干常用的時(shí)序邏輯電路6.3.1寄存器和移位寄存器一、寄存器用于寄存一組二值代碼。寄存器可用電平、脈沖或邊沿觸發(fā)的觸發(fā)器組成。附加電路：異步置0、輸出三態(tài)控制和“保持”等。圖6.3.174LS75的邏輯圖圖6.3.274LS175的邏輯圖并行輸入，并行輸出方式。二、移位寄存器移位寄存器（ShiftRegister）除了具有存儲(chǔ)代碼的功能以外，還具有移位功能。可以用來實(shí)現(xiàn)數(shù)據(jù)的串行-并行轉(zhuǎn)換、數(shù)值的運(yùn)算以及數(shù)據(jù)處理等。圖6.3.3用D觸發(fā)器構(gòu)成的移位寄存器圖6.3.4圖6.3.3電路的電壓波形實(shí)現(xiàn)并行—串行轉(zhuǎn)換附加功能：1）左、右移控制2）數(shù)據(jù)并行輸入、保持、異步置零（復(fù)位）等功能。圖6.3.5用JK觸發(fā)器構(gòu)成的移位寄存器圖6.3.64位雙向移位寄存器74LS194A的邏輯圖圖6.3.7用兩片74LS194A接成8位雙向移位寄存器例6.3.1P276-277圖6.3.8例6.3.1的電路

圖6.3.9例6.3.1電路的波形圖6.3.2計(jì)數(shù)器數(shù)字電路中使用最廣泛。不僅可以用于對(duì)時(shí)鐘脈沖計(jì)數(shù)，還可以用于分頻、定時(shí)、產(chǎn)生節(jié)拍脈沖和脈沖序列以及進(jìn)行數(shù)字運(yùn)算。分類：按觸發(fā)器是否同時(shí)翻轉(zhuǎn)：同步和異步按計(jì)數(shù)過程中數(shù)字增減：加法計(jì)數(shù)器、減法計(jì)數(shù)器和可逆計(jì)數(shù)器。按編碼方式：二進(jìn)制計(jì)數(shù)器、二-十進(jìn)制計(jì)數(shù)器、格雷碼計(jì)數(shù)器等。按計(jì)數(shù)容量分：如十進(jìn)制計(jì)數(shù)器、六十進(jìn)制計(jì)數(shù)器等。一、同步計(jì)數(shù)器1、同步二進(jìn)制計(jì)數(shù)器圖6.3.10用T觸發(fā)器構(gòu)成的同步二進(jìn)制加法計(jì)數(shù)器通常用T出發(fā)器構(gòu)成。結(jié)構(gòu)有兩種：1、控制輸入端T的狀態(tài)。2、另一種是控制時(shí)鐘信號(hào)。圖6.3.11圖6.3.10電路的狀態(tài)轉(zhuǎn)換圖圖6.3.12例6.3.10電路的時(shí)序圖Cp為f0Q0=1/2f0Q1=1/4f0Q2=1/8f0Q3=1/16f0分頻器圖6.3.134位同步二進(jìn)制計(jì)數(shù)器74161的邏輯圖除了具有二進(jìn)制加法功能外，還具有預(yù)制數(shù)、保持和異步置零等附加功能。圖6.3.15用T觸發(fā)器接成的同步二進(jìn)制減法計(jì)數(shù)器

圖6.3.16單時(shí)鐘同步十六進(jìn)制加/減計(jì)數(shù)器74LS191圖6.3.17同步十六進(jìn)制加/減計(jì)數(shù)器74LS191的時(shí)序圖圖6.3.18雙時(shí)鐘同步十六進(jìn)制加/減計(jì)數(shù)器74LS193圖6.3.19同步十進(jìn)制加法計(jì)數(shù)器電路圖6.3.20圖6.3.19電路的狀態(tài)轉(zhuǎn)換圖

圖6.3.21同步十進(jìn)制加法計(jì)數(shù)器74160的邏輯圖圖6.3.22同步十進(jìn)制減法計(jì)數(shù)器電路圖6.3.23圖5.3.23電路的狀態(tài)轉(zhuǎn)換圖圖6.3.24單時(shí)鐘同步十進(jìn)制可逆計(jì)數(shù)器74LS190的邏輯圖二、異步計(jì)數(shù)器1、異步二進(jìn)制計(jì)數(shù)器在做“加1”計(jì)數(shù)時(shí)采用從低位到高位逐位進(jìn)位的方式工作。其中的各個(gè)觸發(fā)器不是同步翻轉(zhuǎn)的。圖6.3.25下降沿動(dòng)作的異步二進(jìn)制加法計(jì)數(shù)器圖6.3.26圖6.3.26電路的時(shí)序圖圖6.3.27下降沿動(dòng)作的異步二進(jìn)制減法計(jì)數(shù)器圖6.3.28圖6.3.27電路的時(shí)序圖常見的異步二進(jìn)制加法器產(chǎn)品有4位的（如74LS293、74LS393、74HC393）等、7位的（如CC4024等）、12位的（如74HC4040等）和14位的（如74HC4020等）幾種類型。2、異步十進(jìn)制計(jì)數(shù)器圖6.3.29異步十進(jìn)制加法計(jì)數(shù)器的典型電路是在4位異步二進(jìn)制加法計(jì)數(shù)器的基礎(chǔ)上加以修改得到。在計(jì)數(shù)過程中跳過從1010到1111這6個(gè)狀態(tài)。圖6.3.30圖6.3.29電路的時(shí)序圖圖6.3.31二－五－十進(jìn)制異步計(jì)數(shù)器74LS290的邏輯圖異步計(jì)數(shù)器的特點(diǎn)優(yōu)點(diǎn)：結(jié)構(gòu)簡單。缺點(diǎn)：1、工作頻率比較低。2、電路狀態(tài)譯碼時(shí)存在競(jìng)爭-冒險(xiǎn)現(xiàn)象。三、任意進(jìn)制計(jì)數(shù)器的構(gòu)成方法利用已有的N進(jìn)制的計(jì)數(shù)器，得到M進(jìn)制計(jì)數(shù)器。有兩種情況：M<N和M>N。1、M<N的情況：設(shè)法跳躍N-M個(gè)狀態(tài)。圖6.3.32獲得任意制進(jìn)計(jì)數(shù)器的兩種方法

（a）置零法（b）置數(shù)法例6.3.2P300圖6.3.33用置零法將74LS160接成六進(jìn)制計(jì)數(shù)器

置零信號(hào)持續(xù)時(shí)間極短，可靠性不高。74LS160兼有異步置零和同步預(yù)置數(shù)功能，可采用置零法或置數(shù)法。圖6.3.34圖5.3.34電路的狀態(tài)轉(zhuǎn)換圖圖6.3.35圖5.3.34電路的改進(jìn)譯碼帶鎖存，提高可靠性。圖6.3.36用置數(shù)法將74160接成六進(jìn)制計(jì)數(shù)器（a）置入0000（b）置入1001圖6.3.37圖6.3.36電路的狀態(tài)轉(zhuǎn)換圖2、M>N的情況用多片N進(jìn)制計(jì)數(shù)器組合起來，構(gòu)成M進(jìn)制計(jì)數(shù)器。各片之間的連接方式可分為：串行進(jìn)位方式、并行進(jìn)位方式、整體置零方式和整體置數(shù)方式幾種。例6.3.3P303用兩片同步十進(jìn)制計(jì)數(shù)器接成百進(jìn)制計(jì)數(shù)器。圖6.3.38例6.3.3電路的并行進(jìn)位方式圖6.3.39例6.3.3電路的串行進(jìn)位方式例6.3.4P304圖6.3.40例6.3.4電路的整體置零方式當(dāng)M為大于N的素?cái)?shù)時(shí)，不能分解成N1和N2，不能采用并行進(jìn)位方式和串行進(jìn)位方式。必須采用整體置零方式或整體置數(shù)方式。圖6.3.41例6.3.4電路的整體置數(shù)方式整體置零方式：１、先將兩片N進(jìn)制計(jì)數(shù)器按最簡單的方式接成一個(gè)大于M進(jìn)制的計(jì)數(shù)器（如N*N進(jìn)制）。２、然后在計(jì)數(shù)器為M狀態(tài)時(shí)譯出異步置零信號(hào)，將兩片N進(jìn)制計(jì)數(shù)器同時(shí)置零。整體置數(shù)方式：１、先將兩片N進(jìn)制計(jì)數(shù)器按最簡單的方式接成一個(gè)大于M進(jìn)制的計(jì)數(shù)器（如N*N進(jìn)制）。２、然后在選定的某狀態(tài)下譯出LD’=0信號(hào)，將兩片N進(jìn)制計(jì)數(shù)器同時(shí)置入適當(dāng)數(shù)值，獲得Ｍ進(jìn)制計(jì)數(shù)器。四、移位寄存器型計(jì)數(shù)器1、環(huán)形計(jì)數(shù)器圖6.3.42環(huán)形計(jì)數(shù)器電路圖6.3.43圖6.3.42電路的狀態(tài)轉(zhuǎn)換圖圖6.3.44能自啟動(dòng)的環(huán)形計(jì)數(shù)器電路圖6.3.45圖6.3.44電路的狀態(tài)轉(zhuǎn)換圖圖6.3.46移位寄存器型計(jì)數(shù)器的一般結(jié)構(gòu)形式圖6.3.47扭環(huán)型計(jì)數(shù)器電路圖6.3.48圖6.3.47電路的狀態(tài)轉(zhuǎn)換圖圖6.3.49能自啟動(dòng)的扭環(huán)形計(jì)數(shù)器用n位移位寄存器構(gòu)成的扭環(huán)形計(jì)數(shù)器可以得到含２n個(gè)有效狀態(tài)的循環(huán)，狀態(tài)利用效率較環(huán)形計(jì)數(shù)器提高了一倍。電路每次狀態(tài)轉(zhuǎn)換時(shí)只有一位觸發(fā)器改變狀態(tài)，因此在將電路譯碼時(shí)不會(huì)產(chǎn)生競(jìng)爭－冒險(xiǎn)現(xiàn)象。圖6.3.50圖6.3.49電路的狀態(tài)轉(zhuǎn)換圖6.3.3順序脈沖發(fā)生器可以用移位寄存器構(gòu)成。當(dāng)順序脈沖較多時(shí)，可以用計(jì)數(shù)器和譯碼器組合稱順序脈沖發(fā)生器。圖6.3.51用環(huán)型計(jì)數(shù)器作順序脈沖發(fā)生器

（a）電路圖（b）電壓波形圖圖6.3.52用計(jì)數(shù)器和譯碼器構(gòu)成的順序脈沖發(fā)生器

（a）電路圖（b）電壓波形圖圖6.3.53用中規(guī)模集成電路構(gòu)成的順序脈沖發(fā)生器（a）電路圖（b）電壓波形圖圖6.3.54用扭環(huán)形計(jì)數(shù)器構(gòu)成的順序脈沖發(fā)生器6.3.4序列信號(hào)發(fā)生器圖6.3.55用計(jì)數(shù)器和數(shù)據(jù)選擇器組成的序列信號(hào)發(fā)生器構(gòu)成方法有多種：一種比較簡單、直觀的方法是用計(jì)數(shù)器和數(shù)據(jù)選擇器組成。圖6.3.56用移位寄存器構(gòu)成的序列信號(hào)發(fā)生器6.4時(shí)序邏輯電路的設(shè)計(jì)方法6.4.1同步時(shí)序邏輯電路的設(shè)計(jì)方法一般設(shè)計(jì)步驟一、邏輯抽象，得出電路的狀態(tài)轉(zhuǎn)移圖或狀態(tài)轉(zhuǎn)換表。1）分析給定的邏輯問題，確定輸入變量、輸出變量以及電路的狀態(tài)數(shù)。通常取原因?yàn)檩斎胱兞浚Y(jié)果為輸出變量。2）定義輸入、輸出邏輯狀態(tài)和每個(gè)電路狀態(tài)的含義，并將電路狀態(tài)順序編號(hào)。3）按照題意列出電路的狀態(tài)轉(zhuǎn)換表或畫出電路的狀態(tài)轉(zhuǎn)換圖。二、狀態(tài)化簡三、狀態(tài)分配（或稱狀態(tài)編碼）四、選定觸發(fā)器的類型，求出電路的狀態(tài)方程、驅(qū)動(dòng)方程和輸出方程。五、根據(jù)得到的方程式畫出邏輯圖六、檢查設(shè)計(jì)的電路能否自啟動(dòng)圖6.4.1同步時(shí)序邏輯電路的設(shè)計(jì)過程例6.4.1P316設(shè)計(jì)一個(gè)帶有進(jìn)位輸出端的十三進(jìn)制計(jì)數(shù)器。1、邏輯抽象：屬于穆爾型的簡單時(shí)序邏輯。圖6.4.2例6.4.1的狀態(tài)轉(zhuǎn)換圖

圖5.4.3例5.4.1電路次態(tài)/輸出

（）

的卡諾圖圖6.4.4圖5.4.3卡諾圖的分解

圖6.4.5十三進(jìn)制同步計(jì)數(shù)器電路例6.4.2P319設(shè)計(jì)一個(gè)串行數(shù)據(jù)檢測(cè)器，對(duì)它的要求是：連續(xù)輸入3個(gè)或3個(gè)以上的1時(shí)輸出為1，其他輸入情況下輸出為0。解：首先進(jìn)行邏輯抽象，畫出狀態(tài)轉(zhuǎn)換圖。圖6.4.6圖6.4.5電路的狀態(tài)轉(zhuǎn)換圖圖6.4.7例6.4.2的狀態(tài)轉(zhuǎn)換圖圖6.4.8化簡后的例6.4.2的狀態(tài)轉(zhuǎn)換圖

圖5.4.9例5.4.2電路次態(tài)/輸出

（）的卡諾圖圖6.4.10圖6.4.9卡諾圖的分解圖6.4.11例6.4.2的邏輯圖圖6.4.12圖6.4.11電路的狀態(tài)轉(zhuǎn)換圖圖6.4.13用D觸發(fā)器組成的數(shù)據(jù)檢測(cè)器電路電路進(jìn)入無效狀態(tài)后，若X=1則次態(tài)轉(zhuǎn)入10;若X=0則次態(tài)轉(zhuǎn)入00,此電路能夠自啟動(dòng)。例6.4.3P323

圖6.4.14例6.4.3的狀態(tài)轉(zhuǎn)換圖圖6.4.15例6.4.3電路次態(tài)/輸出

（）的卡諾圖圖6.4.16圖6.4.15卡諾圖的分解圖6.4.17例6.4.3的邏輯圖進(jìn)入無效狀態(tài)11后，不能自行返回有效循環(huán)，不能自啟動(dòng)。當(dāng)AB=01或AB=10時(shí)雖能返回有效循環(huán)，但收費(fèi)結(jié)果是錯(cuò)誤的。圖6.4.18圖6.4.17電路的狀態(tài)轉(zhuǎn)換圖6.4.2時(shí)序邏輯電路的自啟動(dòng)設(shè)計(jì)例6.4.4設(shè)計(jì)一個(gè)七進(jìn)制計(jì)數(shù)器，要求它能夠自啟動(dòng)。一直狀態(tài)轉(zhuǎn)移圖和狀態(tài)編碼如下：圖6.4.19例6.4.4的狀態(tài)轉(zhuǎn)換圖圖5.4.20例5.4.4電路次態(tài)（）的卡諾圖圖6.4.21圖6.4.20卡諾圖的分解圖5.4.22修改后的卡諾圖圖6.4.23例6.4.4的邏輯圖在無效狀態(tài)不止一個(gè)的情況下，為保證電路能夠自啟動(dòng)，必須使每個(gè)無效狀態(tài)都能直接地或間接地（即經(jīng)過其他的無效狀態(tài)以后）轉(zhuǎn)為某一有效狀態(tài)。圖6.4.24圖6.4.23電路的狀態(tài)轉(zhuǎn)換圖例6.4.5P329設(shè)計(jì)一個(gè)能自啟動(dòng)的3位環(huán)形計(jì)數(shù)器。要求它的有效循環(huán)狀態(tài)為100—101—001—100。圖6.4.25例6.4.5電路的狀態(tài)轉(zhuǎn)換圖和次態(tài)卡諾圖

（a）狀態(tài)轉(zhuǎn)換圖（b）次態(tài)卡諾圖圖6.4.26例6.4.5電路的狀態(tài)轉(zhuǎn)換圖圖6.4.27由式（6.4.18）得到的次態(tài)卡諾圖圖6.4.28例6.4.5電路的修改后的卡諾圖圖6.4.29例6.4.5的邏輯圖6.4.3異步時(shí)序邏輯電路的設(shè)計(jì)方法除了需要完成設(shè)計(jì)同步時(shí)序電路所應(yīng)做的各項(xiàng)工作以外，還要為每個(gè)觸發(fā)器選定合適的時(shí)鐘信號(hào)。例6.4.6試設(shè)計(jì)一個(gè)8421編碼的異步十進(jìn)制減法計(jì)數(shù)器，并要求所設(shè)計(jì)的電路能自啟動(dòng)。圖6.4.30例6.4.6電路的狀態(tài)轉(zhuǎn)換圖圖6.4.31例6.4.6電路的時(shí)序圖圖5.4.32異步十進(jìn)制減法計(jì)數(shù)器次態(tài)

（）的卡諾圖圖6.4.33圖6.4.32卡諾圖的分解圖6.4.34例6.4.6電路輸出的卡諾圖圖6.4.35異步十進(jìn)制減法計(jì)數(shù)器的邏輯圖圖6.4.36圖6.4.35電路的狀態(tài)轉(zhuǎn)換圖6.4.4復(fù)雜時(shí)序邏輯電路的設(shè)計(jì)通常采用層次化結(jié)構(gòu)設(shè)計(jì)方法，或者稱為模塊化設(shè)計(jì)方法。１、自頂向下：將所設(shè)計(jì)電路的功能逐級(jí)劃分為更簡單的功能模塊，直到這些模塊都能用簡單的邏輯電路實(shí)現(xiàn)為止。２、自底向上：先考慮哪些已有的成熟的模塊電路可以利用。大多情況采用自頂向下和自底向上相結(jié)合的方法，以求達(dá)到既能滿足設(shè)計(jì)要求，又能提高設(shè)計(jì)速度、降低設(shè)計(jì)成本的目標(biāo)。例6.4.7P337-339自動(dòng)售貨機(jī)的邏輯電路。6.5時(shí)序邏輯電路中的競(jìng)爭兩個(gè)方面：一、是其中的組合邏輯電路部分可能發(fā)生競(jìng)爭-冒險(xiǎn)現(xiàn)象。二、是存儲(chǔ)電路（或者說是觸發(fā)器）工作過程中發(fā)生的競(jìng)爭-冒險(xiǎn)現(xiàn)象。圖6.5.1說明時(shí)序電路競(jìng)爭－冒險(xiǎn)現(xiàn)象的例子圖6.5.2例5.5