CMOS異或門集成電路課程設(shè)計(jì)

課程設(shè)計(jì)任務(wù)書學(xué)生姓名： 王帥軍 專業(yè)班級： 電子1103班指導(dǎo)教師： 封小鈺 工作單位： 信息工程學(xué)院題目：CMOS異或門初始條件：計(jì)算機(jī)、ORCAD軟件、L-EDIT軟件要求完成的主要任務(wù):（包括課程設(shè)計(jì)工作量及其技術(shù)要求，以及說明書撰寫等具體要求）1、 課程設(shè)計(jì)工作量：2周2、 技術(shù)要求：（1） 學(xué)習(xí)ORCAD和L-EDIT軟件。（2） 設(shè)計(jì)一個(gè)CMOS異或門電路。（3） 利用ORCAD和L-EDIT軟件對該電路進(jìn)行系統(tǒng)設(shè)計(jì)、電路設(shè)計(jì)和版圖設(shè)計(jì)，并進(jìn)行相應(yīng)的設(shè)計(jì)、模擬和仿真工作。3、 查閱至少5篇參考文獻(xiàn)。按《武漢理工大學(xué)課程設(shè)計(jì)工作規(guī)范》要求撰寫設(shè)計(jì)報(bào)告書。全文用A4紙打印，圖紙應(yīng)符合繪圖規(guī)范。時(shí)間安排：2014.12.29布置課程設(shè)計(jì)任務(wù)、選題；講解課程設(shè)計(jì)具體實(shí)施計(jì)劃與課程設(shè)計(jì)報(bào)告格式的要求；課程設(shè)計(jì)答疑事項(xiàng)。2014.12.29-12.31學(xué)習(xí)ORCAD和L-EDIT軟件，查閱相關(guān)資料，復(fù)習(xí)所設(shè)計(jì)內(nèi)容的基本理論知識(shí)。2015.1.1-1.8對CMOS異或門電路進(jìn)行設(shè)計(jì)仿真工作，完成課設(shè)報(bào)告的撰寫。2015.1.9提交課程設(shè)計(jì)報(bào)告，進(jìn)行答辯。指導(dǎo)教師簽名： 年月日系主任（或責(zé)任教師）簽名:目錄TOC\o"1-5"\h\z\o"CurrentDocument"摘要 IAbstract II\o"CurrentDocument"1緒論 1\o"CurrentDocument"2異或門介紹 23仿真電路設(shè)計(jì) 3\o"CurrentDocument"ORCAD軟件介紹 3\o"CurrentDocument"3.2仿真電路原理圖 4\o"CurrentDocument"3.3仿真分析 54版圖設(shè)計(jì) 8\o"CurrentDocument"L-EDIT軟件介紹 84.2版圖繪制 8\o"CurrentDocument"4.3CMOS異或門版圖DRC檢查 10\o"CurrentDocument"5心得體會(huì) 11\o"CurrentDocument"參考文獻(xiàn) 12附錄 123摘要性能優(yōu)越的異或門是實(shí)現(xiàn)各種運(yùn)算集成電路的基礎(chǔ)，可廣泛應(yīng)用于全加器，乘法器和算術(shù)邏輯單元等電路中。CMOS集成電路由于工藝技術(shù)的進(jìn)步以及功耗低、穩(wěn)定性高、抗干擾性強(qiáng)、噪聲容限大、可適應(yīng)較寬的環(huán)境溫度和電源電壓等一系列的優(yōu)點(diǎn)，成為現(xiàn)在IC設(shè)計(jì)的主流技術(shù)。本文首先介紹了CMOS異或門電路，緊接著介紹了ORCAD軟件，并利用此軟件搭建了仿真電路圖，對電路進(jìn)行了仿真分析。最后介紹了L-EDIT軟件，并利用此軟件繪制了該電路的版圖。關(guān)鍵詞：CMOS異或門；ORCAD；L-EDIT；版圖AbstractThesuperiorperformanceofxorgateistoachieveavarietyofoperations,thebasisoftheintegratedcircuitcanbewidelyusedbyfulladder,multiplierandthearithmeticlogicunitandsooninthecircuit.CMOSintegratedcircuitduetotheprogressoftechnologyandlowpowerconsumption,highstability,stronganti-interference,bignoisetolerance,canadapttoawideenvironmenttemperatureandsupplyvoltageandsoonaseriesofadvantages,andisnowthemainstreamtechnologyofICdesign.ThisarticlefirstintroducestheCMOSxorgate,andthenintroducestheORCADsoftware,circuitdiagram,andusethissoftwaretobuildthesimulationofcircuitsimulationanalysis.FinallyL-EDITsoftwareisintroduced,andtheuseofthissoftwaretodrawthecircuitofthelandscape.Keywords:CMOSxorgate;ORCAD;L-EDIT;landscape1緒論異或門是數(shù)字邏輯中實(shí)現(xiàn)邏輯異或的邏輯門。有多個(gè)輸入端、1個(gè)輸出端，多輸入異或門可由2輸入異或門構(gòu)成。若兩個(gè)輸入的電平相異，則輸出為高電平1；若兩個(gè)輸入的電平相同，則輸出為低電平0。亦即，如果兩個(gè)輸入不同，則異或門輸出高電平。雖然異或不是開關(guān)代數(shù)的基本運(yùn)算之一，但是在實(shí)際運(yùn)用中相當(dāng)普遍地使用分立的異或門。大多數(shù)開關(guān)技術(shù)不能直接實(shí)現(xiàn)異或功能，而是使用多個(gè)門設(shè)計(jì)。異或門能實(shí)現(xiàn)模為2的加法，因此，異或門可以實(shí)現(xiàn)計(jì)算機(jī)中的二進(jìn)制加法。半加器就是由異或門和與門組成的。CMOS集成電路采用場效應(yīng)管，且都是互補(bǔ)結(jié)構(gòu)，工作時(shí)兩個(gè)串聯(lián)的場效應(yīng)管總是處于一個(gè)管導(dǎo)通，另一個(gè)管截止的狀態(tài)，電路靜態(tài)功耗理論上為零。實(shí)際上，由于存在漏電流，CMOS電路尚有微量靜態(tài)功耗。單個(gè)門電路的功耗典型值僅為20mW，動(dòng)態(tài)功耗（在1MHz工作頻率時(shí)）也僅為幾mW。CMOS集成電路供電簡單，供電電源體積小，基本上不需穩(wěn)壓。CMOS集成電路由于工藝技術(shù)的進(jìn)步以及功耗低、穩(wěn)定性高、抗干擾性強(qiáng)、噪聲容限大、可等比例縮小、以及可適應(yīng)較寬的環(huán)境溫度和電源電壓等一系列優(yōu)點(diǎn)，成為現(xiàn)在IC設(shè)計(jì)的主流技術(shù)。在CMOS集成電路設(shè)計(jì)中，異或電路的設(shè)計(jì)與應(yīng)用是非常重要的。IC設(shè)計(jì)者可以根據(jù)芯片的不同功能和要求采用各種不同結(jié)構(gòu)的異或電路，從而實(shí)現(xiàn)電路的最優(yōu)化設(shè)計(jì)。CMOS異或門的版圖設(shè)計(jì)是集成電路設(shè)計(jì)中的一個(gè)重要單元，它的復(fù)雜度與功耗密切相關(guān)，越復(fù)雜功耗就越大。如何在保持高性能的情況下減小芯片面積和功耗，無疑是設(shè)計(jì)的關(guān)鍵，這要求設(shè)計(jì)者對芯片的重要部件進(jìn)行各方面的優(yōu)化。2異或門介紹異或運(yùn)算是實(shí)際中比較常用的邏輯運(yùn)算，兩個(gè)變量進(jìn)行異或運(yùn)算，其規(guī)則為變量的值同為1或0，結(jié)果為0，兩個(gè)變量的取值相反則結(jié)果為1。異或運(yùn)算的真值表如表2.1所示。表2.1異或運(yùn)算真值表ABY=A十B000011101110根據(jù)表2-1，可得異或運(yùn)算的邏輯關(guān)系表達(dá)式為Y=AB+ =A?B (1)異或門的邏輯運(yùn)算符號(hào)如圖2.1所示圖2.1異或門邏輯符號(hào)性能優(yōu)越的異或門是實(shí)現(xiàn)各種運(yùn)算集成電路的基礎(chǔ)，可廣泛應(yīng)用于全加器，乘法器和算術(shù)邏輯單元等電路中。用CMOS靜態(tài)邏輯電路設(shè)計(jì)的異或門電路具有功耗低，結(jié)構(gòu)簡單可靠，工作速度快等優(yōu)點(diǎn)，成為大規(guī)模集成電路芯片設(shè)計(jì)中最重要的單元電路之3仿真電路設(shè)計(jì)3.1ORCAD軟件介紹OrCADPspice為美國OrCAD公司在1998年與Microsim公司合并之后，將其Pspice整合到原先OrCAD系統(tǒng)(包含"電路圖輸入"的OrCADCapture、"印刷電路板布局"的OrCADLayout及"可編程邏輯(ProgrammableLogic)電路合成"的OrCADExerpss)內(nèi)的一套計(jì)算機(jī)輔助電路分析軟件。2000年，OrCAD公司被益華計(jì)算機(jī)(CadenceDesignSystem,Inc.)收購，并推出OrCAD9.21o在2003年，推出OrCAD10.0。在2005年，進(jìn)一步與益華計(jì)算機(jī)的PCB設(shè)計(jì)軟件Allegro15.5一起推廣給客戶，故版本號(hào)碼直接跳到15.5。在2009年，OrCAD正式推出功能增強(qiáng)的16.3版本，目前作為益華計(jì)算機(jī)入門級的計(jì)算機(jī)輔助電路分析軟件推廣給客戶使用。OrCAD是一套在個(gè)人電腦的電子設(shè)計(jì)自動(dòng)化套裝軟件，專門用來讓電子工程師設(shè)計(jì)電路圖及相關(guān)圖表，設(shè)計(jì)印刷電路板所用的印刷圖，及電路的模擬之用。早在工作于DOS環(huán)境的ORCAD4.0，它就集成了電路原理圖繪制、印制電路板設(shè)計(jì)、數(shù)字電路仿真、可編程邏輯器件設(shè)計(jì)等功能，而且它的界面友好且直觀，它的元器件庫也是所有EDA軟件中最豐富的，在世界上它一直是EDA軟件中的首選。ORCAD公司在2000年七月與CADENCE公司合并后，更成為世界上最強(qiáng)大的開發(fā)EDA軟件的公司，它的產(chǎn)品ORCAD世紀(jì)集成版工作于WINDOWS95與WINDOWSNT環(huán)境下，集成了電原理圖繪制，印制電路板設(shè)計(jì)、模擬與數(shù)字電路混合仿真等功能，它的電路仿真的元器件庫更達(dá)到了8500個(gè)，收入了幾乎所有的通用型電子元器件模塊。OrCADCapture與OrCADPCBEditor的無縫數(shù)據(jù)連接，可以很容易實(shí)現(xiàn)物理PCB的設(shè)計(jì)；與CadencePSpiceA/D高度集成，可以實(shí)現(xiàn)電路的數(shù)?；旌闲盘?hào)仿真。OrCADCaptureCIS在原理圖輸入基礎(chǔ)上，加入了強(qiáng)大的元件信息系統(tǒng)，可用于創(chuàng)建、跟蹤和認(rèn)證元件，便于優(yōu)選庫和已有元件庫的重用。圖形化、平面化和層次化設(shè)計(jì)能力提高了原理圖設(shè)計(jì)效率，集中管理物料編號(hào)和器件信息，可進(jìn)行數(shù)據(jù)流程、封裝以及互聯(lián)的在線設(shè)計(jì)規(guī)則檢查，這種簡單的原理圖輸入技術(shù)讓設(shè)計(jì)師能夠更好的發(fā)揮他們的創(chuàng)造力，專注于電路設(shè)計(jì)，而不是忙碌于工具層面的操作。

3.2仿真電路原理圖利用組合邏輯關(guān)系，在OrCADCaptureCIS中繪制的仿真電路原理圖如圖3.1所示。M41-Mbreakp_ 應(yīng)M5「Mbreakp_ M31"VCC_BARVCC_BARMbreakp_ l->M1—M2BARV1=5VV2=0VTD=0uTR=0.01uM41-Mbreakp_ 應(yīng)M5「Mbreakp_ M31"VCC_BARVCC_BARMbreakp_ l->M1—M2BARV1=5VV2=0VTD=0uTR=0.01uTF=0.01uPW=5uPER=10uAR_I—M*breakNVCCB1=0V^C—BAR一|V35Vdc-=—Mbreakp_ 向M61-rurrH一一，V1=5VV2=0VTD=0uTR=0.01uTF=0.01uPW=48uPER=100u-0MbreakN圖3.1CMOS異或門電路圖在該電路中，PMOS和NMOS呈現(xiàn)對稱狀態(tài)，PMOS組成上拉通路，NMOS組成下拉通路。各個(gè)MOS管的狀態(tài)和Vout輸出隨著V1和V2的變化狀態(tài)如表3.1所示（“高”指高電平，“低”指低電平）。表3.1MOS管及Vout狀態(tài)轉(zhuǎn)換圖V1V2通斷Vout低低M1，M3，M5，M6，M11，M12M2，M4，M7，M8，M9,M10低低高M(jìn)1，M5，M8，M10，M11，M12M2，M3，M4，M6，M7，M9高高低M2，M3，M6，M7，M9，M12M1，M4,M5,M8,M10，M11高高高M(jìn)2，M4，M7，M8，M9，M10M1，M3,M5,M6,M11，M12低

3.3仿真分析為驗(yàn)證此異或門的正確性，需要進(jìn)行仿真以驗(yàn)證它的正確性。新建仿真文檔gatel,先進(jìn)行偏置點(diǎn)仿真設(shè)置，如圖3.2所示。電路圖中各偏置點(diǎn)電壓，電流和功耗情況如圖3.3所示。圖3.2偏置電壓仿真設(shè)置VCC_DARMbreakFEH-VCCBARMbreakP_VCC_BARMbreakPEHl「1-5.01OpA-5.D10pA|k5.01DpAI婦.。收wb.UUCV6.000V■251.O0-21WlOAflVi=5VVZ=0VTD=0uTR=0.01uTF=0.D1uPW=5uPER=10uDW5^'ci卜傾.2pW|japQ4pAJ3=8JTD=0uTR=Q.D1UTF=O.giUPW二4EuPER=100u 00W|251.0e-21WMbreakPVCC_DARMbreakFEH-VCCBARMbreakP_VCC_BARMbreakPEHl「1-5.01OpA-5.D10pA|k5.01DpAI婦.。收wb.UUCV6.000V■251.O0-21WlOAflVi=5VVZ=0VTD=0uTR=0.01uTF=0.D1uPW=5uPER=10uDW5^'ci卜傾.2pW|japQ4pAJ3=8JTD=0uTR=Q.D1UTF=O.giUPW二4EuPER=100u 00W|251.0e-21WMbreakP11F5.010PA.5.010■261.0e-21W|OAwtxeaKN-MbreakP50.1kIbreakPCA|H.06pW|MMeaKN卜5.01如可50.1On1^|5000V5.000VI00.2n\-hl9M11151.5e-21A16.56?-27\M91.15nVworeaN10.02pA151.5e-21A13.819-27WilMOrea<N_ES一o圖3.3各偏置點(diǎn)電壓，電流和功耗情況從圖3.3可以看出各個(gè)MOS管的導(dǎo)通電壓在nV級，截止電流僅為pA級，靜態(tài)功耗為在pW級以下，電路靜態(tài)功耗很小。各處的電壓、電流和功耗值均在正常范圍內(nèi)，單從偏置點(diǎn)情況來看，電路工作正常。然后再進(jìn)行時(shí)域仿真，參數(shù)設(shè)置如圖3.4所示。其中設(shè)置運(yùn)行時(shí)間為100us，最大步進(jìn)為1us。SimulationSettings-gate!圖3.4時(shí)域仿真設(shè)置然后運(yùn)行仿真，其中激勵(lì)源V1的波形圖如圖3.5所示。gate(active-)Time圖3.5激勵(lì)源V1波形圖

激勵(lì)源V2的波形圖如圖3.6所示。星|gate(active) d回：!回lime圖3.6激勵(lì)源V2波形圖Vout仿真輸出及輸入波形對比圖如圖3.7所示。蹇|gate(active)oTine圖3.7Vout仿真輸出及輸入波形對比圖由圖示波形可以看出，激勵(lì)源的波形具有一般性，而且VI，V2和Vout的波形圖滿足異或運(yùn)算關(guān)系。經(jīng)過測試，當(dāng)兩個(gè)輸入端信號(hào)同時(shí)變化時(shí)，會(huì)產(chǎn)生過渡干擾脈沖?？杉尤霝V波電路，選通信號(hào)或者增加冗余項(xiàng)，以避免過渡干擾脈沖的影響。增加冗余項(xiàng)適用范圍有限，加濾波電路是實(shí)驗(yàn)調(diào)試階段常采取的應(yīng)急措施，加選通信號(hào)則是行之有效的方法。目前許多MSI器件都備有使能端，為加選通信號(hào)消除毛刺提供了使用上的方便。因此本電路在產(chǎn)品階段可采取加入選通信號(hào)的措施以避免不良影響。本次設(shè)計(jì)的異或門電路是完全正確的。

4版圖設(shè)計(jì)4.1L-EDIT軟件介紹L-Edit是Tanner公司的全定制版圖編輯工具。它具有速度快、功能強(qiáng)、使用方便和分層設(shè)計(jì)的特點(diǎn)。L-Edit對掩膜版層數(shù)、分層數(shù)和單元數(shù)沒有限制，基本圖形有矩形、多邊形、圓、線和標(biāo)注等，并可處理90°、45°和任意角；用戶可以設(shè)置調(diào)色板、線型、放大和縮?。惠斎胼敵鲇蠺DB、CIF和GDSII三種格式；可在繪圖機(jī)和普通打印機(jī)上實(shí)現(xiàn)輸出硬拷貝。另外L-Edit將TannerTools中除NetTran、GateSim和LVS之外的其它所有功能集成在自己的環(huán)境中，包括SPR（自動(dòng)布局布線）、DRC（版圖幾何規(guī)則檢查）、Extract（版圖參數(shù)提?。┖虲SV（Cross-SectionViewer，版圖橫截面觀察）等。L-Edit為核心的集成電路版圖編輯與自動(dòng)布圖布線模塊，包括集成電路版圖編輯器L-Edit和用于版圖檢查的網(wǎng)表比較器LVS等模塊，L-Edit本身又嵌入設(shè)計(jì)規(guī)則檢查DRC、提供用戶二次開發(fā)用的編輯界面UPI、標(biāo)準(zhǔn)版圖單元庫及自動(dòng)布圖布線SPR、器件剖面觀察器CrossSectionViewer、版圖的SPICE網(wǎng)表和版圖參數(shù)提取器Extract（LPE）等等，網(wǎng)表比較器LVS則用于把由L-Edit生成的版圖反向提取的SPC網(wǎng)表和由S-Edit設(shè)計(jì)的邏輯電路圖輸出的SPC網(wǎng)表進(jìn)行比較實(shí)現(xiàn)版圖檢查、對照分析。L-Edit除了擁有自己的中間圖形數(shù)據(jù)格式（TDB格式）夕卜，還提供了兩種最常用的集成電路版圖數(shù)據(jù)傳遞格式（CIF格式和GDSII格式）的輸入、輸出功能，可以非常方便地在不同的集成電路設(shè)計(jì)軟件之間交換圖形數(shù)據(jù)文件或把圖形數(shù)據(jù)文件傳遞給光掩模制造系統(tǒng)。4.2版圖繪制根據(jù)本次CMOS異或門的設(shè)計(jì)任務(wù)，可以進(jìn)行分層次設(shè)計(jì)繪制版圖，需要先把NMOS管和PMOS管cell單元繪制出來，然后再把CMOS反相器和需要用到的派生CMOS結(jié)構(gòu)繪制出來，最后利用這些cell單元進(jìn)行連接，把CMOS異或門的版圖畫出來，完成本次版圖設(shè)計(jì)任務(wù)。在L-EDIT的使用中需要注意L-EDIT的編輯環(huán)境是預(yù)設(shè)在P型基板上的，故在P基板上繪制PMOS的第一步是作出NWELL區(qū)，即需要預(yù)設(shè)N阱區(qū)；各個(gè)圖層的繪制無先后順序；要及時(shí)進(jìn)行DRC檢查以排除錯(cuò)誤，繪制每一個(gè)圖層都要及時(shí)進(jìn)行DRC檢查。NMOS器件的版圖如圖4.1所示。kwloowwvzisJi_/，；，；//;:.■.,?M/LWWWW*.kwloowwvzisJi_/，；，；//;:.■.,?M/LWWWW*.:/.■日■.?…匕Ji?Jivcm/ufbv-AL//umv-avawt<■,■■:￡sL/=ss/ss=//￡s/￡sJiss/:/.，/LWiLKF*L*V-.KLW-*V-ALWiLyMv-AV-My--"孑Jwlwl/wl5^5sJissisfs5^5^55^Ji￡s■■:￡-/=■*sLss/ssLs￡s/￡sL/yv43-r/r-r，□■■■■l>/l,la/r，-/，l>."，Bn."r-//，-/，<■.■/r■JiL*，*L/ufbv-AL//umV-AV-ALJiJiL*，*-/■=■*-/=-/■=/=v-AVAZmxEVAJis■o-vx*xowxo*vko*v*xawwaojcwaw4-m$*,&xovxoxowwxawwaox?xawoxaox?xao*xaoxox$x*woxovx*>:owxomov>:o*vmoxov*xaoxoxa?！穲D圖4.1NMOS器件版圖PMOS器件的版圖如圖4.2所示。,■.■■.,■.:■■技.777777,■.■■.,■.:■■技.777777.w?:c4:.*.d-:.c:.i：■.,.<.-?■,■■,■=■-t:t-■,-,■,■■■□=??,??_=,?,.■■■?■:::?,,.?.■??.■:?;,.,.■■■?■■■::=?,■?■?■:?...-.::;,?,.■■■*■--*_.:■%:%.*xs■-CMOSCMOS反相器的版圖如圖4.3所示我.;;:!:-:"::;:::;:";:!;!!!;!^我.;;:!:-:"::;:::;:";:!;!!!;!^圖4.3CMOS反相器版圖4.3CMOS異或門版圖DRC檢查將繪制的cell單元的版圖進(jìn)行組合，技術(shù)設(shè)定為MOSIS/ORBIT2.0USCNADesignRules，并進(jìn)行各層的最終連接，便可得到CMOS