嵌入式系統(tǒng)課件07第七課soc設(shè)計_第1頁
嵌入式系統(tǒng)課件07第七課soc設(shè)計_第2頁
嵌入式系統(tǒng)課件07第七課soc設(shè)計_第3頁
嵌入式系統(tǒng)課件07第七課soc設(shè)計_第4頁
嵌入式系統(tǒng)課件07第七課soc設(shè)計_第5頁
已閱讀5頁,還剩33頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)

文檔簡介

嵌入式第七課嵌入式SOC浙江1課程SOCSOCSOC2SystemonChip,片上系統(tǒng),系統(tǒng)從狹義角度講,它是信息系統(tǒng)的集成,是將系統(tǒng)集成在一塊上從廣義角度講,SoCSoC不是各個功能的簡單疊加,而是從整個系統(tǒng)的IP復(fù)用及深亞微米技術(shù),在一個上實現(xiàn)復(fù)雜的功能3SoC是市場和技術(shù)共同推動 TM系1994年MOTOROLA公用來制作基于68000TM和PowerPCTM的定制微處理1995年,LSILogic公司為SONY公司設(shè)計的最早的基于 lectualProperty)核進行的SoC設(shè)從市場層據(jù)預(yù)測,SoC銷售額將 年 ,增長到年的347 ,年增長率超過2007年SoC將占據(jù)IC20%的市從技術(shù)層面上看,以下幾個方面推動了SoC技術(shù)的微電子技術(shù)的不斷創(chuàng)新和計算機性能的大幅綜合開發(fā)工具的自動化和智能化程度硬件描述語言的4SOC②IP5SOC按指令集來x86系列(如ARM系列(如類指令系列(如M國內(nèi)研制開發(fā)者計算 SoC(基于龍芯核,兼容MIPSⅢ指令集眾志(定義少許特殊指令方舟2號(自定義指令集國芯C3Core繼承M36 設(shè)計中的IP 3種不同軟IP核固IP核硬IP核7SoC的發(fā)展總線結(jié)構(gòu)軟、硬件IP可重用技低功耗設(shè)計技可測性超深亞微8SoC具有的豐富系統(tǒng)功能:隨微電子技術(shù)的發(fā)展,在相同的內(nèi)內(nèi),SoC可整合的功能元件和組件,豐富提高速度:隨著內(nèi)部信號傳遞距離的縮短,信號的傳輸9課程SOCSOCSOCSOC設(shè)計系統(tǒng)集成系統(tǒng)集成部分集成IP集成SOC設(shè)計SoC設(shè)計流程功能設(shè)計功能、操作速度、接口規(guī)格、環(huán)境溫度及消耗功率格規(guī)劃軟件模塊及硬件模塊該如何劃分,哪些功能SOC內(nèi),哪些功能可以設(shè)計在電設(shè)計描依據(jù)功能將SOC劃分為若干功能模塊,并決定實將要使用的IP用VHDL或Verilog等硬件描述語言實現(xiàn)各模塊的設(shè)利用VHDL或Verilog的電路仿真器,對設(shè)計進行功能(functionsimulation,或行為驗behavioralsimulation)SoC設(shè)計流程邏輯綜使用邏輯綜合工具(synthesizer)進行綜合邏輯綜合門級驗是寄存確認經(jīng)綜一般利用此階段SoC設(shè)計流程布局和布局指將設(shè)計好的功能模塊合理地安排 上規(guī)劃好它布線則指各模塊之間的連線,產(chǎn)生的延遲會嚴重影響SOC性能電路基于最終一般是使用SDF(標準延時)仿真時間將數(shù)倍于先前的仿真 主要設(shè)略略 于SOC建模元素:模塊、進程、時通用處理器嵌入式體系結(jié)構(gòu)硬件裁裁剪總裁剪依根據(jù)應(yīng)用領(lǐng)域的需求分裁剪對處理器選I/O接口輸入/輸出SOC的IP核間片上總線on-chip目IP復(fù)核間通常用的總線IBM公司的CoreConnectARM公司的AMBA總線(第六課已有介紹SilicoreCorp公司的Wishbone總Altera公司的AvalonCoreConnect采用了總?cè)N基本LocalBus)片 總線(On-Peripheral設(shè)備控制總線(Device開屬于主/從構(gòu)四種點到(point-共享總(shared交叉開Avalon針對SoPC的IP核互結(jié)構(gòu)簡單和可SOC的發(fā)展1:可編程片上系統(tǒng)System-on-a-Programmable-SOPC技術(shù)用大規(guī)模可編程器件的FPGA來實現(xiàn)SOC的功優(yōu) 其次,它是可編程系統(tǒng),具有靈活的可升級,并具備軟硬件在系統(tǒng)可編程組至少包含一個嵌入式處理具有小容量片內(nèi)高速RAM資源豐富的IPCore資源可供選擇足夠的片上可編程邏輯資處理器調(diào)試接口和FPGA可能包含部分可編程模擬 、低功耗、微封 應(yīng)1)基于FPGA嵌入IP在FPGA中預(yù)先植入處理2)基于FPGA嵌入IP在FPGA中植入軟核處理器,如:NIOSII3)基 技術(shù)的應(yīng)將成功實現(xiàn)于FPGA器件上的SOPC系統(tǒng)通過特定直接向ASIC轉(zhuǎn)化,避開了直接設(shè)計ASIC 也稱ASIC系統(tǒng)對比CSocconfigurableSOC)可重構(gòu)CSOC以處理CPU+可重構(gòu)處理器SOPC以FPGA案例:Nios處理Altera基于APEX系列FPGA業(yè)界第一參數(shù)化的可配置為32位或16位的帶有大量的外設(shè)和QuartusSoPC的EDA開發(fā)工SoPC自動化的系統(tǒng)開發(fā)技把原來在FPGA工具上的SoPC系統(tǒng)轉(zhuǎn)向FPGA的發(fā)展:部分可重配置FPGA在配置SOC的發(fā)展2:多處理器系統(tǒng) 嵌入式包括多個組件、通用CPU和內(nèi)核(如數(shù)字入式硬件(如FPGA或音編器等知識產(chǎn)組件通過課程SOCSOCSOC XScale采用7/8級超級流支持 處理技指令快存(I-Cache):32K節(jié)

數(shù)據(jù)快存(D-Cache):32K2K字指 器管理單元動態(tài)電源管數(shù) 器管理單元1G字節(jié)/秒、ECC協(xié)性能:協(xié)處理器CP14、硬XScale的處理

PXA255系統(tǒng)特處理器運算速度采用 板加擴展板的設(shè)計結(jié) 資源豐全功能串口(FFUART)、藍牙高速串PXA255系統(tǒng)結(jié)Casestudy2:矽統(tǒng) SiS550定在單一用途、功能簡易的IA如I-Box上網(wǎng)機、Web-Pad、Thin-ClientPocketPC與IPCCasestudy3:多芯核結(jié)構(gòu) 內(nèi)置常見為增強 算功能和 處理功能,在 內(nèi)加DS

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論