EDA課程設(shè)計(jì)-計(jì)步器

信息科學(xué)與技術(shù)學(xué)院《EDA技術(shù)使用教程》課程設(shè)計(jì)報(bào)告題目名稱：計(jì)步器設(shè)計(jì)學(xué)生姓名：盧霞學(xué)號(hào)：學(xué)12508179專業(yè)年級(jí)：電信2012級(jí)2班指導(dǎo)教師：張銳敏老師時(shí)間：2015年1月3日目錄TOC\o"1-5"\h\z三、設(shè)計(jì)內(nèi)容4系統(tǒng)分析4方案設(shè)計(jì)5電路模塊選擇5檢測(cè)上升沿模塊6計(jì)數(shù)模塊7掃描輸出模塊8輸入輸出信號(hào)模塊10四、程序設(shè)計(jì)10五、仿真結(jié)果15仿真截圖15結(jié)果分析17六、遇到的問(wèn)題17七、設(shè)計(jì)心得18八、參考文獻(xiàn)20計(jì)步器的設(shè)置一、設(shè)計(jì)背景從我國(guó)的電子計(jì)步器市場(chǎng)發(fā)展來(lái)看，近幾年隨著行業(yè)需求市場(chǎng)的進(jìn)一步增長(zhǎng)，電子計(jì)步器呈現(xiàn)良好的發(fā)展態(tài)勢(shì)。而隨著人民生活水平的逐步提高，大家更加注重身體健康，鍛煉在日常生活中顯得尤為重要，而計(jì)步器就成為了大家比較青睞的鍛煉伙伴。此次交計(jì)步器的設(shè)計(jì)采用基于VerilogHDL?言和FPGA勺方法來(lái)實(shí)現(xiàn)所要求的功能?；贔PGA勺計(jì)步器設(shè)計(jì)方法具有設(shè)計(jì)的靈活性，易于修改，設(shè)計(jì)周期短等縱多優(yōu)點(diǎn)。隨著設(shè)計(jì)語(yǔ)言、電子設(shè)計(jì)自動(dòng)化和FPGAfi間的不斷發(fā)展，基于FPGAfi間的不斷完善和發(fā)展。在不遠(yuǎn)的將來(lái)。由FPG酸計(jì)的產(chǎn)品將越來(lái)越普遍。二、設(shè)計(jì)要求通過(guò)對(duì)設(shè)計(jì)的模塊劃分，以及各模塊功能的定義，以FPG媯核心器件，用VHD改計(jì)手段制作、用硬件描述性語(yǔ)言編寫(xiě)程序?qū)崿F(xiàn)設(shè)計(jì)中各個(gè)模塊的基本功能，完成其功能仿真和編譯并生成底層模塊，在Quartus中完成頂層設(shè)計(jì)并編譯通過(guò)，完成設(shè)計(jì)下載并調(diào)試電路。1）系統(tǒng)時(shí)鐘1MHz2）擁有計(jì)步、暫停、清零（復(fù)位）功能；3）輸入端每進(jìn)入一個(gè)計(jì)步脈沖（可能存在抖動(dòng)），步數(shù)計(jì)數(shù)+1,計(jì)步結(jié)果以十進(jìn)制數(shù)顯示在數(shù)碼管上；4）點(diǎn)下暫停鍵，計(jì)數(shù)停止，并有信號(hào)控制指示燈閃爍，閃爍周期1s;再次點(diǎn)擊暫停鍵，繼續(xù)計(jì)數(shù)，指示燈停止閃爍；5）點(diǎn)下清零鍵，計(jì)數(shù)歸零；6）要求能夠?qū)τ?jì)步脈沖和按鍵的抖動(dòng)進(jìn)行正確處理，2ms以內(nèi)的變化忽略不計(jì)；7）持續(xù)10s無(wú)計(jì)數(shù)脈沖后，自動(dòng)轉(zhuǎn)入暫停狀態(tài)，計(jì)數(shù)停止，并有信號(hào)控制指示燈閃爍，閃爍周期1s;再次點(diǎn)擊暫停鍵，繼續(xù)計(jì)數(shù)，指示燈停止閃爍；三、設(shè)計(jì)內(nèi)容系統(tǒng)分析本實(shí)驗(yàn)設(shè)計(jì)完成一個(gè)電路來(lái)檢測(cè)目標(biāo)運(yùn)動(dòng)的次數(shù)，并在數(shù)碼管

上顯示。用傳感器檢測(cè)抖動(dòng)信號(hào)，采集到的信號(hào)經(jīng)過(guò)放大器放大將信號(hào)轉(zhuǎn)變成方波，編程將信號(hào)在FPGA方式處理，并將結(jié)果送數(shù)碼管顯示。方案設(shè)計(jì)根據(jù)設(shè)計(jì)要求和系統(tǒng)所具有功能，并參考相關(guān)的文獻(xiàn)資料經(jīng)行方案設(shè)計(jì)畫(huà)出如下所示的計(jì)步器系統(tǒng)框圖，及為設(shè)計(jì)的總體方案,框圖如下圖所示人也假￡：JouY篦芍:■二.：LA*r.：:y人也假￡：JouY篦芍:■二.：LA*r.：:y=投掩十也但性皆kClkEr.Ei電路模塊選擇本設(shè)計(jì)因?yàn)楦鱾€(gè)模塊功能簡(jiǎn)單，故直接用內(nèi)部信號(hào)線連接起來(lái)形成一個(gè)整體，但是各模塊功能簡(jiǎn)單介紹如下:檢測(cè)上升沿模塊DIN為實(shí)際檢測(cè)到的抖動(dòng)信號(hào)，通過(guò)和D觸發(fā)器的配合形成計(jì)數(shù)模塊的使能端信號(hào)控制計(jì)數(shù)器的計(jì)數(shù)過(guò)程。libraryieee;useieee.std_logic_1164.all;useieee.std_logic_UNSIGNED.all;entityjibuqiisport(din:instd_logic;clk:instd_logic;reset:instd_logic;light:outstd_logic_vector(7downto0);en_out:outstd_logic_vector(7downto0));endjibuqi;part1:process(clk,reset)D觸發(fā)器beginif(reset='0')thenb1<='0';elsif(clk'eventandclk='1')thenb1<=din;endif;endprocess;計(jì)數(shù)模塊當(dāng)使能信號(hào)EN為1時(shí)，通過(guò)檢測(cè)上升沿信號(hào)實(shí)現(xiàn)計(jì)數(shù)，并將計(jì)數(shù)信息保存在b5,b6變量?jī)?nèi)，b5為計(jì)數(shù)個(gè)位值，b6為計(jì)數(shù)十位值。part3:process(clk,reset,b4)計(jì)數(shù)器模塊beginif(reset='0')thenb5<=(others=>'0');b6<=(others=>'0');elsif(clk'eventandclk='1')thenif(b4='1')thenif(b5<"1001")thenb5<=b5+'1';elsif(b5>"1000")thenb5<=(others=>'0');if(b6<"1001")thenb6<=b6+'1';elsif(b6>"1000")thenb6<=(others=>'0');endif;endif;elsif(b4='0')thenb5<=b5;b6<=b6;endif;endif;endprocess;掃描輸出模塊掃描輸出模塊主要由分頻器構(gòu)成，通過(guò)計(jì)數(shù)器構(gòu)成的分頻器控制電平翻轉(zhuǎn)控制位的選擇，以此確定輸出十位和個(gè)位。part4:process(clk,reset)掃描輸出模塊，控制使能輸出beginif(reset='0')thenb8<=(others=>'0');elsif(clk'eventandclk='1')thenif(b8<”1111111111111111")thenb8<=b8+'1';elsif(b8>"1111111111111110")thenb8<=(others=>'0');endif;endif;if(b8>"0111111111111111"andb8<"1111111111111111")thenb9<='1';elsif(b8<"1000000000000000"andb8>"0000000000000000")

thenb9<='0';endif;if(b9='1')thenen_out<="11111101";elsif(b9='0')thenen_out<="11111110";endif;endprocess;part5:process(b9,b5,b6)掃描輸出模塊，控制LEDpart5:process(b9,b5,b6)掃描輸出模塊，控制LEDbeginif(b9='0')thenplays<=b5;elsif(b9='1')thenplays<=b6;endif;caseplaysisbeginif(b9='0')thenplays<=b5;elsif(b9='1')thenplays<=b6;endif;caseplaysiswhen"0000"=>ight<="11000000”;when"0001"=>ight<="11111001";when"0010"=>ight<="10100100";when"0011"=>ight<="10110000";when"0100"=>ight<="10011001";when"0101"=>ight<="10010010";when"0110"=>ight<="10000010";when"0000"=>ight<="11000000”;when"0001"=>ight<="11111001";when"0010"=>ight<="10100100";when"0011"=>ight<="10110000";when"0100"=>ight<="10011001";when"0101"=>ight<="10010010";when"0110"=>ight<="10000010";when"0111"=>light<="11111000";when"1000"=>light<="10000000";when"1001"=>light<="10010000";whenothers=>light<="11111111";endcase;endprocess;endBehavioral;輸入輸出信號(hào)模塊din,clk,Reset為輸入信號(hào)，din為抖動(dòng)信號(hào)，即人體運(yùn)動(dòng)時(shí)的計(jì)步信號(hào)，clk為時(shí)鐘脈沖信號(hào)為計(jì)數(shù)器提供時(shí)鐘脈沖，Reset為復(fù)位信號(hào)，實(shí)現(xiàn)計(jì)步器復(fù)位（清零）。En,dout（light）為輸出信號(hào)，En_out為選擇顯示十位還是個(gè)位，dout為計(jì)數(shù)值，并編碼顯示在數(shù)碼管上。四、程序設(shè)計(jì)一個(gè)完整的VHD用言程序通常包括實(shí)體（Entity）、結(jié)構(gòu)體、配置、包集合（Package）和庫(kù)（Library）5個(gè)部分組成。下面為此次課程設(shè)計(jì)的源代碼libraryieee;useieee.std_logic_1164.all;useieee.std_logic_UNSIGNED.all;entityjibuqiisport(din:instd_logic;clk:instd_logic;reset:instd_logic;light:outstd_logic_vector(7downto0);en_out:outstd_logic_vector(7downto0));endjibuqi;architectureBehavioralofjibuqiissignalb1,b4,b9:std_logic;中間變量signalb8:std_logic_vector(15downto0);分頻signalb5,b6:std_logic_vector(3downto0);計(jì)數(shù)輸出個(gè)位與十位signalplays:std_logic_vector(3downto0);選擇十位或個(gè)位beginpart1:process(clk,reset)D觸發(fā)器beginif(reset='0')thenb1<='0';elsif(clk'eventandclk='1')thenb1<=din;endif;endprocess;process(b1,din)比較器與門后輸出beginif(b1='0'anddin='1')thenb4<='1';elseb4<='0';endif;endprocess;process(clk,reset,b4)計(jì)數(shù)器模塊beginif(reset='0')thenb5<=(others=>'0');b6<=(others=>'0');elsif(clk'eventandclk='1')thenif(b4='1')thenif(b5<"1001")thenb5<=b5+'1';elsif(b5>"1000")thenb5<=(others=>'0');if(b6<"1001")thenb6<=b6+'1';elsif(b6>"1000")thenb6<=(others=>'0');endif;endif;elsif(b4='0')thenb5<=b5;b6<=b6;endif;endif;endprocess;part4:process(clk,reset)掃描輸出模塊，控制使能輸出beginif(reset='0')thenb8<=(others=>'0');elsif(clk'eventandclk='1')thenif(b8<”1111111111111111")thenb8<=b8+'1';elsif(b8>"1111111111111110")thenb8<=(others=>'0');endif;endif;if(b8>"0111111111111111"andb8<"1111111111111111")thenb9<='1';elsif(b8<"1000000000000000"andb8>"0000000000000000")thenb9<='0';endif;if(b9='1')thenen_out<="11111101";elsif(b9='0')thenen_out<="11111110";endif;endprocess;part5:process(b9,b5,b6)掃描輸出模塊，控制LED管beginif(b9='0')thenplays<=b5;elsif(b9='1')thenplays<=b6;endif;caseplaysiswhen"0000"=>light<="11000000”;when"0001"=>light<="11111001”;when"0010"=>light<="10100100";when"0011"=>light<="10110000";when"0100"=>light<="10011001";when"0101"=>light<="10010010";when"0110"=>light<="10000010";when"0111"=>light<="11111000";when"1000"=>light<="10000000";when"1001"=>light<="10010000";whenothers=>light<="11111111";endcase;endprocess;endBehavioral;五、仿真結(jié)果仿真截圖利用QuartusII軟件對(duì)本程序進(jìn)行編譯，生成了可以進(jìn)行仿真定時(shí)分析以及下載到可編程器件的相關(guān)文件。仿真結(jié)果如圖所示設(shè)置好的vwf仿真激勵(lì)波形文件圖仿真輸出波形報(bào)告仿真輸出波形報(bào)告譏|iiihM|i1IMH加IdTit±Bar13111705譏|iiihM|i1IMH加IdTit±Bar131117052ft5ns0a21區(qū)駕InsSLmI史PcHh結(jié)果分析通過(guò)設(shè)定Clk值以及din和Reset的初值，就可以得到如上所示的仿真波形圖。由仿真波形圖可以看出波形是由din初值信號(hào)觸發(fā)而顯示出各個(gè)狀態(tài)的。Reset高電平信號(hào)輸入時(shí)，對(duì)應(yīng)en_out選定位選顯示對(duì)應(yīng)計(jì)數(shù)值。六、遇到的問(wèn)題問(wèn)題首先出現(xiàn)在Quartus軟件的應(yīng)用上，一開(kāi)始把文件名取名為漢字名“計(jì)步器”，出現(xiàn)錯(cuò)誤，后來(lái)知道，文件必須保存在英文文件夾下。一開(kāi)始沒(méi)有注意到程序文件保存時(shí)要保存成實(shí)體名，VHD3、3、在寫(xiě)程序的時(shí)候會(huì)輸錯(cuò)部分關(guān)鍵字或漏掉一些小的標(biāo)點(diǎn)之類的，導(dǎo)致編譯不通過(guò)，需要經(jīng)過(guò)反復(fù)查找，所以，覺(jué)得在輸入程序時(shí)就應(yīng)注意細(xì)節(jié)，提高一次正確率，避免一些不必要的小錯(cuò)誤的發(fā)生，起到事半功倍的效果。4、在編譯過(guò)程中一定要按照步驟，細(xì)心仔細(xì)的完成每一個(gè)選項(xiàng)，在這個(gè)部分很容易出錯(cuò)。如果選項(xiàng)錯(cuò)誤，那么在時(shí)序仿真是會(huì)出錯(cuò)。七、設(shè)計(jì)心得通過(guò)本次EDA課程設(shè)計(jì)，由于我們?nèi)D書(shū)館查閱了很多書(shū)籍，因此獲得了很多知識(shí)，同時(shí)也發(fā)現(xiàn)了自己的很多不足，由于課程設(shè)計(jì)的時(shí)間緊迫，有些瑕疵和漏洞還沒(méi)有進(jìn)一步完善。但是通過(guò)這幾天的學(xué)習(xí)，我還是發(fā)現(xiàn)了很多知識(shí)上的漏洞，同時(shí)也看到了自己的動(dòng)手能力還是比較缺乏、獨(dú)立思考的意識(shí)還不強(qiáng)、理論聯(lián)系實(shí)際的能力還急需提身。正是這次課程設(shè)計(jì)讓我學(xué)到了很多，我總是想著能動(dòng)嘴就不動(dòng)手，因此在實(shí)踐中總是出現(xiàn)這樣那樣的問(wèn)