半導(dǎo)體存儲(chǔ)器2講課件

微機(jī)原理與接口技術(shù)教學(xué)課件孫淑艷2005-5-31微機(jī)原理與接口技術(shù)教學(xué)課件第三節(jié)只讀存儲(chǔ)器ROM

只讀存儲(chǔ)器的信息在使用時(shí)是不能被改變的，即只能讀出，不能寫入，所以一般只能存放固定程序，如監(jiān)控程序，BIOS程序等。ROM的特點(diǎn)是非易失性，即掉電后再上電時(shí)存儲(chǔ)信息不會(huì)改變。只讀存儲(chǔ)器按寫入信息的方式不同可分為：

1、不可編程掩膜式MOS只讀存儲(chǔ)器

2、可編程只讀存儲(chǔ)器

3、可擦除、可再編程的只讀存儲(chǔ)器第三節(jié)只讀存儲(chǔ)器ROM只讀存儲(chǔ)器的信息在使用時(shí)ROM存儲(chǔ)元件的存儲(chǔ)電路

它可看成是一個(gè)單向?qū)ǖ拈_關(guān)電路。當(dāng)字線上加有選中信號(hào)時(shí)，如果電子開關(guān)S是斷開的，位線D上將輸出信息1；如果S是接通的，則位線D經(jīng)T1接地，將輸出信息0。ROM存儲(chǔ)元件的存儲(chǔ)電路它可看成是一個(gè)單一、掩膜ROM

圖中，左邊的管子T1電路未金屬化，對(duì)應(yīng)M1位存“1”；右邊的管子T2的電極接入電路，對(duì)應(yīng)M2位存“0”。二、可編程只讀存儲(chǔ)器PROM

一、掩膜ROM圖中，左邊的管子T1二、可編程只讀存儲(chǔ)三、光可擦除可編程只讀存儲(chǔ)器EPROM

EPROM的缺點(diǎn)1、EPROM在使用時(shí)必須從電路板上拔下，而且要在專用的紫外線擦除器中擦除，操作起來很麻煩。一塊芯片多次插拔后，會(huì)損壞外引腳。

2、EPROM可被擦除后重新寫入的次數(shù)是有限的。三、光可擦除可編程只讀存儲(chǔ)器EPROMEPROM的缺點(diǎn)使用EPROM的注意事項(xiàng)

1、編程前檢查各單元內(nèi)容是否均為0FFH

（表示已擦除），否則應(yīng)先用紫外線擦除。2、如用非全自動(dòng)編程器編程，應(yīng)按手冊(cè)中給的數(shù)據(jù)加上編程電壓VPP；當(dāng)無(wú)法弄清VPP的值時(shí)，應(yīng)從12.5V開始逐步升高電壓值，最高為25V，以免燒壞芯片。使用EPROM的注意事項(xiàng)1、編程前檢查各單元內(nèi)容是否均為0典型EPROM芯片實(shí)例---Intel2716（2K*8位）

（一）Intel2716的引腳與內(nèi)部結(jié)構(gòu)（二）2716的工作方式

典型EPROM芯片實(shí)例---Intel2716（2K*8位（一）Intel2716的引腳與內(nèi)部結(jié)構(gòu)Intel2716EPROM芯片的容量為2K*8位，采用CMOS工藝和DIP封裝，其引腳、邏輯符號(hào)如圖：（一）Intel2716的引腳與內(nèi)部結(jié)構(gòu)InteIntel2716的引腳介紹

Intel2716有24條引腳。A10~A0：11條地址線，輸入，可尋址2716芯片內(nèi)部的2K

存儲(chǔ)單元。7條用于行譯碼，以選擇128行中的一行；4條用于列譯碼，以選擇16組中的一組。被選中的一組，8位同時(shí)讀出。Q7~Q0：8位數(shù)據(jù)線，通過緩沖器輸入/輸出。對(duì)2716進(jìn)行

編程寫入時(shí)是輸入線，用來輸入要寫入的信息；當(dāng)

2716處于正常讀出時(shí)是輸出線，用來輸出2716

中的信息。CS：片選信號(hào)，低電平有效。PD/PGM：輸入信號(hào)線，是待機(jī)/編程的控制信號(hào)。VPP：編程電源。在編程寫入時(shí)，VPP=+25V，正常讀出時(shí)，

VPP=+5V。VCC：工作電源，為+5V。Intel2716的引腳介紹Intel27Intel2716內(nèi)部結(jié)構(gòu)圖

Intel2716內(nèi)部結(jié)構(gòu)圖（二）2716的工作方式

2716的工作方式有6種，如表所示：讀出方式：可以將選中的存儲(chǔ)單元的內(nèi)容讀出。未選中：2716未選中，數(shù)據(jù)總線處于高阻態(tài)，即該芯片的輸出被禁止送上數(shù)據(jù)總線。待機(jī)方式：與未選中方式類似，但功耗由525mW下降到132mW，所以又稱功率下降方式。這時(shí)數(shù)據(jù)總線呈高阻抗。編程輸入方式：向2716寫入程序。此時(shí)把要寫入數(shù)據(jù)的單元地址送上地址總線，數(shù)據(jù)送上數(shù)據(jù)總線，然后在PD/PGM端加上52ms寬的正脈沖，就可以將數(shù)據(jù)線上的信息寫入指定的地址。如果對(duì)2K地址全部編程，需要100s以上的時(shí)間校驗(yàn)編程內(nèi)容方式：此方式與讀出方式基本相同，要求VPP=+25V。在完成編程后，將2716中的信息讀出，與寫入的內(nèi)容進(jìn)行比較，以確定編程內(nèi)容是否已經(jīng)正確地寫入。禁止編程方式：此方式禁止把數(shù)據(jù)總線上的信息寫入2716。（二）2716的工作方式2716的工作方式有6種，如表所示常用的EPROM芯片

常用的EPROM芯片還有：

2732（4K*8位）

2764（8K*8位）

27128（16K*8位）等，它們的內(nèi)部結(jié)構(gòu)與外部引腳分配基本相同，主要是存儲(chǔ)容量不同。常用的EPROM芯片常用的EPROM芯片還有：四、電可擦除的可編程只讀存儲(chǔ)E2PROM典型的E2PROM芯片

Intel2864A容量為8K*8位，采用28條引腳DIP封裝，其引腳與2764兼容，其引腳與內(nèi)部邏輯框圖如書P256-圖7-14所示。

Intel2864A有13根地址線，A0~A7用于行譯碼，以選擇256行中的一行；A8~A12用于列譯碼，以選擇32列中的一列。有8根輸入/輸出數(shù)據(jù)線。它的特點(diǎn)是片內(nèi)具有防寫保護(hù)單元，適于現(xiàn)場(chǎng)修改參數(shù)。四、電可擦除的可編程只讀存儲(chǔ)E2PROM典型的E2PROM芯Intel2864A的工作方式

Intel2864A的工作方式有4種，如表所示：讀方式：允許CPU讀取2864A的數(shù)據(jù)。當(dāng)CPU發(fā)出地址信號(hào)以及相關(guān)的控制信號(hào)后，經(jīng)過一定延時(shí)（即讀取時(shí)間250ns左右）2864A即可提供有效數(shù)據(jù)。寫方式：2864A有以字節(jié)為單位進(jìn)行擦寫的功能，擦除和寫入是同一種操作，都是寫操作，不同之處在于擦除是固定寫“1”。在擦除時(shí)，數(shù)據(jù)輸入是TTL高電平。2864A在以字節(jié)為單位進(jìn)行擦除和寫入時(shí)，CE=0，OE=1，WE=0（寫脈沖寬度最小為2ms，最大不超過70ms）。片擦除方式：2864A提供了全片電擦除的方式，用片擦除時(shí)，所有8K字節(jié)均置成“1”。在進(jìn)行片擦除時(shí)，不考慮地址線的狀態(tài)，數(shù)據(jù)端置高電平，WE=CE=OE=0。需要注意的是：片擦除方式時(shí)，WE保持低電平的脈沖寬度為5~15ms，典型值為10ms。維持方式：2864A有功率下降的維持方式。在進(jìn)行擦除/寫入和讀操作時(shí)，最大的電流消耗為100mA；當(dāng)器件不操作時(shí)，只需將一個(gè)TTL高電平加到器件允許端CE，器件即進(jìn)入維持狀態(tài)，此時(shí)最大電流消耗為40mA，可減少60%的電源消耗。2864A進(jìn)入維持方式后，輸出端懸浮。Intel2864A的工作方式Intel2864A的工

半導(dǎo)體存儲(chǔ)器（RAM和EPROM）二進(jìn)制碼信息的讀出和寫入是并行進(jìn)行的。

注意半導(dǎo)體存儲(chǔ)器（RAM和EPROM）注意第四節(jié)CPU與存儲(chǔ)器的連接一、連接時(shí)應(yīng)注意的問題二、典型CPU與存儲(chǔ)器的連接第四節(jié)CPU與存儲(chǔ)器的連接一、連接時(shí)應(yīng)注意的問題一、連接時(shí)應(yīng)注意的問題

在微型機(jī)中，CPU對(duì)存儲(chǔ)器進(jìn)行讀寫操作，首先要由地址總線給出地址信號(hào)，然后發(fā)出讀寫控制信號(hào)，最后才能在數(shù)據(jù)總線上進(jìn)行數(shù)據(jù)的讀寫。這樣就涉及到CPU與存儲(chǔ)器的連接問題。在存儲(chǔ)器芯片與CPU的連接中，為了保證存儲(chǔ)器系統(tǒng)可以正確工作，除了正確實(shí)現(xiàn)數(shù)據(jù)總線、地址總線、控制總線的連接以外，還需要考慮以下幾方面的問題：

1、CPU總線的帶載能力

2、CPU時(shí)序與存儲(chǔ)器存取速度之間的配合

3、存儲(chǔ)器組織、地址分配一、連接時(shí)應(yīng)注意的問題在微型機(jī)中，CPU對(duì)存儲(chǔ)器（一）CPU總線的帶載能力

在CPU的設(shè)計(jì)中，一般輸出線的直流負(fù)載能力為帶一個(gè)TTL負(fù)載，而在連接中，CPU的每一根地址線或數(shù)據(jù)線，都有可能連接多片存儲(chǔ)器芯片。所以，在存儲(chǔ)器芯片與CPU的連接過程中，要考慮CPU外接有多少個(gè)存儲(chǔ)器芯片以及CPU與存儲(chǔ)器芯片的物理距離等因素。現(xiàn)在的存儲(chǔ)器芯片都為MOS電路，直流負(fù)載都很小，主要的負(fù)載是電容負(fù)載，因此在小型系統(tǒng)中，CPU可以與存儲(chǔ)器芯片直接相連，在較大的系統(tǒng)中，就要考慮CPU是否需要加緩沖器，由緩沖器的輸出再帶負(fù)載。（一）CPU總線的帶載能力在CPU的設(shè)計(jì)中，一般（二）CPU時(shí)序與存儲(chǔ)器存取速度之間的配合CPU在執(zhí)行取指令或?qū)Υ鎯?chǔ)器進(jìn)行讀寫操作時(shí)，是有固定時(shí)序的，因此需要考慮CPU與存儲(chǔ)器芯片的速度匹配問題。當(dāng)CPU對(duì)存儲(chǔ)器進(jìn)行讀操作時(shí)，CPU發(fā)出地址和讀命令信號(hào)后，存儲(chǔ)器必須在限定時(shí)間內(nèi)給出有效數(shù)據(jù)。當(dāng)CPU對(duì)存儲(chǔ)器進(jìn)行寫操作時(shí)，存儲(chǔ)器必須在寫脈沖規(guī)定的時(shí)間內(nèi)將數(shù)據(jù)寫入指定存儲(chǔ)單元，否則就無(wú)法保證迅速準(zhǔn)確地傳送數(shù)據(jù)。（二）CPU時(shí)序與存儲(chǔ)器存取速度之間的配合CPU存儲(chǔ)器芯片的速度指標(biāo)

以Intel8086CPU的存儲(chǔ)器讀操作為例，能夠正確完成存儲(chǔ)器讀操作，對(duì)存儲(chǔ)器芯片而言，必須要滿足兩個(gè)時(shí)間參數(shù)：

1、有足夠的地址譯碼時(shí)間，即存儲(chǔ)器芯片接受到地址信息以后，有足夠的時(shí)間選中響應(yīng)的存儲(chǔ)單元；

2、存儲(chǔ)器芯片有足夠的時(shí)間能將存儲(chǔ)單元中的數(shù)據(jù)送到外部數(shù)據(jù)線，也就是存儲(chǔ)器芯片從讀控制信號(hào)有效到存儲(chǔ)器有效數(shù)據(jù)輸出之間的時(shí)間。這兩個(gè)參數(shù)是存儲(chǔ)器芯片的重要速度指標(biāo)。存儲(chǔ)器芯片的速度指標(biāo)以I等待周期Tw的插入

在CPU主頻確定的情況下，如果CPU的讀寫存儲(chǔ)器總線周期也固定，就需選擇合適的存儲(chǔ)器芯片，以便在存儲(chǔ)器訪問總線周期中一定能完成存儲(chǔ)器的讀寫。否則，CPU需要插入一個(gè)或多個(gè)等待周期Tw。等待周期Tw的插入在CPU主頻確定的情況下，如果等待周期Tw的插入

對(duì)照CPU的存儲(chǔ)器讀總線周期，CPU將在T3和T4之間讀取數(shù)據(jù)總線上的數(shù)據(jù)值，也就是說，要求此時(shí)存儲(chǔ)器已經(jīng)向數(shù)據(jù)總線提供了有效的數(shù)據(jù)值。CPU在T1輸出地址有效，在T2產(chǎn)生存儲(chǔ)器讀信號(hào)，從地址有效到CPU讀數(shù)據(jù)總線有兩個(gè)多時(shí)鐘周期的時(shí)間，從讀控制信號(hào)有效到CPU讀數(shù)據(jù)操作有一個(gè)多時(shí)鐘周期的時(shí)間，只有這兩個(gè)時(shí)間都比存儲(chǔ)器芯片的地址譯碼時(shí)間參數(shù)和數(shù)據(jù)讀出時(shí)間參數(shù)寬裕時(shí)，CPU才能正確訪問。只要兩個(gè)參數(shù)中有一個(gè)不滿足，就需要在T3以后插入等待周期Tw。等待周期Tw的插入對(duì)照CPU的存儲(chǔ)器讀總線周期，（三）存儲(chǔ)器組織、地址分配

在微機(jī)系統(tǒng)中，字長(zhǎng)有8位、16位、32位甚至更高位，可是存儲(chǔ)器的存儲(chǔ)是以字節(jié)為單位進(jìn)行的，如果想存儲(chǔ)1個(gè)16位或32位數(shù)據(jù)，就要存放在連續(xù)的幾個(gè)內(nèi)存單元中，低字節(jié)放在低地址，高字節(jié)放在高地址，這種存儲(chǔ)器稱為“字節(jié)編址結(jié)構(gòu)”。系統(tǒng)內(nèi)存通常分為ROM和RAM兩部分：ROM用于存放系統(tǒng)監(jiān)控程序等固化程序和一些常數(shù)；RAM又分為系統(tǒng)區(qū)和用戶區(qū)兩部分。

系統(tǒng)區(qū)是監(jiān)控系統(tǒng)程序或操作系統(tǒng)存放數(shù)據(jù)的區(qū)域；

用戶區(qū)又分為程序區(qū)和數(shù)據(jù)區(qū)兩部分，分別用于存放用戶程序和數(shù)據(jù)。所以，內(nèi)存分配是一個(gè)重要的問題。（三）存儲(chǔ)器組織、地址分配在微機(jī)系統(tǒng)中，字長(zhǎng)有8IBMPC/XT機(jī)的內(nèi)存地址分配

單片的存儲(chǔ)器芯片容量是有限的，因此計(jì)算機(jī)的內(nèi)存儲(chǔ)器系統(tǒng)需要有多個(gè)芯片來組成。針對(duì)存儲(chǔ)器地址的分配，要知道哪些地址區(qū)域是ROM。以Intel8086CPU為例，根據(jù)Intel8086特性，Intel8086CPU復(fù)位以后執(zhí)行的第一條指令在高地址區(qū)域，因此ROM區(qū)域在高地址區(qū)域；而低地址區(qū)域是CPU存放中斷向量表等信息的系統(tǒng)區(qū)，必須連接RAM芯片，因此低地址區(qū)域作為RAM系統(tǒng)區(qū)。IBMPC/XT機(jī)的內(nèi)存地址分配單片的存儲(chǔ)器二、典型CPU與存儲(chǔ)器的連接（一）8位CPU與存儲(chǔ)器的連接（二）單片機(jī)8098與EPROM2764的連接（三）IBMPC/XT與RAM6116A的連接二、典型CPU與存儲(chǔ)器的連接（一）8位CPU與存儲(chǔ)器的連接（一）8位CPU與存儲(chǔ)器的連接8位CPU如Z80的地址線為16根，數(shù)據(jù)線為8根，還有多條控制線。

1、Z80CPU與RAM6116A的連接

2、Z80CPU與EPROM2764A的連接（一）8位CPU與存儲(chǔ)器的連接8位CPU如Z801、Z80CPU與RAM6116A的連接

當(dāng)某計(jì)算機(jī)系統(tǒng)要求6116A的地址范圍為8000H~87FFH，則：

A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0

1000000000000000

所以，6116A的CS連接到譯碼器的Y4引腳。

6116A的地址線有11條，數(shù)據(jù)線8條，因此Z80地址總線的A0~A10連接到6116A的A0~A10上。Z80數(shù)據(jù)總線D0~D7連到6116A的數(shù)據(jù)總線D0~D7上。1、Z80CPU與RAM6116A的連接當(dāng)某Z80CPU與6116A的連接圖Z80CPU與6116A的連接圖Z80CPU與SRAM6116A之間的時(shí)序關(guān)系

對(duì)6116A來說，讀取時(shí)間最多要tAA=120ns。Z80CPU從地址有效到采樣數(shù)據(jù)的時(shí)間間隔為tRD=475ns。為了使CPU時(shí)序與存儲(chǔ)器存取速度之間相配合，要求tRD>tAA。圖中因?yàn)閠RD>tAA，所以滿足時(shí)序關(guān)系。Z80CPU與SRAM6116A之間的時(shí)序關(guān)系2、Z80CPU與EPROM2764A的連接

當(dāng)某計(jì)算機(jī)系統(tǒng)要求EPROM2764A的地址范圍為4000H~5FFFH，則

A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0

0100000000000000

所以，2764A的CE連接到譯碼器的Y2引腳。

2764A的地址線有13條，數(shù)據(jù)線有8條，因此Z80地址總線的A0~A12連接到6116A的A0~A12上。Z80數(shù)據(jù)總線D0~D7連到2764A的數(shù)據(jù)總線D0~D7上。

Z80CPU與2764A的連接如上圖所示。2、Z80CPU與EPROM2764A的連接當(dāng)Z80CPU與2764A之間的時(shí)序關(guān)系

對(duì)2764A來說，讀取時(shí)間tAA=450ns，如果時(shí)鐘選用2MHz時(shí)，Z80CPU的tRD=605ns>450ns，可滿足時(shí)序關(guān)系。當(dāng)改為Z80ACPU時(shí)，時(shí)鐘為4MHz，則tRD=475ns>450ns，仍可滿足時(shí)序關(guān)系。當(dāng)CPU的tRD

<450ns時(shí)，就不滿足時(shí)序關(guān)系，這時(shí)CPU讀取的指令碼是錯(cuò)誤的。為了解決時(shí)序關(guān)系不滿足的情況，我們要選用快速的EPROM芯片，或者在Z80取指周期中插入一個(gè)等待周期TW。Z80CPU與2764A之間的時(shí)序關(guān)系對(duì)2764（二）單片機(jī)8098與2764的連接

由于8098單片機(jī)的引腳AD0~AD7是分時(shí)復(fù)用的，應(yīng)先利用地址鎖存允許信號(hào)ALE將先出現(xiàn)的信號(hào)作為地址鎖存起來，然后當(dāng)ALE為低電平時(shí)，AD0~AD7作為數(shù)據(jù)線從EPROM取出所選中單元的內(nèi)容讀入CPU。2764的tAA=200ns，可以滿足單片機(jī)時(shí)序要求。（二）單片機(jī)8098與2764的連接由于8098（三）IBMPC/XT與RAM6116A的連接IBMPC/XT機(jī)的系統(tǒng)板上已有足夠的內(nèi)存，如想再擴(kuò)展內(nèi)存，可利用I/O擴(kuò)展槽。擴(kuò)展槽上有62條引線，稱為PC線。A面（元件面）31條，B面31條，包括20條地址線，8條數(shù)據(jù)線及數(shù)條控制線。（三）IBMPC/XT與RAM6116A的連接擴(kuò)展的6116A與PC總線的連接圖6116A的CS接在74LS30的輸出端，WE接在總線引腳MEMW，而OE接在MEMR。6116A的數(shù)據(jù)線經(jīng)74LS245雙向緩沖器與擴(kuò)展槽的數(shù)據(jù)線D7~D0相連。6116A的地址范圍為A0000H~A07FFH，因A11地址線未用，還有一個(gè)地址重疊區(qū)A0800H~A0FFFH。此圖也適于DMAC對(duì)6116A進(jìn)行讀寫操作。擴(kuò)展的6116A與PC總線的連接圖6116A的習(xí)題7-14

某微機(jī)系統(tǒng)中ROM為6K，最后一個(gè)單元的地址為9BFFH，RAM為3K。已知其地址為連續(xù)的，且ROM在前，RAM在后，求該存儲(chǔ)器的首地址和末地址。[解]1K=1024B=400H3K=3*400H=0C00H6K=6*400H=1800H所以：首地址=9BFFH-1800H=8400H末地址=9BFFH+0C00H=0A7FFH習(xí)題7-14某微機(jī)系統(tǒng)中ROM為6K，最后一個(gè)單微機(jī)原理與接口技術(shù)教學(xué)課件孫淑艷2005-5-31微機(jī)原理與接口技術(shù)教學(xué)課件第三節(jié)只讀存儲(chǔ)器ROM

只讀存儲(chǔ)器的信息在使用時(shí)是不能被改變的，即只能讀出，不能寫入，所以一般只能存放固定程序，如監(jiān)控程序，BIOS程序等。ROM的特點(diǎn)是非易失性，即掉電后再上電時(shí)存儲(chǔ)信息不會(huì)改變。只讀存儲(chǔ)器按寫入信息的方式不同可分為：

1、不可編程掩膜式MOS只讀存儲(chǔ)器

2、可編程只讀存儲(chǔ)器

3、可擦除、可再編程的只讀存儲(chǔ)器第三節(jié)只讀存儲(chǔ)器ROM只讀存儲(chǔ)器的信息在使用時(shí)ROM存儲(chǔ)元件的存儲(chǔ)電路

它可看成是一個(gè)單向?qū)ǖ拈_關(guān)電路。當(dāng)字線上加有選中信號(hào)時(shí)，如果電子開關(guān)S是斷開的，位線D上將輸出信息1；如果S是接通的，則位線D經(jīng)T1接地，將輸出信息0。ROM存儲(chǔ)元件的存儲(chǔ)電路它可看成是一個(gè)單一、掩膜ROM

圖中，左邊的管子T1電路未金屬化，對(duì)應(yīng)M1位存“1”；右邊的管子T2的電極接入電路，對(duì)應(yīng)M2位存“0”。二、可編程只讀存儲(chǔ)器PROM

一、掩膜ROM圖中，左邊的管子T1二、可編程只讀存儲(chǔ)三、光可擦除可編程只讀存儲(chǔ)器EPROM

EPROM的缺點(diǎn)1、EPROM在使用時(shí)必須從電路板上拔下，而且要在專用的紫外線擦除器中擦除，操作起來很麻煩。一塊芯片多次插拔后，會(huì)損壞外引腳。

2、EPROM可被擦除后重新寫入的次數(shù)是有限的。三、光可擦除可編程只讀存儲(chǔ)器EPROMEPROM的缺點(diǎn)使用EPROM的注意事項(xiàng)

1、編程前檢查各單元內(nèi)容是否均為0FFH

（表示已擦除），否則應(yīng)先用紫外線擦除。2、如用非全自動(dòng)編程器編程，應(yīng)按手冊(cè)中給的數(shù)據(jù)加上編程電壓VPP；當(dāng)無(wú)法弄清VPP的值時(shí)，應(yīng)從12.5V開始逐步升高電壓值，最高為25V，以免燒壞芯片。使用EPROM的注意事項(xiàng)1、編程前檢查各單元內(nèi)容是否均為0典型EPROM芯片實(shí)例---Intel2716（2K*8位）

（一）Intel2716的引腳與內(nèi)部結(jié)構(gòu)（二）2716的工作方式

典型EPROM芯片實(shí)例---Intel2716（2K*8位（一）Intel2716的引腳與內(nèi)部結(jié)構(gòu)Intel2716EPROM芯片的容量為2K*8位，采用CMOS工藝和DIP封裝，其引腳、邏輯符號(hào)如圖：（一）Intel2716的引腳與內(nèi)部結(jié)構(gòu)InteIntel2716的引腳介紹

Intel2716有24條引腳。A10~A0：11條地址線，輸入，可尋址2716芯片內(nèi)部的2K

存儲(chǔ)單元。7條用于行譯碼，以選擇128行中的一行；4條用于列譯碼，以選擇16組中的一組。被選中的一組，8位同時(shí)讀出。Q7~Q0：8位數(shù)據(jù)線，通過緩沖器輸入/輸出。對(duì)2716進(jìn)行

編程寫入時(shí)是輸入線，用來輸入要寫入的信息；當(dāng)

2716處于正常讀出時(shí)是輸出線，用來輸出2716

中的信息。CS：片選信號(hào)，低電平有效。PD/PGM：輸入信號(hào)線，是待機(jī)/編程的控制信號(hào)。VPP：編程電源。在編程寫入時(shí)，VPP=+25V，正常讀出時(shí)，

VPP=+5V。VCC：工作電源，為+5V。Intel2716的引腳介紹Intel27Intel2716內(nèi)部結(jié)構(gòu)圖

Intel2716內(nèi)部結(jié)構(gòu)圖（二）2716的工作方式

2716的工作方式有6種，如表所示：讀出方式：可以將選中的存儲(chǔ)單元的內(nèi)容讀出。未選中：2716未選中，數(shù)據(jù)總線處于高阻態(tài)，即該芯片的輸出被禁止送上數(shù)據(jù)總線。待機(jī)方式：與未選中方式類似，但功耗由525mW下降到132mW，所以又稱功率下降方式。這時(shí)數(shù)據(jù)總線呈高阻抗。編程輸入方式：向2716寫入程序。此時(shí)把要寫入數(shù)據(jù)的單元地址送上地址總線，數(shù)據(jù)送上數(shù)據(jù)總線，然后在PD/PGM端加上52ms寬的正脈沖，就可以將數(shù)據(jù)線上的信息寫入指定的地址。如果對(duì)2K地址全部編程，需要100s以上的時(shí)間校驗(yàn)編程內(nèi)容方式：此方式與讀出方式基本相同，要求VPP=+25V。在完成編程后，將2716中的信息讀出，與寫入的內(nèi)容進(jìn)行比較，以確定編程內(nèi)容是否已經(jīng)正確地寫入。禁止編程方式：此方式禁止把數(shù)據(jù)總線上的信息寫入2716。（二）2716的工作方式2716的工作方式有6種，如表所示常用的EPROM芯片

常用的EPROM芯片還有：

2732（4K*8位）

2764（8K*8位）

27128（16K*8位）等，它們的內(nèi)部結(jié)構(gòu)與外部引腳分配基本相同，主要是存儲(chǔ)容量不同。常用的EPROM芯片常用的EPROM芯片還有：四、電可擦除的可編程只讀存儲(chǔ)E2PROM典型的E2PROM芯片

Intel2864A容量為8K*8位，采用28條引腳DIP封裝，其引腳與2764兼容，其引腳與內(nèi)部邏輯框圖如書P256-圖7-14所示。

Intel2864A有13根地址線，A0~A7用于行譯碼，以選擇256行中的一行；A8~A12用于列譯碼，以選擇32列中的一列。有8根輸入/輸出數(shù)據(jù)線。它的特點(diǎn)是片內(nèi)具有防寫保護(hù)單元，適于現(xiàn)場(chǎng)修改參數(shù)。四、電可擦除的可編程只讀存儲(chǔ)E2PROM典型的E2PROM芯Intel2864A的工作方式

Intel2864A的工作方式有4種，如表所示：讀方式：允許CPU讀取2864A的數(shù)據(jù)。當(dāng)CPU發(fā)出地址信號(hào)以及相關(guān)的控制信號(hào)后，經(jīng)過一定延時(shí)（即讀取時(shí)間250ns左右）2864A即可提供有效數(shù)據(jù)。寫方式：2864A有以字節(jié)為單位進(jìn)行擦寫的功能，擦除和寫入是同一種操作，都是寫操作，不同之處在于擦除是固定寫“1”。在擦除時(shí)，數(shù)據(jù)輸入是TTL高電平。2864A在以字節(jié)為單位進(jìn)行擦除和寫入時(shí)，CE=0，OE=1，WE=0（寫脈沖寬度最小為2ms，最大不超過70ms）。片擦除方式：2864A提供了全片電擦除的方式，用片擦除時(shí)，所有8K字節(jié)均置成“1”。在進(jìn)行片擦除時(shí)，不考慮地址線的狀態(tài)，數(shù)據(jù)端置高電平，WE=CE=OE=0。需要注意的是：片擦除方式時(shí)，WE保持低電平的脈沖寬度為5~15ms，典型值為10ms。維持方式：2864A有功率下降的維持方式。在進(jìn)行擦除/寫入和讀操作時(shí)，最大的電流消耗為100mA；當(dāng)器件不操作時(shí)，只需將一個(gè)TTL高電平加到器件允許端CE，器件即進(jìn)入維持狀態(tài)，此時(shí)最大電流消耗為40mA，可減少60%的電源消耗。2864A進(jìn)入維持方式后，輸出端懸浮。Intel2864A的工作方式Intel2864A的工

半導(dǎo)體存儲(chǔ)器（RAM和EPROM）二進(jìn)制碼信息的讀出和寫入是并行進(jìn)行的。

注意半導(dǎo)體存儲(chǔ)器（RAM和EPROM）注意第四節(jié)CPU與存儲(chǔ)器的連接一、連接時(shí)應(yīng)注意的問題二、典型CPU與存儲(chǔ)器的連接第四節(jié)CPU與存儲(chǔ)器的連接一、連接時(shí)應(yīng)注意的問題一、連接時(shí)應(yīng)注意的問題

在微型機(jī)中，CPU對(duì)存儲(chǔ)器進(jìn)行讀寫操作，首先要由地址總線給出地址信號(hào)，然后發(fā)出讀寫控制信號(hào)，最后才能在數(shù)據(jù)總線上進(jìn)行數(shù)據(jù)的讀寫。這樣就涉及到CPU與存儲(chǔ)器的連接問題。在存儲(chǔ)器芯片與CPU的連接中，為了保證存儲(chǔ)器系統(tǒng)可以正確工作，除了正確實(shí)現(xiàn)數(shù)據(jù)總線、地址總線、控制總線的連接以外，還需要考慮以下幾方面的問題：

1、CPU總線的帶載能力

2、CPU時(shí)序與存儲(chǔ)器存取速度之間的配合

3、存儲(chǔ)器組織、地址分配一、連接時(shí)應(yīng)注意的問題在微型機(jī)中，CPU對(duì)存儲(chǔ)器（一）CPU總線的帶載能力

在CPU的設(shè)計(jì)中，一般輸出線的直流負(fù)載能力為帶一個(gè)TTL負(fù)載，而在連接中，CPU的每一根地址線或數(shù)據(jù)線，都有可能連接多片存儲(chǔ)器芯片。所以，在存儲(chǔ)器芯片與CPU的連接過程中，要考慮CPU外接有多少個(gè)存儲(chǔ)器芯片以及CPU與存儲(chǔ)器芯片的物理距離等因素?，F(xiàn)在的存儲(chǔ)器芯片都為MOS電路，直流負(fù)載都很小，主要的負(fù)載是電容負(fù)載，因此在小型系統(tǒng)中，CPU可以與存儲(chǔ)器芯片直接相連，在較大的系統(tǒng)中，就要考慮CPU是否需要加緩沖器，由緩沖器的輸出再帶負(fù)載。（一）CPU總線的帶載能力在CPU的設(shè)計(jì)中，一般（二）CPU時(shí)序與存儲(chǔ)器存取速度之間的配合CPU在執(zhí)行取指令或?qū)Υ鎯?chǔ)器進(jìn)行讀寫操作時(shí)，是有固定時(shí)序的，因此需要考慮CPU與存儲(chǔ)器芯片的速度匹配問題。當(dāng)CPU對(duì)存儲(chǔ)器進(jìn)行讀操作時(shí)，CPU發(fā)出地址和讀命令信號(hào)后，存儲(chǔ)器必須在限定時(shí)間內(nèi)給出有效數(shù)據(jù)。當(dāng)CPU對(duì)存儲(chǔ)器進(jìn)行寫操作時(shí)，存儲(chǔ)器必須在寫脈沖規(guī)定的時(shí)間內(nèi)將數(shù)據(jù)寫入指定存儲(chǔ)單元，否則就無(wú)法保證迅速準(zhǔn)確地傳送數(shù)據(jù)。（二）CPU時(shí)序與存儲(chǔ)器存取速度之間的配合CPU存儲(chǔ)器芯片的速度指標(biāo)

以Intel8086CPU的存儲(chǔ)器讀操作為例，能夠正確完成存儲(chǔ)器讀操作，對(duì)存儲(chǔ)器芯片而言，必須要滿足兩個(gè)時(shí)間參數(shù)：

1、有足夠的地址譯碼時(shí)間，即存儲(chǔ)器芯片接受到地址信息以后，有足夠的時(shí)間選中響應(yīng)的存儲(chǔ)單元；

2、存儲(chǔ)器芯片有足夠的時(shí)間能將存儲(chǔ)單元中的數(shù)據(jù)送到外部數(shù)據(jù)線，也就是存儲(chǔ)器芯片從讀控制信號(hào)有效到存儲(chǔ)器有效數(shù)據(jù)輸出之間的時(shí)間。這兩個(gè)參數(shù)是存儲(chǔ)器芯片的重要速度指標(biāo)。存儲(chǔ)器芯片的速度指標(biāo)以I等待周期Tw的插入

在CPU主頻確定的情況下，如果CPU的讀寫存儲(chǔ)器總線周期也固定，就需選擇合適的存儲(chǔ)器芯片，以便在存儲(chǔ)器訪問總線周期中一定能完成存儲(chǔ)器的讀寫。否則，CPU需要插入一個(gè)或多個(gè)等待周期Tw。等待周期Tw的插入在CPU主頻確定的情況下，如果等待周期Tw的插入

對(duì)照CPU的存儲(chǔ)器讀總線周期，CPU將在T3和T4之間讀取數(shù)據(jù)總線上的數(shù)據(jù)值，也就是說，要求此時(shí)存儲(chǔ)器已經(jīng)向數(shù)據(jù)總線提供了有效的數(shù)據(jù)值。CPU在T1輸出地址有效，在T2產(chǎn)生存儲(chǔ)器讀信號(hào)，從地址有效到CPU讀數(shù)據(jù)總線有兩個(gè)多時(shí)鐘周期的時(shí)間，從讀控制信號(hào)有效到CPU讀數(shù)據(jù)操作有一個(gè)多時(shí)鐘周期的時(shí)間，只有這兩個(gè)時(shí)間都比存儲(chǔ)器芯片的地址譯碼時(shí)間參數(shù)和數(shù)據(jù)讀出時(shí)間參數(shù)寬裕時(shí)，CPU才能正確訪問。只要兩個(gè)參數(shù)中有一個(gè)不滿足，就需要在T3以后插入等待周期Tw。等待周期Tw的插入對(duì)照CPU的存儲(chǔ)器讀總線周期，（三）存儲(chǔ)器組織、地址分配

在微機(jī)系統(tǒng)中，字長(zhǎng)有8位、16位、32位甚至更高位，可是存儲(chǔ)器的存儲(chǔ)是以字節(jié)為單位進(jìn)行的，如果想存儲(chǔ)1個(gè)16位或32位數(shù)據(jù)，就要存放在連續(xù)的幾個(gè)內(nèi)存單元中，低字節(jié)放在低地址，高字節(jié)放在高地址，這種存儲(chǔ)器稱為“字節(jié)編址結(jié)構(gòu)”。系統(tǒng)內(nèi)存通常分為ROM和RAM兩部分：ROM用于存放系統(tǒng)監(jiān)控程序等固化程序和一些常數(shù)；RAM又分為系統(tǒng)區(qū)和用戶區(qū)兩部分。

系統(tǒng)區(qū)是監(jiān)控系統(tǒng)程序或操作系統(tǒng)存放數(shù)據(jù)的區(qū)域；

用戶區(qū)又分為程序區(qū)和數(shù)據(jù)區(qū)兩部分，分別用于存放用戶程序和數(shù)據(jù)。所以，內(nèi)存分配是一個(gè)重要的問題。（三）存儲(chǔ)器組織、地址分配在微機(jī)系統(tǒng)中，字長(zhǎng)有8IBMPC/XT機(jī)的內(nèi)存地址分配

單片的存儲(chǔ)器芯片容量是有限的，因此計(jì)算機(jī)的內(nèi)存儲(chǔ)器系統(tǒng)需要有多個(gè)芯片來組成。針對(duì)存儲(chǔ)器地址的分配，要知道哪些地址區(qū)域是ROM。以Intel8086CPU為例，根據(jù)Intel8086特性，Intel8086CPU復(fù)位以后執(zhí)行的第一條指令在高地址區(qū)域，因此ROM區(qū)域在高地址區(qū)域；而低地址區(qū)域是CPU存放中斷向量表等信息的系統(tǒng)區(qū)，必須連接RAM芯片，因此低地址區(qū)域作為RAM系統(tǒng)區(qū)。IBMPC/XT機(jī)的內(nèi)存地址分配單片的存儲(chǔ)器二、典型CPU與存儲(chǔ)器的連接（一）8位CPU與存儲(chǔ)器的連接（二）單片機(jī)8098與EPROM2764的連接（三）IBMPC/XT與RAM6116A的連接二、典型CPU與存儲(chǔ)器的連接（一）8位CPU與存儲(chǔ)器的連接（一）8位CPU與存儲(chǔ)器的連接8位CPU如Z80的地址線為16根，數(shù)據(jù)線為8根，還有多條控制線。

1、Z80CPU與RAM6116A的連接

2、Z80CPU與EPROM2764A的連接（一）8位CPU與存儲(chǔ)器的連接8位CPU如Z801、Z80CPU與RAM6116A的連接

當(dāng)某計(jì)算機(jī)系統(tǒng)要求6116A的地址范圍為8000H~87FFH，則：

A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0

1000000000000000

所以，6116A的CS連接到譯碼器的Y4引腳。

6116A的地址線有11條，數(shù)據(jù)線8條，因此Z80地址總線的A0~A10連接到6116A的A0~A10上。Z80數(shù)據(jù)總線D0~D7連到6116A的數(shù)據(jù)總線D0~D7上。1、Z80CPU與RAM6116A的連接當(dāng)某Z80CPU與6116A的連接圖Z80CPU與6116A的連接圖Z80CPU與SRAM6116A之間的時(shí)序關(guān)系

對(duì)6116A來說，讀取時(shí)間最多要tAA=120ns。Z80CPU從地址有效到采樣數(shù)據(jù)的時(shí)間間隔為tRD=475ns。為了使CPU時(shí)序與存儲(chǔ)器存取速度之間相配合，要求tRD>tAA。圖中因?yàn)閠RD>tAA，所以滿足時(shí)序關(guān)系。Z80CPU與SRAM6116A之間的時(shí)序關(guān)系2、Z80CPU與EPROM2764A的連接

當(dāng)