FPGA信號發(fā)生器畢業(yè)設計開題報告

PAGE中北大學信息商務學院畢業(yè)設計開題報告學生姓名：武曉棟學號：06050342X38學院、系：電子工程系專業(yè)：測控技術與儀器設計題目：基于FPGA的信號發(fā)生器的設計指導教師李彬2010年3月30

畢業(yè)設計開題報告1．結合畢業(yè)設計課題情況，根據(jù)所查閱的文獻資料，撰寫2000字左右的文獻綜述：文獻綜述1.1研究的目的及意義隨著科學技術的日新月異的發(fā)展，各種各樣的電子產(chǎn)品也正在逐步向著高精尖技術發(fā)展。電子技術廣泛的應用于工業(yè)、農(nóng)業(yè)、交通運輸、航天航空、國防建設等國民經(jīng)濟的諸多領域中，數(shù)字電子技術已經(jīng)廣泛滲透到了人們生活的各個層面，信號發(fā)生器是一種常用的信號源，廣泛應用于電子電路、自動控制和科學試驗等領域。它是一種為電子測量和計量工作提供符合嚴格技術要求的電信號設備。因此，信號發(fā)生器和示波器、電壓表、頻率計等儀器一樣是最普通、最基本的，也是應用最廣泛的電子設備之一，幾乎所有的電參量的測量都需要用到信號發(fā)生器。傳統(tǒng)通信信號發(fā)生器信號的產(chǎn)生使用模擬方法，體積大、設備笨重、成本高、功耗大、可靠性差，且精度不高。為了避免傳統(tǒng)通信信號發(fā)生器的信號發(fā)生技術帶來的諸多不便同時隨著數(shù)字信號處理和集成電路技術的發(fā)展，DDS(直接數(shù)字頻率合成DirectDigitalSynthesizer)技術被廣泛的應用到信號發(fā)生器的發(fā)生和制作當中。但是，為了迎合大部分普通用戶以及適應市場需求，絕大多數(shù)的DDS集成芯片只能產(chǎn)生傳統(tǒng)正弦波、矩形波、三角波等常用周期波形的信號發(fā)生器，并且利用DDS集成芯片來產(chǎn)生的信號具有系統(tǒng)不易擴展、輸出信號的帶寬不易提高、成本高及可靠性低等缺點。FPGA(FieldProgrammableGateArray，現(xiàn)場可編程門陣列)器件具有高速、高可靠性和現(xiàn)場可編程等優(yōu)點，已應用于數(shù)字電路設計、微處理器系統(tǒng)、DSP、通信及ASIC設計等不同的科技領域，因此利用FPGA設計信號發(fā)生器具有相當高的優(yōu)越性和非常廣闊的應用前景?；谝陨戏治?，本設計擬在DDS技術工作原理的基礎上，利用FPGA的靈活性（現(xiàn)場可編程）來實現(xiàn)信號發(fā)生器的產(chǎn)生。這種設計方法不僅可以輸出用戶需要的任意波形，同時可以通過更改信號發(fā)生器與計算機的通信接口來拓展端口地址空間，增加數(shù)據(jù)位數(shù)，提高頻率分辨率的精度，增加信號源輸出波形種類等各方面性能指標，而且該系統(tǒng)工作穩(wěn)定、可靠性高、成本低，并具有較好的參考與實用價值。1.2國內(nèi)外發(fā)展現(xiàn)狀信號發(fā)生器是一種最悠久的測量儀器，早在20年代電子設備剛出現(xiàn)時它就產(chǎn)生了。隨著通訊和雷達技術的發(fā)展40年代出現(xiàn)了主要用于測試各種接收機的標準信號發(fā)生器，使信號發(fā)生器從定性分析的測試儀器發(fā)展成定量分析的測量儀器。同時還出現(xiàn)了可用來測量脈沖電路或用作脈沖調(diào)制器的脈沖信號發(fā)生器。由于早期的信號發(fā)生器機械結構比較復雜，功率比較大，電路比較簡單，因此發(fā)展速度比較慢。直到1964年才出現(xiàn)第一臺全晶體管的信號發(fā)生。自60年代以來信號發(fā)生器有了迅速的發(fā)展，出現(xiàn)了函數(shù)發(fā)生器，這個時期的波形發(fā)生器多采用模擬電子技術，由分立元件或模擬集成電路構成，其電路結構復雜，且僅能產(chǎn)生正弦波、矩形波、鋸齒波和三角波等幾種簡單波形，由于模擬電路的漂移較大，使其輸出的波形的幅度穩(wěn)定性差，而且模擬器件構成的電路存在著尺寸大、價格貴、功耗大等缺點，并且要產(chǎn)生較為復雜的信號波形則電路結構非常復雜。自從70年代微處理器的出現(xiàn)以后，利用微處理器、模數(shù)轉(zhuǎn)換器和數(shù)模轉(zhuǎn)換器、硬件和軟件使信號發(fā)生器的功能擴大，產(chǎn)生比較復雜的波形。這時期的信號發(fā)生器多以軟件為主，實質(zhì)是采用微處理器對DAC的程序控制，就可以得到各種簡單的波形。軟件控制波形的一個最大缺點就是輸出波形的頻率低，這主要是由CPU的工作速度決定的，如果想提高頻率可以改進軟件程序減少其執(zhí)行周期時間或提高CPU的時鐘周期，但這些辦法是有限度的，根本的辦法還是要改進硬件電路。隨著現(xiàn)代電子、計算機和信號處理等技術的發(fā)展，極大促進了數(shù)字化技術在電子測量儀器中的應用，使原有的模擬信號處理逐步被數(shù)字信號處理所代替，從而擴充了儀器信號的處理能力，提高了信號測量的準確度、精度和變換速度，克服了模擬信號處理的諸多缺點，數(shù)字信號發(fā)生器隨之發(fā)展起來。目前信號發(fā)生器的基礎就是直接數(shù)字合成技術，用高速存儲器做查詢表，通過數(shù)字形式存入的波形，由高速數(shù)/模轉(zhuǎn)換器產(chǎn)生所需要的波形。信號發(fā)生器的應用非常廣泛，種類繁多。首先，信號發(fā)生器可以分通用和專用兩大類，專用信號發(fā)生器主要為了某種特殊的測量目的而研制的，電視信號發(fā)生器、脈沖編碼信號發(fā)生器等。這種發(fā)生器的特性是受測量對象的要求所制約的。其次，信號發(fā)生器按輸出波形又可分為正弦波信號發(fā)生器、脈沖波信號發(fā)生器、函數(shù)發(fā)生器和任意波發(fā)生器等。再次，按其產(chǎn)生頻率的方法又可分為諧振法和合成法兩種。一般傳統(tǒng)的信號發(fā)生器都采用諧振法，即用具有頻率選擇性的回路來產(chǎn)生正弦振蕩，獲得所需頻率。但也可以通過頻率合成技術來獲得所需頻率。利用頻率合成技術制成的信號發(fā)生器，通常被稱為合成信號發(fā)生器?，F(xiàn)代電子測量對于信號源頻率準確度和穩(wěn)定度的要求越來越高，要求較寬的頻率范圍內(nèi)可以獲得輸出頻率的高穩(wěn)定度和準確度。對于作為精密量的信號發(fā)生器，其頻率準確度一般達到10-6~10-7。因此傳統(tǒng)的信號發(fā)生己經(jīng)越來越不能滿足現(xiàn)代電子測量的需要。而合成信號發(fā)生器則具有很高頻率穩(wěn)定度，其頻率準確度一般.可達到10-9或更高的水平。它可以輸出多波形，有寬而準確的輸出電平調(diào)節(jié)，有較寬的頻率輸出范圍，較小的頻率隔，因此其應用前景非常廣泛。目前FPGA為代表的數(shù)字系統(tǒng)現(xiàn)場合成技術正朝著以下幾個方向發(fā)展：1、向高密度、高速度、寬頻帶方向發(fā)展；2、向低成本、低價格的方向發(fā)展；3、向低電壓、低功耗和綠色化方向發(fā)展；4、結構化ASIC；5、可編程片上系統(tǒng)SOPC；6、動態(tài)可重配置DRFPGA；7、單片群集器COD。1.3本設計的內(nèi)容和設計目標本設計，在保證硬件電路功能的前提下，使電路模塊化以方便設計和管理。整個系統(tǒng)組成以FPGA芯片為核心，配以必要的外圍電路組成。外圍電路主要分為控制電路和數(shù)據(jù)處理電路兩部分，完成顯示信息以及控制波形數(shù)據(jù)的模塊輸出等功能。因此，針對以上問題，本設計的工作擬包括以下幾個部分：1、選用FPGA集成芯片作為設計的主控芯片，實現(xiàn)信號源的產(chǎn)生；2、要求信號源輸出波形包括正弦波、矩形波、三角波和直流量四種選擇；3、對于周期輸出信號設定4個，輸出幅值4個可調(diào)。參考文獻[1]朱小斌．電子測量儀器．北京：電子工業(yè)出版社，1996[2]MichaelLauterbachArtpin．任意波形發(fā)生器在通訊測試中的應用．電子產(chǎn)品世界，1997[3]史海明．個人儀器多功能任意波形發(fā)生器的研制．儀表技術，1988[4]林青．DDS在數(shù)字調(diào)制中的應用．無線電工程，2001[5]張開增，張迎新，王尚忠．高分辨率高穩(wěn)度寬帶函數(shù)發(fā)生器的研制．華北工學院學報[6]華清遠見嵌入式培訓中心．FPGA應用開發(fā)入門與典型實例．北京：人民郵電出版社，2008[7]薛剛．基于DDS技術的任意信號發(fā)生器．自動化與儀器儀表，1995[8]陳冠百．鎖相與頻率合成．北京：電子工業(yè)出版社，1995[9]趙新民．智能化儀器設計基礎．哈爾濱：哈爾濱工業(yè)大學出版社，1999[10]歐陽星明．數(shù)字邏輯．北京：華中科技大學出版社，2005[11]M．S．高西，K．R．萊克．現(xiàn)代濾波器設計．北京：科學出版社，1989[12]李寧．數(shù)字合成信號源及高速數(shù)據(jù)采集測試平臺的研究．電子科技大學碩士論文，2004[13]賽爾吉爾．佛朗哥．基于運算放大器和模擬集成電路的電路設計．西安：西安交通大學出版社，2004[14]丁士析．模擬濾波器．哈爾濱：哈爾濱工程大學出版社，2004[15]楮振勇，齊亮，田紅心等．FPGA設計及應用．西安：西安電子科技大學出版，2006[16]康光華．電子技術基礎:模擬部分．北京：高等教育出版社，1999[17]吳繼華，王誠．AlteraFPGA/CPLD設計高級篇．北京：人民郵電出版社，2005[18]楮振勇，翁木云．FPGA設計及應用．西安：西安電子科技大學出版社，2002[19]王誠等．AlteraFPGA/CPLD設計基礎篇．北京：人民郵電出版社，2005[20]李廣軍．可編程ASIC設計與應用．成都：電子科技大學出版社，2000[21]鄭燕，郝建國，黨劍華．基于VHDL語言與QuartusII軟件的可編程邏輯器件應用與開發(fā)．北京：國防工業(yè)出版社，2007[22]周潤景，圖雅，張麗敏．基于QuartusII的FPGA/CPLD數(shù)字系統(tǒng)設計實例．北京:電子工業(yè)出版社，2007[23]Altera公司．QuartusIIhandbook[24]王一冰．數(shù)字合成信號源的設計．電子科技大學碩士學位論文，2003[25]馬建明，周長城．數(shù)據(jù)采集與處理技術．西安：西安交通大學出版社，1999[26]賈少華．基于USB的高速數(shù)據(jù)采集和信號發(fā)生模塊的研究與設計．電子科技大學碩士學位論文，2004[27]甘衛(wèi)東．數(shù)據(jù)/波形發(fā)生器的研究與設計．電子科技大學碩士學位論文，1996[28]朱紅．現(xiàn)代電子技術綜合實驗及測試技術．成都：電子科技大學出版社，1998[29]楊樂平．測試技術．北京：國防工業(yè)出版社，2002[30]柳愛利，周紹磊．自動測試技術．北京：電子工業(yè)出版社，2007

畢業(yè)設計開題報告２．本課題要研究或解決的問題和擬采用的研究手段（途徑）：要完成基于FPGA的信號源的設計最重要的就是選擇合適的設計方案和系統(tǒng)功能模塊。系統(tǒng)方案設計示意圖如（圖1）所示：波形選擇控制單元波形選擇控制單元波形信號發(fā)生單元信號轉(zhuǎn)換電路FPGA圖2.1系統(tǒng)方案設計示意圖2.1設計方案實現(xiàn)2.1.1設計方案思路根據(jù)本設計的內(nèi)容和目標，現(xiàn)在可以采用兩種設計方法實現(xiàn)信號發(fā)生器信號源的發(fā)生：1．利用現(xiàn)成的單片DDS集成芯片實現(xiàn)信號發(fā)生器信號源的發(fā)生；2．利用FPGA自己設計DDS電路實現(xiàn)信號發(fā)生器信號源的發(fā)生；2.1.2設計方案選擇基于以上分析，可以采用兩種設計方案實現(xiàn)信號發(fā)生器信號源的發(fā)生，即：DDS集成方案及FPGA集成方案。DDS集成方案：即選購符合要求的DDS集成芯片配以簡單的FPGA外圍電路來達到產(chǎn)生信號源的目的。雖然這種方案周期短實現(xiàn)簡單，但由于是購買現(xiàn)成的芯片以及DDS集成芯片本身的限制導致這種方案只能產(chǎn)生傳統(tǒng)波（正弦波、矩形波、三角波），而且系統(tǒng)不易擴展、輸出信號的帶寬不易提高、控制方式固定、成本高及可靠性低等缺點；FPGA集成方案：即以FPGA集成芯片為主，配以時鐘產(chǎn)生電路、相位累加器電路、數(shù)據(jù)輸入控制電路、濾波器控制電路、信號發(fā)生器啟動控制電路等外圍電路實現(xiàn)信號發(fā)生器的硬件設計；同時，在DDS技術工作原理的基礎上通過VHDL（Very-High-SpeedIntegratedCircuitHardwareDescriptionLanguage,超高速集成電路硬件描述語言）編程實現(xiàn)信號源產(chǎn)生的軟件設計。這種設計方法不僅可以輸出用戶需要的任意波形，同時可以通過更改信號發(fā)生器與計算機的通信接口來拓展端口地址空間，增加數(shù)據(jù)位數(shù)，提高頻率分辨率的精度，增加信號發(fā)生器輸出波形種類等各方面性能指標，而且該系統(tǒng)具有高速傳輸速率、高可靠性現(xiàn)場可編程、低成本和系統(tǒng)工作穩(wěn)定可靠等優(yōu)點；鑒于目前各工業(yè)現(xiàn)場較重視對低成本、高可靠性、系統(tǒng)工作穩(wěn)定性尤其是現(xiàn)場可編程等方面的技術要求，本設計擬采用FPGA集成方案來實現(xiàn)基于FPGA的信號發(fā)生器的設計。2.2設計方案分析2.2.1依據(jù)選定的設計方案，本設計考慮由以下四個模塊構成：波形、頻率、幅值選擇模塊。FPGA信號產(chǎn)生電路模塊。3）數(shù)模轉(zhuǎn)換電路模塊。2.2.2根據(jù)本設計的整體結構，結合設計的目標和要求，本設計的系統(tǒng)工作原理如圖（圖2.2）所示：波形選擇開關波形選擇開關頻率選擇開關幅值選擇開關數(shù)模轉(zhuǎn)換電路輸出初值時鐘分頻直流量方波正弦波三角波FPGA圖2.2信號發(fā)生器系統(tǒng)原理框圖系統(tǒng)工作原理圖如上圖所示。本設計在保證硬件電路功能的前提下，使電路模塊化以方便設計和管理。整個系統(tǒng)組成以FPGA芯片為核心，配以必要的外圍電路組成。FPGA主要進行初值、時鐘分頻等，外圍電路主要分為波形、頻率、幅值控制電路和數(shù)據(jù)處理電路兩部分，完成顯示信息以及控制波形數(shù)據(jù)的模塊輸出等功能。在波形輸出后，經(jīng)過一個DA轉(zhuǎn)換，將數(shù)字信號轉(zhuǎn)換為模擬信號，輸出信號。

畢業(yè)設計開題報告指導教師意見：武曉棟同學根據(jù)設計題目要求查閱了大量的文獻資料，能夠正確理解題目的意義和設計內(nèi)容，分析了本領域的技術現(xiàn)狀，提出了實現(xiàn)基于FPGA信號發(fā)生器的整體設計思路