《微機(jī)原理與接口技術(shù)》習(xí)題

PAGEPAGE22/22《微機(jī)原理與接口技術(shù)》習(xí)題《微機(jī)原理與接口技術(shù)》習(xí)題一、單項(xiàng)選擇題1、80486CPU長(zhǎng)度為(D)。A32位B16位C8位D、都可以2(C)。A、微處理器是用超大規(guī)模集成電路制成的具有運(yùn)算和控制功能的芯片 B、一臺(tái)計(jì)算機(jī)的CPU含有1個(gè)或多個(gè)處理器C、寄存器具有特殊用途的部分內(nèi)存單元組成，是內(nèi)的一部分 D、不同型號(hào)的CPU可能具有不同的機(jī)器指令3MBPC1MBB)字節(jié)。A210個(gè)字節(jié)B220個(gè)字節(jié)C個(gè)字節(jié)D、2404、運(yùn)算器在執(zhí)行兩個(gè)用補(bǔ)碼表示的整數(shù)加法時(shí)，判斷其是否溢出的規(guī)則為(D)。A、兩個(gè)整數(shù)相加，若最高B0，則一定發(fā)生溢出C、兩個(gè)整數(shù)相加，若結(jié)果的1，則一定發(fā)生溢出D、兩個(gè)同號(hào)的整數(shù)相加，若結(jié)果的符號(hào)位與加數(shù)的符號(hào)位相反，則一定發(fā)生溢出 5、運(yùn)算器的主要功能(C )。A、算術(shù)運(yùn)算B、邏輯運(yùn)算C、算術(shù)運(yùn)算與邏輯運(yùn)算D、函數(shù)運(yùn)算6、指令A(yù)DDCX，55H[BP]的源操作數(shù)的尋址方式是(D)。A、寄存器尋址B、直接尋址C、寄存器間接尋址D75(SP)=(AA、113AH B、114AH C、1144H D、1140H8若執(zhí)行SUB后則(C)A、CF=0，OF=0 B、CF=0，OF=1 C、CF=1，OF=0D、CF=1，OF=19、已知(BP)=0100H，(DS)=7000H，(SS)=8000H，指令MOVBX，[BP]執(zhí)行后，(BX)=(D)。A、0102H B、0201H C、245AH D、5A24H10、實(shí)模式下80486CPU對(duì)指令的尋址(A)決定。ABCSS，IP D、ES，IP1180486VALDBDUP(1，2，3DUP(3)，2DUP(1，0))VALD)。ABCD1，2，3，3，3，1，0，1，0，1、下列四條指令都可用來(lái)使累加器清\進(jìn)位\位的是(CAXORAL，ALB、ANDAL，0C、MOVAL，0D、SUBAL，AL13、若(AX)=96H，(BX)=65H，依次執(zhí)行ADDAX，BX指令和DAA指令后)。A0FBH B01H C、61H D、0BH14、下列能使CF標(biāo)志置1的指令是(C)A、CMC B、CLC C、STC D、CLD15MOVAX，[BP+SI]隱含使用的段寄存器是(D)。ACS B、DS C、ES D、SS16計(jì)算機(jī)工作中只讀不寫的存儲(chǔ)器是(B )。ADRAM B、ROM C、SRAM D、EEPROM17、下面關(guān)于主存儲(chǔ)器也是主存儲(chǔ)器18CPU對(duì)存儲(chǔ)器或I/O端口完成一次讀/寫操作所需的時(shí)間稱為一個(gè)( B)周期。A、指令 B、總線 C時(shí)鐘 D、讀寫 19、存取周期是指(D)。A、存儲(chǔ)器的寫入時(shí)間 B、存儲(chǔ)器的讀出時(shí)間C、存儲(chǔ)器進(jìn)行連續(xù)寫操作允許的最短時(shí)間間隔 D存儲(chǔ)器進(jìn)行連續(xù)讀/寫操作允許的最短時(shí)間3間隔20、下面的說(shuō)法中，(C )是正確的。A、EPROM是不能改寫的B、EPROM是可改寫的，所以也是一種讀寫存儲(chǔ)器C、EPROM是可改寫的，但它不能作為讀寫存儲(chǔ)器 D、EPROM只能改寫一次21、主存和CPU之間增加高速緩存的目的是(A )A、解決CPU和主存間的速度匹配問(wèn)題 B、擴(kuò)大主存容量C、既擴(kuò)大主存容量，又提高存取速度 D、增強(qiáng)CPU的運(yùn)算能力22、采用虛擬存儲(chǔ)器的目的是(C)。A、提高主存速度 B、擴(kuò)大外存的容量 C、擴(kuò)內(nèi)存的尋址空間D、提高外存的速度2370000度為64KB，其末地址是(C)A70FFFHB、C、7FFFFHD、8FFFFH24大的是(D)。A、內(nèi)存B、內(nèi)部寄存器C緩沖存儲(chǔ)器D25B)是正確的。。A、指令周期等于機(jī)器周期 B、指令周期大于機(jī)器周期 C、指令周期小于機(jī)器周期 D、指令周期是機(jī)器周期的兩倍26按與存儲(chǔ)器的關(guān)系端口的編址方式分為。A、線性和非線性編址 B、集中與分散編址C統(tǒng)一和獨(dú)立編址 D、重疊與非重疊編址27、在中斷傳送方式下，主機(jī)與外部設(shè)備間的數(shù)據(jù)傳送通路是。A、數(shù)據(jù)總線DB B、專用數(shù)據(jù)通路 C、地ABDCB28、狀態(tài)信息是通過(guò)總線進(jìn)行A、數(shù)據(jù)B、地址C、控制D29AISABEISAC、MCAD、PCI30、利用程序查詢方式傳送數(shù)據(jù)時(shí)，CPU必須讀以判斷是否傳送數(shù)據(jù)。A外設(shè)的狀態(tài) BDMA的請(qǐng)求信號(hào) C數(shù)據(jù)輸入信息 D、外設(shè)中斷請(qǐng)求31、CPU與外設(shè)間數(shù)據(jù)傳送的控制方式有( D )。A中斷方式 BDMA方式C程序控制方式 D以上三種都是 32、CPU與I∕O設(shè)備間傳送的信號(hào)有( D )。A、數(shù)據(jù)信息 B、控制信息C、狀態(tài)信息 D、上三種都是33、在中斷方式下，外設(shè)數(shù)據(jù)輸入到內(nèi)存的路徑是(D)。A、外設(shè)→數(shù)據(jù)總線→內(nèi)存 B、外設(shè)→數(shù)據(jù)總線→CPU→內(nèi)存C、外設(shè)→CPU→DMAC→內(nèi)存 D、外→I∕O接口→CPU→內(nèi)存34、CPU響應(yīng)中斷請(qǐng)求和響應(yīng)DMA請(qǐng)求的本質(zhì)區(qū)別是(D)。A中斷響應(yīng)靠軟件實(shí)現(xiàn) 速度慢 (C)控制簡(jiǎn)單DDMA35、將微處理器、內(nèi)存儲(chǔ)器及I/O連接起來(lái)的總線是。A、片總線B、外總線C、系統(tǒng)總線D、局部總線36PCCPUI/OA、中斷指令B、串操作指令C輸出指令D37PCA、定時(shí)器/計(jì)數(shù)器芯片B、串行接口芯片C、并行接口芯片D、DMA控制器芯片38PCI/O之中可接管總線控制數(shù)據(jù)傳送的是A、8253AB、8237AC、8259AD、8255A39、在下列指令,能使PC機(jī)CPU對(duì)I/O端口進(jìn)行讀寫訪問(wèn)的是。A、中斷指令 B、串操作指令 C、輸入/輸出指令 D、傳送指令40、將微處理器、內(nèi)存儲(chǔ)及I/O接口連接起來(lái)的總線是。A、片總線 B、外總線 C系統(tǒng)總線 D、內(nèi)部總線41、支持無(wú)條件傳送方式的接口電路中，至少應(yīng)包含(D )。A、數(shù)據(jù)端口，控制端口 B、狀態(tài)端口 C、控制端口 D數(shù)據(jù)端口 42CPU與慢速的外設(shè)進(jìn)行數(shù)據(jù)傳送時(shí)采用(B )方式可提高CPU的效率。A查詢 B中斷 C、DMA D、無(wú)條件傳送43、當(dāng)采用(A)輸入操作情況時(shí)，除非計(jì)算機(jī)等待，否則無(wú)法傳送數(shù)據(jù)給計(jì)算機(jī)。A、程序查詢方式B、中斷方式CDMA方式DIOP44C)。A、用于選擇存儲(chǔ)單元B輸?shù)脑O(shè)備CI/O擇地址D45C)。、減少了信息的傳輸量提高了信息的傳輸量C存儲(chǔ)器和I/O設(shè)備的地址碼 D上述(B)(A)142占用CPU時(shí)間最長(zhǎng)的數(shù)據(jù)傳送方式是(C )。 ADMAB、中斷 C、查詢 D、無(wú)條件143、在微型計(jì)算機(jī)中將各個(gè)主要組成部件連接起來(lái)組成一個(gè)可擴(kuò)充基本系統(tǒng)的總線稱之為( D)。A、外部總線 B、內(nèi)部總線 C、局部總線 D系統(tǒng)總線144現(xiàn)行PC機(jī)中口常用的I/O地址范圍是(D)。A0000H～FFFFH B0000H～7FFFH C0000H～3FFFHD0000H～03FFH145PCOUTI/O接口芯片產(chǎn)生的有效控制信號(hào)是(C)。A、AEN B、IOR C、IOW D、ALE146M/IO=0W/R=080486CPU(B)。A、存儲(chǔ)器讀B、I/O讀CD、I/O14780486CPUPC用。AEISA總線BS—100總線CISA總線DPC/XT148、通常一個(gè)外設(shè)的狀態(tài)信息在狀態(tài)端口內(nèi)占A、1B、2C、4D、8149I/O端口的編址方式分為。A線性和非線性編址B、集中與分散編址C編址D、重疊與非重疊編址150、在中斷傳送方式下，主機(jī)與外部設(shè)備間的數(shù)據(jù)傳送通路是。A、數(shù)據(jù)總線DB B、專用數(shù)據(jù)通路 C、地址總線AB D、控制總線CB、狀態(tài)信息是通過(guò)總線進(jìn)行傳送的。A數(shù)據(jù) B地址 C控制 D外部152下列總線中，屬于局部總線的是。A、ISA B、EISA C、MCA D、PCI153A、外設(shè)的狀態(tài)BDMA的請(qǐng)求信號(hào)C數(shù)據(jù)輸入信息D1548259AIR18AIR2BIR0CIR7D、IR5155、要屏蔽某外部中斷，可通過(guò)改變8259A的內(nèi)容現(xiàn)。A、IRR B、IMR C、ISR D、PR156欲讀取8259A的IRR的內(nèi)容必須先寫命令字。AICW1 B、OCW2 C、ICW2 D、OCW315780X86系統(tǒng)中硬件中斷服務(wù)程序的入口地址可得到A主程序中的調(diào)用指令 B主程序中的轉(zhuǎn)移指令158、80486CPU有引腳可接收外部中斷請(qǐng)求信號(hào)。A15個(gè) B、8個(gè) C、2個(gè) D、1個(gè)159、中斷控制器8259A采用級(jí)連方式時(shí)最多可管理斷源。A、64個(gè) B、32個(gè) C、16個(gè) D、15個(gè)160、在下列各種中斷中，需外部電路提供中斷類型的是。A、INTO B、INTn C、NMI D、INTR161800ACPU800個(gè)寄存器BCPU800C800MBD800MHZ162、算機(jī)內(nèi)部，一切信息的存取，處理和傳送都是以形式進(jìn)行。AEBCDIC碼 BASCII碼 C、十六進(jìn)編碼 D、二進(jìn)制編碼163、位PC機(jī)中整數(shù)的有效范圍是A-32768―32767 B-32767―32767 C65535 D-32768―32767或0―65535164、C 表示中二進(jìn)制數(shù)11111111B表示十進(jìn)制數(shù)–1A原碼 B反碼 C、補(bǔ)碼 D、BCD碼165、位的二進(jìn)制數(shù)的補(bǔ)碼形式表示一個(gè)帶符號(hào)數(shù)，它能表示的整數(shù)范圍是A、-127—+127 B、-128—+128C、-127—+128 D、-128—+127、機(jī)中運(yùn)算器和控器合稱為A、CPU B、ALU C、主機(jī) D、ENIAC167位的個(gè)人計(jì)算機(jī)一個(gè)字節(jié)位組成。A4 B、8 C16 D32168機(jī)器中浮點(diǎn)數(shù)的表示格式如下階符階碼尾符尾碼15 14 12 11 10 0當(dāng)尾數(shù)用補(bǔ)碼，階碼用補(bǔ)碼表示時(shí)，-123.625的示形式為( A )。A、0111100001000110 B、0111111111011010C0111100001000101 D、1000000001000110169、能上，8086的CPU兩部分組成。ASPALUBFLAGSCEUBIUDEU、ALU170FLAGSA標(biāo)志、溢出標(biāo)志BCD、零標(biāo)志、奇偶標(biāo)志171、在保護(hù)模式下，D)中。A、段選擇符B、指令指針寄存器C、段寄存器D172、查表指令XLATD)中。A、BP B、SI C、DI D、BX173D)提供。ASIBBPC、SPD、IP174、寄存器間接尋址方式中，操作數(shù)在(C)中。A、通用寄存器 B、堆棧 C、主存單元 D、寄存器175、運(yùn)算型指令的尋址和轉(zhuǎn)移型指令的尋址，其不同點(diǎn)在于(。A、前者取操作數(shù)，后者決定程序的轉(zhuǎn)移地址B、后者取操作數(shù)，前者決定程序的轉(zhuǎn)移地址C、者都是取操作數(shù)D176JMPWORDPTRA)。A、段內(nèi)間接轉(zhuǎn)移B、段間間接轉(zhuǎn)移C、段內(nèi)直接轉(zhuǎn)移D177INCBAOFBCFCSFDZF178、邏輯移位指令SHLC)。A、帶符號(hào)數(shù)乘2 B、帶符號(hào)數(shù)除2 C、無(wú)符號(hào)乘2 D無(wú)符號(hào)數(shù)除2179算術(shù)移位指令SAR用于(B)A、帶符號(hào)數(shù)乘2 B、帶符號(hào)數(shù)除2 C、無(wú)符號(hào)數(shù)乘2 D、無(wú)符號(hào)數(shù)除2、下列指令中，有語(yǔ)法錯(cuò)誤的是(D)。A、MOV[SI]，AX B、INAL，DXC、XOR1234H D、OUT210H，AL181CacheB)。A、提高總線速度 B、提高主存速度 C、使CPU全速運(yùn)行 D擴(kuò)大尋址空間182堆棧的工作方式是(D )A、先進(jìn)先出 B、隨機(jī)讀寫C、只能讀出，不能寫入D183、EPROM是指(D)。A、隨機(jī)讀寫存儲(chǔ)器 B、可編程只讀存儲(chǔ)器 C、讀存儲(chǔ)器 D、可擦除可編程只讀存儲(chǔ)器184、連續(xù)啟動(dòng)兩次獨(dú)立的存儲(chǔ)器操作之間的最小間隔叫。A、存取時(shí)間 B、讀周期 C、寫周期 D、取周期185、對(duì)存儲(chǔ)器訪問(wèn)時(shí)，地址線有效和數(shù)據(jù)線有效的時(shí)間關(guān)系應(yīng)該是。A、數(shù)據(jù)線較先有效 B、二者同時(shí)有效C、地址線較先有效 D、同時(shí)高電平186、微機(jī)的內(nèi)存可用構(gòu)成。ARAM和ROMB、硬盤C、軟盤D187、128KB6264A、16B、24C、32D、6419064KBAA、16B、20C、18D、19二、判斷題1、80486的邏輯段不允許有段的重疊和交叉。28048632的含義。3、若一個(gè)數(shù)據(jù)塊的起始地址為20A0H:0F6H，則該數(shù)據(jù)塊起始地址的實(shí)際地址是21B60H。4SP的內(nèi)容可以不指向堆棧的棧頂。 5、寄存器址其運(yùn)算速度較低。6MOVAX[BX]的源操作數(shù)是寄存器尋址方式。(F)7、對(duì)堆棧區(qū)的操作必須遵循先進(jìn)先出的原則。(F8CFF9AND，OR，XORNOT，只能用于數(shù)字表達(dá)式。(T10T11OFT12、無(wú)條件轉(zhuǎn)移F13MOVAX[BP]的源操作數(shù)的物理地址為16*(DS)+(BP)。FMOVF15、指令MOVCS，BX是非法的。(T)16、靜態(tài)隨機(jī)存儲(chǔ)器中的內(nèi)容可以永久保存。 (F)17、總線周期是指CPU執(zhí)行一條指令所需的時(shí)間。 (F)18、無(wú)論采用何種工藝，動(dòng)態(tài)RAM都是利用電容存儲(chǔ)荷的原理來(lái)保存信息的。 (T)19、Cache是一種快速的靜態(tài)RAM，它介于CPU與內(nèi)之間。 (T)20、尋址256M字節(jié)內(nèi)存空間，需28條址線。 (T)21、字長(zhǎng)是描述CPU數(shù)據(jù)總線寬度的指標(biāo)。22、計(jì)算機(jī)的堆棧是一種特殊的數(shù)據(jù)存儲(chǔ)區(qū)，數(shù)據(jù)存取采用先進(jìn)先出的原則。 23當(dāng)運(yùn)算結(jié)果各位全部為零時(shí)標(biāo)志ZF=0。24邏輯地址不是物理地址但它是唯一的。25、指令NOTAX，BX是合法的。 (F)26、MOV[BX][BP]，AX是對(duì)的。 (F)2780486中對(duì)堆棧單元的存取操作是以字節(jié)為單位的(F)28、JMP指令要影響標(biāo)志位。 (F)29、INC指令影響所有狀態(tài)標(biāo)志。 (F)30、欲交換寄存器SI，DI的內(nèi)容，可用指令XCHGSI，DI實(shí)現(xiàn)。 (T)31、CPU中的程序計(jì)數(shù)器IP中存放的是指令的邏輯地址。 (T)、兩個(gè)符號(hào)相同的數(shù)相減不會(huì)產(chǎn)生溢出。 (T)33匯編程序就是匯編語(yǔ)言程序。(F)34、相對(duì)尋址中的位移量只能用16位表示。 (F)35、EPROM是指可擦除可編程隨機(jī)讀寫存儲(chǔ)器。 (T)36、某內(nèi)存模塊的地址范圍為80000H～0BFFFFH，該模塊的容量為256K 37、在查詢方式下輸入輸出時(shí)，在I/O接口中設(shè)有狀態(tài)寄存器通過(guò)它來(lái)確定I/O設(shè)備是否準(zhǔn)備好。輸入時(shí)準(zhǔn)備好表示已滿輸出時(shí)準(zhǔn)備好表示已空。 (T38、無(wú)條件式的I/O是按先讀狀態(tài)口，再讀數(shù)據(jù)口的順序傳送數(shù)據(jù)的。 (T)39、I/O數(shù)據(jù)緩沖器主要用于協(xié)調(diào)CPU與外設(shè)在速度上的差異。 (T)40、查詢式輸入輸出是按先讀狀態(tài)端口，后讀/寫數(shù)據(jù)端口的順序傳送數(shù)據(jù)的。(T41、CLD指令的使用條件之一。42據(jù)傳送。43、要把變量BUFF的有效地址送給BX，可用MOVBUFF指令。 44、當(dāng)對(duì)堆棧段的數(shù)據(jù)進(jìn)行操作時(shí)，其操作數(shù)的有效地址可保存在BP中。 45、TEST指令屬于邏輯運(yùn)算指令。46CSIP47連接CPUF48、總線是專門用于完成數(shù)據(jù)傳送的一組信號(hào)線。(F49、I/O接口的基本功能之一是完成數(shù)據(jù)的緩沖。(T)50詢方式完成。(F8259A8源。(T)52RETIRET令返回主程序。(F8259AIRQ4IRQ3T54、CPUTF清零。(T55、可屏蔽中斷要執(zhí)行兩個(gè)中斷響應(yīng)總線周期。(TIF和TF影響。(F)57F5882598表中可以不連續(xù)存放。(FF608259A8斷源。(F)《微機(jī)原理與接口技術(shù)》習(xí)題一、單項(xiàng)選擇題1、80486CPU長(zhǎng)度為(D)。A32位B16位C8位D、都可以2(C)。A、微處理器是用超大規(guī)模集成電路制成的具有運(yùn)算和控制功能的芯片 B、一臺(tái)計(jì)算機(jī)的CPU含有1個(gè)或多個(gè)處理器C、寄存器具有特殊用途的部分內(nèi)存單元組成，是內(nèi)的一部分 D、不同型號(hào)的CPU可能具有不同的機(jī)器指令3、若用MB作為PC機(jī)主存容量的計(jì)量單位，1MB等(B )字節(jié)。A210個(gè)字節(jié) B220個(gè)字節(jié) C個(gè)字節(jié)D、2404、運(yùn)算器在執(zhí)行兩個(gè)用補(bǔ)碼表示的整數(shù)加法時(shí)，判斷其是否溢出的規(guī)則為(D)。A、兩個(gè)整數(shù)相加，若最高B0，則一定發(fā)生溢出C、兩個(gè)整數(shù)相加，若結(jié)果的1，則一定發(fā)生溢出D、兩個(gè)同號(hào)的整數(shù)相加，若結(jié)果的符號(hào)位與加數(shù)的號(hào)位相反，則一定發(fā)生溢出 5、運(yùn)算器的主要功能是(C )。A、算術(shù)運(yùn)算B、邏輯運(yùn)算C、算術(shù)運(yùn)算與邏輯運(yùn)算D、函數(shù)運(yùn)算6、指令A(yù)DDCX，55H[BP]的源操作數(shù)的尋址方式是(D)。A、寄存器尋址B、直接尋址C、寄存器間接尋址D75(SP)=(AA、113AH B、114AH C、1144H D、1140H8若執(zhí)行SUB后則(C)A、CF=0，OF=0 B、CF=0，OF=1 C、CF=1，OF=0D、CF=1，OF=19、已知(BP)=0100H，(DS)=7000H，(SS)=8000H，指令MOVBX，[BP]執(zhí)行后，(BX)=(D)。A、0102H B、0201HC、245AHD、5A24H10、實(shí)模式下80486CPU對(duì)指令的尋址(A)決定。ABCSS，IP D、ES，IP1180486VALDBDUP(1，2，3DUP(3)，2DUP(1，0))VALD)。ABCD1，2，3，3，3，1，0，1，0，1、下列四條指令都可用來(lái)使累加器清\進(jìn)位\位的是(CAXORAL，ALB、ANDAL，0C、MOVAL，0D、SUBAL，AL13、若(AX)=96H，(BX)=65H，依次執(zhí)行ADDAX，BX指令和DAA指令后)。A0FBH B01H C、61H D、0BH14、下列能使CF標(biāo)志置1的指令是(C)A、CMC B、CLC C、STC D、CLD15MOVAX，[BP+SI]隱含使用的段寄存器是(D)。ACS B、DS C、ES D、SS16、計(jì)算機(jī)工作中只讀不寫的存儲(chǔ)器是(B)。ADRAMB、ROMC、SRAMD、EEPROM17、下面關(guān)于主存儲(chǔ)器也是主存儲(chǔ)器18CPU對(duì)存儲(chǔ)器或I/O端口完成一次讀/寫操作所需的時(shí)間稱為一個(gè)( B)周期。A、指令 B、總線 C時(shí)鐘 D、讀寫 19、存取周期是指(D)。A、存儲(chǔ)器的寫入時(shí)間 B、存儲(chǔ)器的讀出時(shí)間C、存儲(chǔ)器進(jìn)行連續(xù)寫操作允許的最短時(shí)間間隔 D存儲(chǔ)器進(jìn)行連續(xù)讀/寫操作允許的最短時(shí)間3間隔20、下面的說(shuō)法中，(C )是正確的。A、EPROM是不能改寫的B、EPROM是可改寫的，所以也是一種讀寫存儲(chǔ)器C、EPROM是可改寫的，但它不能作為讀寫存儲(chǔ)器 D、EPROM只能改寫一次21、主存和CPU之間增加高速緩存的目的是(A )A、解決CPU和主存間的速度匹配問(wèn)題 B、擴(kuò)大主存容量C、既擴(kuò)大主存容量，又提高存取速度 D、增強(qiáng)CPU的運(yùn)算能力22、采用虛擬存儲(chǔ)器的目的是(C)。A、提高主存速度 B、擴(kuò)大外存的容量 C、擴(kuò)內(nèi)存的尋址空間D、提高外存的速度2370000度為64KB，其末地址是(C)A70FFFHB、C、7FFFFHD、8FFFFH24大的是(D)。A、內(nèi)存B、內(nèi)部寄存器C緩沖存儲(chǔ)器D25B)是正確的。。A、指令周期等于機(jī)器周期 B、指令周期大于機(jī)器周期 C、指令周期小于機(jī)器周期 D、指令周期是機(jī)器周期的兩倍26按與存儲(chǔ)器的關(guān)系端口的編址方式分為。A、線性和非線性編址 B、集中與分散編址C統(tǒng)一和獨(dú)立編址 D、重疊與非重疊編址27、在中斷傳送方式下，主機(jī)與外部設(shè)備間的數(shù)據(jù)傳送A、數(shù)據(jù)總線DBB、專用數(shù)據(jù)通路CABDCB28、狀態(tài)信息是通過(guò)總線進(jìn)行A、數(shù)據(jù)B、地址C、控制D29、A