計(jì)算機(jī)組成與結(jié)構(gòu)試題及答案

計(jì)算機(jī)組成與結(jié)構(gòu)試題及答案計(jì)算機(jī)組成與結(jié)構(gòu)試題及答案計(jì)算機(jī)組成與結(jié)構(gòu)試題及答案資料僅供參考文件編號(hào)：2022年4月計(jì)算機(jī)組成與結(jié)構(gòu)試題及答案版本號(hào)：A修改號(hào)：1頁次：1.0審核：批準(zhǔn):發(fā)布日期：(0013)《計(jì)算機(jī)組成原理》復(fù)習(xí)思考題一、單項(xiàng)選擇題1．下列（）屬于應(yīng)用軟件。①操作系統(tǒng)②編譯系統(tǒng)③連接程序④文本處理2．計(jì)算機(jī)的字長決定了（）。①指令直接尋址能力②計(jì)算機(jī)的運(yùn)算精度③計(jì)算機(jī)的運(yùn)算速度④計(jì)算機(jī)的高低檔次3．主板上高速緩沖存儲(chǔ)器CACHE是設(shè)在（）。①主存與CPU之間②主存與外存之間③接口板上④CPU內(nèi)部4．進(jìn)位計(jì)數(shù)制中的最大數(shù)是指（）。①一個(gè)數(shù)允許使用的最大數(shù)碼②一個(gè)數(shù)位允許使用的數(shù)碼個(gè)數(shù)③一個(gè)固定的常數(shù)值④數(shù)碼在數(shù)據(jù)中的不同位置

5．相聯(lián)存貯器是按（）進(jìn)行尋址的存貯器。①地址方式②堆棧方式③內(nèi)容指定方式④地址方式與堆棧方式6．總線中地址線的作用是（）。①用于選擇存儲(chǔ)器單元②用于選擇進(jìn)行信息傳輸?shù)脑O(shè)備③用于選擇存儲(chǔ)器單元及用于選擇進(jìn)行信息傳輸?shù)脑O(shè)備④地址信號(hào)7．某計(jì)算機(jī)字長32位，其存儲(chǔ)容量為128KB，若按字編址，那么它的尋址范圍是（）。①0~64K②0~16K③0~8K④0~32K8．基址尋址方式中，操作數(shù)的有效地址等于（）。①堆棧指示器內(nèi)容加上位移量②程序計(jì)數(shù)器內(nèi)容加上位移量③基值寄存器內(nèi)容加上位移量④變址寄存器內(nèi)容加上位移量9．目前大多數(shù)集成電路生產(chǎn)中，所采用的基本材料為（）。①單晶硅②非晶硅③銻化鉬④硫化鎘10．CRT的分辨率為1024ⅹ1024像素，像素顏色數(shù)為512，則刷新存儲(chǔ)器容量是（）。①256KB②512KB③2MB④1MB11．CPU內(nèi)由許多部件組成，其核心部件是（）。①累加寄存器②算術(shù)運(yùn)算部件③ALU部件④多路開關(guān)12．用某個(gè)寄存器中操作數(shù)的尋址方式稱為（）尋址。①直接②間接③寄存器直接④寄存器間接13.二級(jí)高速緩沖存儲(chǔ)器CACHE是設(shè)在（）。①主存與CPU之間②主存與外存之間③接口板上④CPU內(nèi)部14.主-輔存儲(chǔ)器的目的是（）。①解決CPU和主存之間的速度匹配問題②擴(kuò)大主存儲(chǔ)器的容量③擴(kuò)大CPU中通用寄存器的數(shù)量④既擴(kuò)大主存儲(chǔ)容量又?jǐn)U大CPU通用寄存器數(shù)量15.在機(jī)器數(shù)（）中，零的表示形式是唯一的。①原碼②補(bǔ)碼③移碼④反碼16.為了便于實(shí)現(xiàn)多級(jí)中斷，保存現(xiàn)場信息最有效的辦法是采用（）。①通用寄存器②堆棧③存儲(chǔ)器④外存17．DMA傳送是實(shí)現(xiàn)（）之間信息高速傳送的一種方式。①CPU與I╱O接口電路②內(nèi)存與外設(shè)③CPU與內(nèi)存④內(nèi)存與內(nèi)存18．磁盤轉(zhuǎn)速提高一倍，則（）。①平均等待時(shí)間縮小一半②其存取速度也提高一倍③影響查道時(shí)間④存取速度不變19．用補(bǔ)碼表示的定點(diǎn)小數(shù)，其表示范圍為（）。①﹣1＜X＜1②﹣1≤X＜1③﹣1≤X≤1④﹣1＜X≤120．直接、間接、立即三種尋址方式指令的執(zhí)行速度由快到慢的順序列是（）。①直接、立即、間接②直接、間接、立即③立即、直接、間接④不確定21．符號(hào)不相同的兩數(shù)相減是（）。①一定會(huì)產(chǎn)生溢出的②可能產(chǎn)生溢出的③一定不產(chǎn)生溢出④以上都不是22．某SRAM芯片，存儲(chǔ)容量為64K×16位，該芯片的地址線和數(shù)據(jù)線數(shù)目為（）。①64，16②16，16③64，8④16，6423．閃速存儲(chǔ)器稱為（）。①光盤②固態(tài)盤③硬盤④軟盤24．指令周期是指（）。①CPU從主存取出一條指令的時(shí)間②CPU執(zhí)行一條指令的時(shí)間③CPU從主存取出一條指令加上CPU執(zhí)行這條指令的時(shí)間④時(shí)鐘周期時(shí)間；25．浮點(diǎn)數(shù)比定點(diǎn)小數(shù)和整數(shù)的使用（）。①差不多②更復(fù)雜③更方便④更慢26．符號(hào)相同的兩數(shù)相減是（）。①會(huì)產(chǎn)生溢出的②是不會(huì)產(chǎn)生溢出的③不一定產(chǎn)生溢出④以上都不是27．常用的虛擬存儲(chǔ)系統(tǒng)由（）兩級(jí)存儲(chǔ)器組成，其中輔存是磁表面存儲(chǔ)器。①cache—主存②主存—輔存③cache—輔存④通用寄存器—主存28．要用256×16位的存儲(chǔ)器芯片組成4K字節(jié)存儲(chǔ)器，需要這樣的存儲(chǔ)器芯片數(shù)為（）。①2②4③8④1629．磁盤上的磁道是（）。①記錄密度不同的同心圓②記錄密度相同的同心圓③一條阿基米德螺線④兩條阿基米德螺線30．系統(tǒng)總線中地址線的功能是（）。①選擇主存單元地址②選擇進(jìn)行信息傳輸?shù)脑O(shè)備③選擇外存地址④指定主存和I/O設(shè)備接口電路的地址31．在CPU中跟蹤指令后繼地址的寄存器是（）。①主存地址寄存器②程序計(jì)數(shù)器③指令寄存器④狀態(tài)條件寄存器32．至今為止，計(jì)算機(jī)中的所有信息仍以二進(jìn)制方式表示的理由是（）。①節(jié)約元件②運(yùn)算速度快③物理器件的性能決定④信息處理方便33．貯存器是計(jì)算機(jī)系統(tǒng)的記憶設(shè)備，它主要用來（）。①存放數(shù)據(jù)②存放程序③存放數(shù)據(jù)和程序④存放微程序34．磁盤驅(qū)動(dòng)器向盤片磁層記錄時(shí)采用（）方式寫入。①并行②串行③并—串行④串—并行35．DMA方式指直接依靠硬件實(shí)現(xiàn)主機(jī)I∕O設(shè)備間（）數(shù)據(jù)直接傳送。①軟件②位③成組④塊36．運(yùn)算器的主要功能是進(jìn)行（）運(yùn)算。①邏輯②算術(shù)③初等函數(shù)④邏輯與算術(shù)37．用于對(duì)某個(gè)操作數(shù)在內(nèi)存的尋址方式稱為（）尋址。①直接②間接③寄存器直接④寄存器間接38．DMA方式指直接依靠硬件實(shí)現(xiàn)主機(jī)I∕O設(shè)備間（）數(shù)據(jù)直接傳送。①軟件②位③成組④塊39．動(dòng)態(tài)RAM刷新時(shí)間一般小于或等于（）的時(shí)間內(nèi)進(jìn)行一次。①2ns②2μs③2ms④2s40．發(fā)生中斷請(qǐng)求的條件是（）。①一條指令執(zhí)行結(jié)束②一次I/O操作結(jié)束③機(jī)器內(nèi)部發(fā)生故障④一次DMA操作結(jié)束41．定點(diǎn)原碼運(yùn)算是（）。①補(bǔ)碼運(yùn)算②僅數(shù)值運(yùn)算③數(shù)值、符號(hào)運(yùn)算后鄰接④類似二進(jìn)制運(yùn)算42．下述I/O控制方式，哪種主要由程序?qū)崿F(xiàn)（）。①PPU（外圍處理機(jī)）②中斷方式③DMA方式④通道方式二、填空題1．（65﹒25）10=（）16。2．設(shè)［X］補(bǔ)﹦1﹒011，則X（真值）為。3．（3C﹒4）16＝（）24．廣泛使用的______和______都是半導(dǎo)體隨機(jī)讀寫存儲(chǔ)器,前者速度快,后者速度慢。5．一條指令分為和______兩部份。6．沿磁盤半徑方向單位長度的磁道數(shù)稱為單位長度磁道所能記錄二進(jìn)制信息的位數(shù)叫。7．浮點(diǎn)數(shù)的尾數(shù)碼部份，在機(jī)器中多采用表示。8．堆棧按結(jié)構(gòu)不同,分為______堆棧和______堆棧。9．相聯(lián)存儲(chǔ)器是按______訪問的存儲(chǔ)器，在cache中用來存放_(tái)_____.10．磁盤一般采用磁記錄方式，而磁帶一般采用磁記錄方式。11．布爾代數(shù)有“與”、、三種基本邏輯關(guān)系。12．動(dòng)態(tài)RAM刷新一般有和______兩種。13．在微程序控制器中一組實(shí)現(xiàn)一定操作功能的微命令的組合構(gòu)成一條而一條機(jī)器指令的功能是由若干條組成。14．設(shè)X（真值）﹦-0﹒1001，則［X］補(bǔ)為。。15．主存與cache的地址映射有______，_____，______三種方式。16．中斷有軟中斷、、。.17．AR寄存器存放的是______，MDR寄存器用來存放_(tái)______。18．完成一條指令一般分為周期和周期。19．半導(dǎo)體SRAM靠______存貯信息，半導(dǎo)體DRAM則是靠______存貯信息。20．重寫型光盤分______和______兩種。21．中斷向量地址是______地址。22.機(jī)器周期基本上是根據(jù)確定。23．堆棧的棧底是，堆棧的棧頂。24．一個(gè)16位的浮點(diǎn)數(shù)，階碼用6位表示，尾數(shù)用10位（含一位符號(hào)位）表示，階的基數(shù)為2，階碼用補(bǔ)碼表示，尾數(shù)用原碼表示，則其浮點(diǎn)數(shù)表示的最大值為最小正值為。25．微程序控制器是一種控制器。三、簡答題1．兩數(shù)的浮點(diǎn)數(shù)相加減后，為什么用階碼判別溢出？

2．寫出浮點(diǎn)數(shù)加減運(yùn)算步驟。3．簡述補(bǔ)碼加減運(yùn)算溢出的三種檢測方法。4．在寄存器—寄存器型，寄存器—存儲(chǔ)器型和存儲(chǔ)器—存儲(chǔ)器型三類指令中，哪類指令的執(zhí)行時(shí)間最長哪類指令的執(zhí)行時(shí)間最短為什么5．簡述主存儲(chǔ)器中動(dòng)態(tài)和靜態(tài)存儲(chǔ)器的異同。6．簡述微程序與硬布線控制的計(jì)算機(jī)異同。7．指令和數(shù)據(jù)均以二進(jìn)制代碼形式放在主存中，請(qǐng)問CPU如何區(qū)別它們是指令還是數(shù)據(jù)？8．簡述補(bǔ)碼運(yùn)算與原碼運(yùn)算的不同。9．簡述激光打印機(jī)工作原理。10．簡述中斷處理步驟。11．操作數(shù)的編址方式有哪些？

12．簡述DMA方式和程序中斷方式區(qū)別13．一個(gè)計(jì)算機(jī)系統(tǒng)中的總線，大致分為哪幾類。14．簡述計(jì)算機(jī)CPU流水線工作原理及流水線阻塞原因，并舉三個(gè)因素分析。15．外圍設(shè)備的I/O控制分哪幾類。16．簡述硬盤頭盤組件密封原因。17．CPU內(nèi)部有哪些部件組成其功能是什么18．簡述CRT對(duì)一屏字符（字符顯示窗口8×15,字符點(diǎn)陣7×8，一屏字符為80×25個(gè)字）工作原理。19．簡述堆棧的作用。20．DRAM存儲(chǔ)器采用何種方式刷新有哪幾種常用的刷新方式四、計(jì)算題1．已知x=y=+用補(bǔ)碼計(jì)算[x]補(bǔ)，[-x]補(bǔ)，[y]補(bǔ)，[-y]補(bǔ)，x+y,x-y。2．求十進(jìn)制數(shù)-113的原碼表示，反碼表示，補(bǔ)碼表示和移碼表示（用8位二進(jìn)制表示，并設(shè)最高位為符號(hào)位，真值為7位）。3．機(jī)器數(shù)字長為8位（含1位符號(hào)位），當(dāng)X=-100（十進(jìn)制）時(shí)，其對(duì)應(yīng)的二進(jìn)制表示，寫出(X)原表示及(X)補(bǔ)表示。4．某硬盤內(nèi)有10片盤片，每盤片有2個(gè)記錄面，每個(gè)記錄面有6000磁道，每道分為32個(gè)扇區(qū)，每扇區(qū)512字節(jié)，磁盤轉(zhuǎn)速5400轉(zhuǎn)/分，求硬盤內(nèi)有多少個(gè)存儲(chǔ)面，有多少個(gè)柱面，硬盤的存儲(chǔ)容量是多少，數(shù)據(jù)傳輸率是多少。5．設(shè)計(jì)算機(jī)的存儲(chǔ)器為64Ｋ×64位，直接地址映像的cache容量為2Ｋ字，每塊4字，問：⑴cache地址的標(biāo)志字段、塊號(hào)和塊內(nèi)地址字段分別有多少位？

⑵cache中可裝入多少塊數(shù)據(jù)？6．設(shè)有一個(gè)具有20位地址和32位字長的存儲(chǔ)器，問：(1)該存儲(chǔ)器能存儲(chǔ)多少個(gè)字節(jié)的信息？

(2)如果存儲(chǔ)器由256k×8位的SRAM芯片組成，需多少片(3)需多少位地址作芯片選擇7．用16K×16位的SRAM芯片構(gòu)成64K×32位的存儲(chǔ)器。要求畫出該存儲(chǔ)器的組成邏輯框圖。8．計(jì)算機(jī)系統(tǒng)的內(nèi)存儲(chǔ)器由cache和主存構(gòu)成，cache的存取周期為50納秒，主存的存取周期為400納秒。已知在一段給定的時(shí)間內(nèi)，CPU訪問了cache的1、3、5、7、3、4、6塊，訪問了主存1003、1004、1005地址。問：(1)cache的命中率是多少？(2)CPU訪問內(nèi)存的平均時(shí)間是多少納秒？9．某機(jī)字長16位，定位表示，尾數(shù)15位，數(shù)符1位，問：定點(diǎn)原碼整數(shù)表示時(shí)，最大正數(shù)是多少最大負(fù)數(shù)是多少(2)定點(diǎn)原碼小數(shù)表示時(shí)，最大正數(shù)是多少最大負(fù)數(shù)是多少10．已知某機(jī)采用微程序控制方式，其存儲(chǔ)器容量為512×64（位），微程序在整個(gè)控制存儲(chǔ)器中實(shí)現(xiàn)轉(zhuǎn)移，可控制微程序的條件共4個(gè)，微指令采用水平型格式，后繼微指令地址采用斷定方式。①畫出微指令采用水平型格式，微指令中的三個(gè)字段分別應(yīng)多少位？

②畫出對(duì)應(yīng)這種微指令格式的微程序控制器邏輯框圖。11．機(jī)器數(shù)字長為8位（含1位符號(hào)位），若機(jī)器數(shù)為FF（十六進(jìn)制），當(dāng)它分別表示原碼、補(bǔ)碼、反碼和移碼時(shí)，等價(jià)的十進(jìn)制整數(shù)分別是多少？

12．某機(jī)器有5級(jí)中斷L0—L4,中斷響應(yīng)次序L0最高，L4最低，現(xiàn)改為中斷處理次序從高到低為L0、L3、L4、L1、L2，問：(1)各級(jí)中斷處理程序的中斷級(jí)屏蔽值如何設(shè)置。(2)5級(jí)中斷同時(shí)發(fā)出中斷請(qǐng)求，按更改后次序畫出進(jìn)入各級(jí)中斷處理程序的過程示意圖。(0013)《計(jì)算機(jī)組成原理》復(fù)習(xí)思考題答案一．單項(xiàng)選擇題1④2①3①4②5③6③7④8③9①10③11③12③13①14②15②16②17②18=1\*GB3①19②20③21③22②23②24③25③26②27②28③29①30④31②32③33③34②35③36④37=1\*GB3①38③39③40①41③42②二．填空題二．填空題答案：1；2；3；4；SRAM，DRAM5；操作碼，地址碼6；道密度,位密度7；補(bǔ)碼8；寄存器，存儲(chǔ)器9；內(nèi)容，部分主存內(nèi)容10；隨機(jī)，順序11；或,非12；集中、分布刷新13；微指令14；15；直接相聯(lián)、組相聯(lián)、全相聯(lián)16；內(nèi)中斷,外中斷17；地址、數(shù)據(jù)18；取指令、執(zhí)行19；觸發(fā)器mos電容20；磁光型、相變型21；中斷服務(wù)程序入口22；微操作時(shí)間23；棧底不變，棧頂可變24；+232×（1-2-10）、+2─4225三簡答題見教材。四計(jì)算題1.解：[X]補(bǔ)=[-X]補(bǔ)=[Y]補(bǔ)=[-Y]補(bǔ)=X+Y=+X-Y結(jié)果發(fā)生溢出2．原碼反碼補(bǔ)碼移碼000011113．，4．存儲(chǔ)面=20個(gè)記錄面柱面=6000硬盤的存儲(chǔ)容量=32*6000*32*512B數(shù)據(jù)傳輸率=(5400/60)*(32*512)B/s5．⑴5位,9位,2位⑵512塊。6．⑴4MB⑵16片（3）2位地址線作芯片片選選擇7．所需芯片總數(shù)（64K×32）÷（16K×16）=8片因此存儲(chǔ)器可分為4個(gè)模塊，每個(gè)模塊16K×32位，各模塊通過A15、A14進(jìn)行2：4譯碼。8．(1)；(2)190ns9.(1)+215-1、-1；(2)+(1-2-15)、-2-1510.(1)51、4、9位；(2)見教材。11．原碼-127、補(bǔ)碼-1、反碼0和移碼+112．見教材。試卷A一、填空題：（每空1分，共15分）1、原碼一位乘法中，符號(hào)位與數(shù)值位（），運(yùn)算結(jié)果的符號(hào)位等于（）。2、碼值80H：若表示真值0，則為（）碼；若表示真值―128，則為（）碼。3、微指令格式分為（）型微指令和（）型微指令，其中，前者的并行操作能力比后者強(qiáng)。4、在多級(jí)存儲(chǔ)體系中，Cache存儲(chǔ)器的主要功能是（）。5、在下列常用術(shù)語后面，寫出相應(yīng)的中文名稱：VLSI(),RISC(),DMA(),DRAM()。6、為了實(shí)現(xiàn)CPU對(duì)主存儲(chǔ)器的讀寫訪問，它們之間的連線按功能劃分應(yīng)當(dāng)包括（），（）（）。7、從計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)的發(fā)展和演變看，近代計(jì)算機(jī)是以（）為中心的系統(tǒng)結(jié)構(gòu)。二、單項(xiàng)選擇題：（每題2分，共40分）1、寄存器間接尋址方式中，操作數(shù)處于（）中。A、通用寄存器B、主存C、程序計(jì)數(shù)器D、堆棧2、CPU是指（）。A、運(yùn)算器B、控制器C、運(yùn)算器和控制器D、運(yùn)算器、控制器和主存3、若一臺(tái)計(jì)算機(jī)的字長為2個(gè)字節(jié)，則表明該機(jī)器（）。A、能處理的數(shù)值最大為2位十進(jìn)制數(shù)。B、能處理的數(shù)值最多由2位二進(jìn)制數(shù)組成。C、在CPU中能夠作為一個(gè)整體加以處理的二進(jìn)制代碼為16位。D、在CPU中運(yùn)算的結(jié)果最大為2的16次方4、在浮點(diǎn)數(shù)編碼表示中，（）在機(jī)器數(shù)中不出現(xiàn)，是隱含的。A、基數(shù)B、尾數(shù)C、符號(hào)D、階碼5、控制器的功能是（）。A、產(chǎn)生時(shí)序信號(hào)B、從主存取出一條指令C、完成指令操作碼譯碼D、從主存取出指令，完成指令操作碼譯碼，并產(chǎn)生有關(guān)的操作控制信號(hào)，以解釋執(zhí)行該指令。6、虛擬存儲(chǔ)器可以實(shí)現(xiàn)（）。A、提高主存儲(chǔ)器的存取速度B、擴(kuò)大主存儲(chǔ)器的存儲(chǔ)空間，并能進(jìn)行自動(dòng)管理和調(diào)度C、提高外存儲(chǔ)器的存取周期D、擴(kuò)大外存儲(chǔ)器的存儲(chǔ)空間7、32個(gè)漢字的機(jī)內(nèi)碼需要（）。A、8字節(jié)B、64字節(jié)C、32字節(jié)D、16字節(jié)8、相聯(lián)存儲(chǔ)器是按（）進(jìn)行尋址的存儲(chǔ)器。A、地址指定方式B、堆棧指定方式C、內(nèi)容指定方式D、地址指定方式與堆棧存儲(chǔ)方式結(jié)合9、狀態(tài)寄存器用來存放（）。A、算術(shù)運(yùn)算結(jié)果B、邏輯運(yùn)算結(jié)果C、運(yùn)算類型D、算術(shù)邏輯運(yùn)算指令及測試指令的結(jié)果狀態(tài)10、在機(jī)器數(shù)（）中，零的表示形式是唯一的。A、原碼B、補(bǔ)碼C、補(bǔ)碼和移碼D、原碼和反碼11、計(jì)算機(jī)的存儲(chǔ)器采用分級(jí)方式是為了（）。A、減少主機(jī)箱的體積B、解決容量、價(jià)格、速度三者之間的矛盾C、保存大量數(shù)據(jù)方便D、操作方便12、有關(guān)Cache的說法正確的是（）。A、只能在CPU以外B、CPU內(nèi)外都可以設(shè)置CacheC、只能在CPU以內(nèi)D、若存在Cache，CPU就不能再訪問主存13、在定點(diǎn)二進(jìn)制運(yùn)算中，減法運(yùn)算一般通過（）來實(shí)現(xiàn)。A、原碼運(yùn)算的二進(jìn)制減法器B、補(bǔ)碼運(yùn)算的二進(jìn)制減法器C、補(bǔ)碼運(yùn)算的十進(jìn)制加法器D、補(bǔ)碼運(yùn)算的二進(jìn)制加法器14、堆棧常用于（）。A、數(shù)據(jù)移位B、程序轉(zhuǎn)移C、保護(hù)程序現(xiàn)場D、輸入、輸出15、計(jì)算機(jī)系統(tǒng)的層次結(jié)構(gòu)從內(nèi)到外依次為（）。A、硬件系統(tǒng)、系統(tǒng)軟件、應(yīng)用軟件B、系統(tǒng)軟件、硬件系統(tǒng)、應(yīng)用軟件C、系統(tǒng)軟件、應(yīng)用軟件、硬件系統(tǒng)D、應(yīng)用軟件、硬件系統(tǒng)、系統(tǒng)軟件16、一個(gè)指令周期通常由（）組成。A、若干個(gè)節(jié)拍B、若干個(gè)時(shí)鐘周期C、若干個(gè)工作脈沖D、若干個(gè)機(jī)器周期17、在計(jì)算機(jī)系統(tǒng)中，表征系統(tǒng)運(yùn)行狀態(tài)的部件是（）。A、程序計(jì)數(shù)器B、累加計(jì)數(shù)器C、中斷計(jì)數(shù)器D、程序狀態(tài)字18、某虛擬存儲(chǔ)器采用頁式內(nèi)存管理，使用LRU頁面替換算法，考慮下面的頁面訪問地址流（每次訪問在一個(gè)時(shí)間單位中完成），1、8、1、7、8、2、7、2、1、8、3、8、2、1、3、1、7、1、3、7。假定內(nèi)存容量為4個(gè)頁面，開始時(shí)為空的，則頁面失效次數(shù)是（）。A、4B、5C、6D、719、某一SRAM芯片，其容量是1024×8位，除電源和接地端外，該芯片引腳的最小數(shù)目是（）。A、20B、22C、25D、3020、下面尾數(shù)（1位符號(hào)位）的表示中，不是規(guī)格化尾數(shù)的是（）。A、0（原碼）B、0（原碼）C、0（補(bǔ)碼）D、1（補(bǔ)碼）三、簡答題：（每題5分，共10分）1、Cache與主存之間的地址映像方法有哪幾種各有何特點(diǎn)2、DRAM存儲(chǔ)器為什么要刷新有哪幾種常用的刷新方法四、綜合題：（共35分）1、（本題7分）某機(jī)采用微程序控制器，其微程序控制器有18種微操作命令（采用直接控制法，即水平型微指令），有8個(gè)轉(zhuǎn)移控制狀態(tài)（采用譯碼形式），微指令格式中的下址字段7位。該機(jī)機(jī)器指令系統(tǒng)采用4位定長操作碼，平均每條指令由7條微指令組成。問：（1）該微指令的格式中，操作控制字段和判別測試字段各有幾位？控存的容量是多少（字?jǐn)?shù)×字長）

（4分）（2）該機(jī)指令系統(tǒng)共有多少條指令需要多少容量的控存上述的控存是否合適（3分）操作控制字段判別測試字段下址字段2、（本題12分）設(shè)浮點(diǎn)數(shù)的格式為：階碼4位，包含一位符號(hào)位，尾數(shù)5位，包含一位符號(hào)位，階碼和尾數(shù)均用補(bǔ)碼表示，排列順序?yàn)椋弘A符（1位）階碼（3位）數(shù)符（1位）尾數(shù)（4位）則按上述浮點(diǎn)數(shù)的格式：（1）若（X）10=22/64，（Y）10=—，則求X和Y的規(guī)格化浮點(diǎn)數(shù)表示形式。（6分）（2）求[X+Y]?。ㄒ笥醚a(bǔ)碼計(jì)算，列出計(jì)算步驟）（6分）3、（本題共16分）某機(jī)字長8位，CPU地址總線16位，數(shù)據(jù)總線8位，存儲(chǔ)器按字節(jié)編址，CPU的控制信號(hào)線有：MREQ#（存儲(chǔ)器訪問請(qǐng)求，低電平有效），R/W#（讀寫控制，低電平為寫信號(hào)，高電平為讀信號(hào)）。試問：（1）若該機(jī)主存采用16K×1位的DRAM芯片（內(nèi)部為128×128陣列）構(gòu)成最大主存空間，則共需多少個(gè)芯片若采用異步刷新方式，單元刷新周期為2ms，則刷新信號(hào)的周期為多少時(shí)間刷新用的行地址為幾位（6分）（2）若為該機(jī)配備2K×8位的Cache，每塊8字節(jié)，采用2路組相聯(lián)映像，試寫出對(duì)主存地址各個(gè)字段的劃分（標(biāo)出各個(gè)字段的位數(shù)）；若主存地址為3280H，則該地址可映像到Cache的哪一組（4分）（3）若用4個(gè)8K×4位的SRAM芯片和2個(gè)4K×8位的SRAM芯片形成24K×8位的連續(xù)RAM存儲(chǔ)區(qū)域，起始地址為0000H，假設(shè)SRAM芯片有CS#（片選，低電平有效）和WE#（寫使能，低電平有效）信號(hào)控制端。試畫出SRAM與CPU的連接圖，在圖上標(biāo)清楚地址譯碼連接，數(shù)據(jù)線、地址線、控制線連接。（6分）試卷B一、單項(xiàng)選擇題：（每題1分，共20分）1、目前我們所說的個(gè)人臺(tái)式商用機(jī)屬于。A、巨型機(jī)B、中型機(jī)C、小型機(jī)D、微型機(jī)2、下列數(shù)中最大的數(shù)是。A、（）2B、（227）8C、（98）16D、（152）103、在小型或微型計(jì)算機(jī)里，普遍采用的字符編碼是。A、BCD碼B、16進(jìn)制C、格雷碼D、ASCⅡ碼4、在下列機(jī)器數(shù)中，零的表示形式是唯一的。A、原碼B、補(bǔ)碼C、反碼D、原碼和反碼5、設(shè)［X］補(bǔ)=,當(dāng)滿足時(shí)，X>-1/2成立。A、x1必須為1，x2x3x4至少有一個(gè)為1B、x1必須為1，x2x3x4任意C、x1必須為0，x2x3x4至少有一個(gè)為1D、x1必須為0，x2x3x4任意6、假定下列字符碼中有奇偶校驗(yàn)位，但沒有數(shù)據(jù)錯(cuò)誤，采用偶校驗(yàn)的字符碼是。A、B、C、D、7、在CPU中，跟蹤后繼指令地址的寄存器是。A、指令寄存器B、程序計(jì)數(shù)器C、地址寄存器D、狀態(tài)條件寄存器8、EPROM是指。A、讀寫存儲(chǔ)器B、只讀存儲(chǔ)器C、可編程的只讀存儲(chǔ)器D、光擦除可編程的只讀存儲(chǔ)器9、堆棧尋址方式中，設(shè)A為累加器，SP為堆棧指示器，MSP為SP指示的棧頂單元。如果進(jìn)棧操作的動(dòng)作順序是（A）→MSP，(SP)―1→SP。那么出棧操作的動(dòng)作順序應(yīng)為。A、(MSP)→A，(SP)+1→SPB、(MSP)→A，（SP）―1→SPC、(SP―1)→SP，(MSP)→AD、(SP)+1→SP，(MSP)→A10、下面尾數(shù)（1位符號(hào)位）的表示中，不是規(guī)格化的尾數(shù)的是。A、0（原碼）B、0（原碼）C、0（補(bǔ)碼）D、1（補(bǔ)碼）11、在主存和CPU之間增加cache存儲(chǔ)器的目的是。A、增加內(nèi)存容量B、提高內(nèi)存可靠性C、解決CPU和主存之間的速度匹配問題D、增加內(nèi)存容量，同時(shí)加快存取速度12、CPU主要包括。A、控制器B、控制器、運(yùn)算器、cacheC、運(yùn)算器和主存D、控制器、ALU和主存13、設(shè)變址寄存器為X，形式地址為D，（X）表示寄存器X的內(nèi)容，變址尋址方式的有效地址為。A、EA=(X)+DB、EA=(X)+(D)C、EA=((X)+D)D、EA=((X)+(D))14、信息只用一條傳輸線，且采用脈沖傳輸?shù)姆绞椒Q為。A、串行傳輸B、并行傳輸C、并串行傳輸D、分時(shí)傳輸15、下述I/O控制方式中，主要由程序?qū)崿F(xiàn)的是。A、PPU(外圍處理機(jī))方式B、中斷方式C、DMA方式D、通道方式16、系統(tǒng)總線中地址線的功能是。A、用于選擇主存單元地址B、用于選擇進(jìn)行信息傳輸?shù)脑O(shè)備C、用于選擇外存地址D、用于指定主存和I/O設(shè)備接口電路的地址17、CRT的分辨率額為1024×1024，顏色深度為8位，則刷新存儲(chǔ)器的存儲(chǔ)容量是。A、2MBB、1MBC、8MBD、1024B18、設(shè)寄存器位數(shù)為8位，機(jī)器數(shù)采用補(bǔ)碼形式（含一位符號(hào)位）。對(duì)應(yīng)于十進(jìn)制數(shù)-27，寄存器內(nèi)為。A、27HB、9BHC、E5HD、5AH19、根據(jù)國標(biāo)規(guī)定，每個(gè)漢字在計(jì)算機(jī)內(nèi)占用存儲(chǔ)。A、一個(gè)字節(jié)B、二個(gè)字節(jié)C、三個(gè)字節(jié)D、四個(gè)字節(jié)20、某一SRAM芯片，其容量為512×8位，考慮電源端和接地端，該芯片引出線的最小數(shù)目應(yīng)為。A、23B、25C、50D、19二、填空題：（每空1分，共20分）1、設(shè)X=—，則[X]補(bǔ)為。2、漢字的、、是計(jì)算機(jī)用于漢字輸入、內(nèi)部處理、輸出三種不同用途的編碼。3、數(shù)控機(jī)床是計(jì)算機(jī)在方面的應(yīng)用，郵局把信件自動(dòng)分揀是在計(jì)算機(jī)方面的應(yīng)用。4、計(jì)算機(jī)軟件一般分為和兩大類。5、RISC的中文含義是；CISC的中文含義是。6、對(duì)動(dòng)態(tài)存儲(chǔ)器的刷新有兩種方式，它們是和。7、機(jī)器字長16位，表示浮點(diǎn)數(shù)時(shí)，階碼6位（階符1位），尾數(shù)10位（數(shù)符1位），則浮點(diǎn)補(bǔ)碼表示時(shí)，最大浮點(diǎn)數(shù)是，絕對(duì)值最小的非0的正數(shù)是。8、在存儲(chǔ)系統(tǒng)的Cache與主存層次結(jié)構(gòu)中，常會(huì)發(fā)生數(shù)據(jù)替換問題，此時(shí)我們較常使用的替換算法有和等。9、一條指令實(shí)際上包括兩種信息即和。10、按照總線仲裁電路的位置不同，可分為仲裁和仲裁。三、簡答題：（每題5分，共15分）1、CPU中有哪些主要寄存器？簡述這些寄存器的功能。2、RISC機(jī)器具有什么優(yōu)點(diǎn)，試簡單論述。3、計(jì)算機(jī)存儲(chǔ)系統(tǒng)分那幾個(gè)層次每一層次主要采用什么存儲(chǔ)介質(zhì)其存儲(chǔ)容量和存取速度的相對(duì)值如何變化四、綜合題：（共45分）1、求十進(jìn)制數(shù)―123的原碼表示，反碼表示，補(bǔ)碼表示和移碼表示（用8位二進(jìn)制表示，并設(shè)最高位為符號(hào)位，真值為7位）。（本題8分）2、基址寄存器的內(nèi)容為3000H，變址寄存器的內(nèi)容為02B0H，指令的地址碼為002BH，程序計(jì)數(shù)器（存放當(dāng)前正在執(zhí)行的指令的地址）的內(nèi)容為4500H，且存儲(chǔ)器內(nèi)存放的內(nèi)容如下：地址內(nèi)容002BH3500H302BH3500H32B0H5600H32DBH2800H3500H2600H452BH2500H（1）、若采用基址尋址方式，則取出的操作數(shù)是什么？（2）、若采用變址尋址（考慮基址）方式，取出的操作數(shù)是什么？（3）、若采用立即尋址方式，取出的操作數(shù)是什么？（4）、若采用存儲(chǔ)器間接尋址（不考慮基址）方式，取出的操作數(shù)是什么？（5）、若相對(duì)尋址用于轉(zhuǎn)移指令，則轉(zhuǎn)移地址是多少（本題10分）3、現(xiàn)有SRAM芯片容量為2K×4位，試用此芯片組成8K×8位的存儲(chǔ)器，（1）、共需要多少這樣的芯片（2）、要訪問此存儲(chǔ)器至少需要多少條地址線其中片內(nèi)尋址需幾條（本題6分）4、某雙面磁盤，每面有220道，已知磁盤轉(zhuǎn)速r=3000轉(zhuǎn)/分。數(shù)據(jù)傳輸率為175000B/s。求磁盤總?cè)萘?。（本題6分）5、設(shè)浮點(diǎn)數(shù)x=2＿011×，y=2＿010×(－（1）、計(jì)算x+y；（階碼與尾數(shù)均用補(bǔ)碼運(yùn)算）。（2）、計(jì)算x×y；（階碼用補(bǔ)碼運(yùn)算，尾數(shù)用原碼一位乘）。（本題15分）自測試卷A參考答案一、填空題（每空1分，共15分）1、分開計(jì)算，相乘兩數(shù)符號(hào)位的異或值。2、移，補(bǔ)3、水平，垂直4、匹配CPU和主存之間的速度5、超大規(guī)模集成電路，精簡指令系統(tǒng)計(jì)算機(jī)，直接存儲(chǔ)器存?。ㄔL問），動(dòng)態(tài)隨機(jī)讀寫存儲(chǔ)器。6、地址總線，數(shù)據(jù)總線，讀寫控制線7、存儲(chǔ)器二、單項(xiàng)選擇題（每題2分，共40分）1、b2、c3、c4、a5、d6、b7、b8、c9、d10、c11、b12、b13、d14、c15、a16、d17、d18、c19、a20、d三、簡答題（每題5分，共10分）1、映像方式有直接映像，全相聯(lián)映像，組相聯(lián)映像三種。直接映像是每個(gè)主存塊只能放到一個(gè)唯一對(duì)應(yīng)的Cache塊中，實(shí)現(xiàn)簡單但Cache利用率低；全相聯(lián)映像是每個(gè)主存塊可以放到任何一個(gè)Cache塊中，最靈活但實(shí)現(xiàn)的成本代價(jià)最大；組相聯(lián)映像時(shí)每個(gè)主存塊唯一對(duì)應(yīng)一個(gè)cache組，但可放到組內(nèi)任何一個(gè)塊中，是前兩種方式的折中。2、DRAM存儲(chǔ)器采用電容存放信息，由于電容漏電，保存信息經(jīng)過一段時(shí)間會(huì)丟失，故用刷新保證信息不丟失。常用的刷新方法有集中式刷新和分布式刷新。四、綜合題（共35分）1、（本題7分）（1）、操作控制字段18位，判別測試字段3位，控存容量是128×28；（2）、共16條指令，需112條微指令，控存合適，能滿足需要。2、（本題共12分）（1）、X和Y的表示為：X階碼：1111尾數(shù)：01011Y階碼：0010尾數(shù)：10101（2）、①、對(duì)階：Ex―Ey=保留Ey，X尾數(shù)右移3位。②、尾數(shù)加：得：③、規(guī)格化：已經(jīng)是④、舍入：尾數(shù)：⑤、判溢出：無溢出，故結(jié)果為：階碼0010尾數(shù)10110值：―×223、（本題共16分）（1）共需32個(gè)芯片，刷新信號(hào)周期約為μs，刷新行地址7位；（2）主存字塊標(biāo)記6位，組地址7位，塊內(nèi)地址3位。地址3280H在Cache的50H組內(nèi)。（3）連接情況大致如圖：自測試卷B參考答案一、單項(xiàng)選擇題：（每題1分，共20分）1、D2、A3、D4、B5、A6、D7、B8、D9、D10、D11、C12、B13、A14、A15、B16、D17、C18、C19、B20、D二、填空題：（每空1分，共20分）1、101012、輸入碼，機(jī)內(nèi)碼，字形碼3、自動(dòng)控制，人工智能4、系統(tǒng)軟件，應(yīng)用軟件5、精簡指令系統(tǒng)計(jì)算機(jī)，復(fù)雜指令系統(tǒng)計(jì)算機(jī)6、集中式刷新，分布式刷新7、（1—2—9）×231、2—41、8、先進(jìn)先出算法（FIFO），近期最少使用算法（LRU），9、操作碼，地址碼10、集中式，分布式三、簡答題：（每題5分，共15分）1、CPU有以下寄存器：①指令寄存器（IR）：用來保存當(dāng)前正在執(zhí)行的一條指令。②程序計(jì)數(shù)器（PC）：用來確定下一條指令的地址。③地址寄存器（AR）：用來保存當(dāng)前CPU所訪問的內(nèi)存單元的地址。④緩沖寄存器（DR）：<1>作為CPU和內(nèi)存、外部設(shè)備之間信息傳送的中轉(zhuǎn)站。<2>補(bǔ)償CPU和內(nèi)存、外圍設(shè)備之間在操作速度上的差別。<3>在單累加器結(jié)構(gòu)的運(yùn)算器中，緩沖寄存器還可兼作為操作數(shù)寄存器。⑤通用寄存器（AC）：當(dāng)運(yùn)算器的算術(shù)邏輯單元（ALU）執(zhí)行全部算術(shù)和邏輯運(yùn)算時(shí)，為ALU提供一個(gè)工作區(qū)。⑥狀態(tài)條件寄存器（PSW）：保存由算術(shù)指令和邏輯指令運(yùn)行或測試的結(jié)果建立的各種條件碼內(nèi)容。除此之外，還保存中斷和系統(tǒng)工作狀態(tài)等信息，以便使CPU和系統(tǒng)能及時(shí)了解機(jī)器運(yùn)行狀態(tài)和程序運(yùn)行狀態(tài)。2、RISC是精簡指令系統(tǒng)計(jì)算機(jī)，它有以下特點(diǎn)：①選取使用頻率最高的一些簡單指令，以及很有用但不復(fù)雜的指令。②指令長度固定，指令格式種類少，尋址方式種類少。③只有取數(shù)/存數(shù)指令訪問存儲(chǔ)器，其余指令的操作都在寄存器之間進(jìn)行。④大部分指令在一個(gè)機(jī)器周期內(nèi)完成。⑤CPU中通用寄存器數(shù)量相當(dāng)多。⑥以硬布線控制為主，不用或少用微指令碼控制。⑦一般用高級(jí)語言編程，特別重視編譯優(yōu)化工作，以減少程序執(zhí)行時(shí)間。3、分為高速Cache——主存——輔存三級(jí)層次結(jié)構(gòu)，容量從小到大，速度從高到低。存儲(chǔ)介質(zhì)：CacheSRAM主存DRAM輔存磁表面存儲(chǔ)器四、綜合題：（共45分）1、（本題8分）原碼：反碼：補(bǔ)碼：移碼：000001012、（本題10分）（1）、3500H（2）、2800H（3）、002BH（4）、2600H（5）、452BH3、（本題6分）（1）、8片（2）、13條，11條，4、（本題6分）解：因?yàn)镈r=r×Nr=3000轉(zhuǎn)/分=50轉(zhuǎn)/秒所以N=Dr/r=（175000B/s）/（50/s）=3500B磁盤總?cè)萘?3500B×220×2=1540000B=5、（本題15分）(1)階碼：11010尾數(shù)：（均為補(bǔ)碼）(2)階碼：11010（補(bǔ)碼）尾數(shù)：（原碼）（計(jì)算過程略）杭州電子科技大學(xué)2005年攻讀碩士學(xué)位研究生入學(xué)考試《計(jì)算機(jī)組成原理》試卷一、選擇題：（32分，每題2分）1、完整的計(jì)算機(jī)系統(tǒng)應(yīng)包括。A、運(yùn)算器、存儲(chǔ)器、控制器B、外設(shè)和主機(jī)C、主機(jī)和實(shí)用程序D、配套的硬件設(shè)備和軟件系統(tǒng)2、CPU是指。A、運(yùn)算器、存儲(chǔ)器、控制器B、控制器C、運(yùn)算器和控制器D、運(yùn)算器、控制器和主存3、Pentium是位微處理器。A、16B、32C、48D、644、用5位的補(bǔ)碼機(jī)器數(shù)來表示十進(jìn)制數(shù)–3，正確的表示形式是。A、10011B、11101C、11100D、011015、計(jì)算機(jī)系統(tǒng)中，使用總線來傳送信息，完整的一組總線通常包括。A、數(shù)據(jù)總線、地址總線、控制總線B、數(shù)據(jù)總線、地址總線C、接口總線、系統(tǒng)總線D、底板總線、CPU總線6、在浮點(diǎn)數(shù)編碼表示中，機(jī)器數(shù)由構(gòu)成，是隱含規(guī)定的。A、階碼B、符號(hào)C、尾數(shù)D、基數(shù)E、階碼和尾數(shù)7、算術(shù)/邏輯運(yùn)算單元74181ALU可完成。A、16種算術(shù)運(yùn)算功能B、16種邏輯運(yùn)算功能C、16種算術(shù)運(yùn)算功能和16種邏輯運(yùn)算功能D、4位乘法運(yùn)算和除法運(yùn)算功能8、在定點(diǎn)二進(jìn)制運(yùn)算器中，減法運(yùn)算一般通過來實(shí)現(xiàn)。A、原碼運(yùn)算的二進(jìn)制減法器B、補(bǔ)碼運(yùn)算的二進(jìn)制減法器C、原碼運(yùn)算的十進(jìn)制加法器D、補(bǔ)碼運(yùn)算的二進(jìn)制加法器9、若浮點(diǎn)數(shù)用補(bǔ)碼表示，則判斷運(yùn)算結(jié)果是否為規(guī)格化數(shù)的方法是。A、階符與數(shù)符相同為規(guī)格化數(shù)B、階符與數(shù)符相異為規(guī)格化數(shù)C、數(shù)符與尾數(shù)小數(shù)點(diǎn)后第一位數(shù)字相異為規(guī)格化數(shù)D、數(shù)符與尾數(shù)小數(shù)點(diǎn)后第一位數(shù)字相同為規(guī)格化數(shù)10、交叉存儲(chǔ)器實(shí)質(zhì)上是一種存儲(chǔ)器，它能執(zhí)行獨(dú)立的讀寫操作。A、模塊式，并行，多個(gè)B、模塊式，串行，多個(gè)C、整體式，并行，一個(gè)D、整體式，串行，多個(gè)11、主存儲(chǔ)器和CPU之間增加cache的目的是。A、解決CPU和主存之間的速度匹配問題B、擴(kuò)大主存儲(chǔ)器容量C、擴(kuò)大CPU中通用寄存器的數(shù)量D、既擴(kuò)大主存儲(chǔ)器容量，又?jǐn)U大CPU中通用寄存器的數(shù)量12、微程序控制器中，機(jī)器指令與微指令的關(guān)系是。A、每一條機(jī)器指令由一條微指令來執(zhí)行B、每一條機(jī)器指令由一段微指令編寫的微程序來解釋執(zhí)行C、每一條機(jī)器指令組成的程序可由一條微指令來執(zhí)行D、一條微指令由若干條機(jī)器指令組成13、假定下列字符碼中有奇偶校驗(yàn)位，但沒有數(shù)據(jù)錯(cuò)誤，采用奇校驗(yàn)的字符碼是。A、B、C、01000010D、14、存儲(chǔ)周期是指。A、主存中讀取一個(gè)單元的時(shí)間B、主存中寫入一個(gè)單元的時(shí)間C、連續(xù)兩次訪問主存單元的最短時(shí)間間隔D、主存中訪問一個(gè)存儲(chǔ)單元的平均時(shí)間15、虛擬存儲(chǔ)器可以實(shí)現(xiàn)。A、提高主存儲(chǔ)器的存取速度B、擴(kuò)大主存儲(chǔ)器的可用存儲(chǔ)空間，并能進(jìn)行自動(dòng)管理和調(diào)度C、提高外存儲(chǔ)器的存取速度D、擴(kuò)大外存儲(chǔ)器的存儲(chǔ)空間16、常用的虛擬存儲(chǔ)系統(tǒng)由兩級(jí)存儲(chǔ)器組成。A、主存–輔存B、Cache–主存C、Cache–輔存D、通用寄存器–主存二、計(jì)算題：（16分，每題8分）1、已知X=，Y=―，使用變形補(bǔ)碼（雙符號(hào)補(bǔ)碼）求[X+Y]補(bǔ)和[X―Y]補(bǔ)，并指出運(yùn)算結(jié)果有否溢出。2、選用32K×8位的SRAM芯片構(gòu)成128K×16位的主存儲(chǔ)器，問：（1）CPU的數(shù)據(jù)寄存器需要多少位？（2）CPU的地址寄存器需要多少位？（3）共需要多少片SRAM芯片？三、問答題：（36分，每題6分）1、按馮諾依曼計(jì)算機(jī)體系結(jié)構(gòu)的基本思想設(shè)計(jì)的計(jì)算機(jī)硬件系統(tǒng)包括什么2、簡述SRAM和DRAM的區(qū)別？3、控制器按其結(jié)構(gòu)可以分為哪兩類？對(duì)比它們的特點(diǎn)。4、控制器由哪幾個(gè)部件構(gòu)成它們各自有什么功能5、Cache有哪幾種地址映射方法簡述各自的映射原理和特點(diǎn)6、寫出指令系統(tǒng)的常見的、基本的尋址方式。四、綜合題：（66分）1、某機(jī)字長8位，CPU地址總線16位，數(shù)據(jù)總線8位，存儲(chǔ)器按字節(jié)編址，CPU的控制信號(hào)線有：MREQ#（存儲(chǔ)器訪問請(qǐng)求，低電平有效），R/W#（讀寫控制，低電平為寫信號(hào)，高電平為讀信號(hào)）。試問：①、若該機(jī)主存采用16K×1位的DRAM芯片（內(nèi)部為128×128陣列）構(gòu)成最大主存空間，則共需要多少個(gè)芯片若采用異步刷新方式，單元刷新周期為2ms，則刷新信號(hào)的周期為多少時(shí)間刷新用的行地址為幾位（8分）②、若用4個(gè)8K×4位的SRAM芯片和2個(gè)4K×8位的SRAM芯片構(gòu)成24K×8位的RAM存儲(chǔ)區(qū)域，起始地址為0000H，假設(shè)SRAM芯片有CS#（片選，低電平有效）和WE#（寫使能，低電平有效）信號(hào)控制端。（1）試畫出地址譯碼方案；寫出RAM的地址范圍。（8分）（2）并畫出SRAM與CPU的連接圖，請(qǐng)標(biāo)明SRAM芯片個(gè)數(shù)、譯碼器的輸入輸出線、地址線、數(shù)據(jù)線、控制線及其連接。（10分）2、設(shè)有浮點(diǎn)數(shù)，X=25×（9/16），Y=23×（–13/64），階碼用4位（含1位符號(hào)位）補(bǔ)碼表示，尾數(shù)用5位（含1位符號(hào)位）補(bǔ)碼表示。（1）寫出X與Y的浮點(diǎn)數(shù)表示。（8分）（2）求真值X+Y=？要求寫出完整的浮點(diǎn)運(yùn)算步驟。（8分）2006年攻讀碩士學(xué)位研究生入學(xué)考試《計(jì)算機(jī)組成原理》試題一、選擇題：（每空2分，共40分）1、指令系統(tǒng)中采用不同尋址方式的目的主要是（）。A、實(shí)現(xiàn)存儲(chǔ)程序和程序控制B、縮短指令長度，擴(kuò)大尋址空間，提高編程靈活性C、可以直接訪問外設(shè)D、提供擴(kuò)展操作碼的可能并降低指令譯碼難度2、寄存器間接尋址方式中，操作數(shù)處于（）中。A、通用寄存器B、主存C、程序計(jì)數(shù)器D、堆棧3、1位奇校驗(yàn)?zāi)軝z測出（）存儲(chǔ)器錯(cuò)誤。A、1位