FPGA器件與MATLAB接口仿真過(guò)程

1、FPGA器器件的開(kāi)開(kāi)發(fā)平臺(tái)臺(tái)與MAATLAAB接口口仿真引言 現(xiàn)場(chǎng)場(chǎng)可編程程邏輯門門陣列FFPGAA器件的的出現(xiàn)是是超大規(guī)規(guī)模集成成電路技技術(shù)和計(jì)計(jì)算機(jī)輔輔助設(shè)計(jì)計(jì)技術(shù)發(fā)發(fā)展的結(jié)結(jié)果。FFPGAA器件集集成度高高、體積積小，具具有通過(guò)過(guò)用戶編編程實(shí)現(xiàn)現(xiàn)專門應(yīng)應(yīng)用功能能。它允允許電路路設(shè)計(jì)者者利用基基于計(jì)算算機(jī)的開(kāi)開(kāi)發(fā)平臺(tái)臺(tái)，經(jīng)過(guò)過(guò)設(shè)計(jì)輸輸入、仿仿真、測(cè)測(cè)試和校校驗(yàn)，直直到達(dá)到到預(yù)期的的結(jié)果。目目前使用用最多的的Quaartuus III 軟軟件支持持幾乎所所有的EEDA工工具，并并且可以以通過(guò)命命令行或或Tcll腳本與與第三方方EDAA工具之之間進(jìn)行行無(wú)縫連連接。但但在很多多工程設(shè)設(shè)計(jì)應(yīng)用用中

2、，由由FPGGA器件件完成的的主程序序中只完完成大量量的數(shù)學(xué)學(xué)運(yùn)算，程程序調(diào)試試時(shí)以二二進(jìn)制輸輸出的信信號(hào)可視視性差，給給設(shè)計(jì)人人員進(jìn)行行仿真、調(diào)調(diào)試帶來(lái)來(lái)了很多多不便。對(duì)對(duì)于很多多工程設(shè)設(shè)計(jì)人員員來(lái)說(shuō)MMATLLAB是是一種熟熟悉的具具有強(qiáng)大大的運(yùn)算算功能和和波形仿仿真、分分析功能能的軟件件，如果果能將FFPGAA與MAATLAAB接口口，就可可以快速速、準(zhǔn)確確、直觀觀地對(duì)FFPGAA程序進(jìn)進(jìn)行校驗(yàn)驗(yàn)和仿真真，尤其其在波形形信號(hào)處處理等工工程應(yīng)用用領(lǐng)域具具有實(shí)際際意義。Quarttus II 開(kāi)發(fā)軟軟件Alterra公司司的QuuarttusIII軟件件提供了了可編程程片上系系統(tǒng)（SSOPC

3、C）設(shè)計(jì)計(jì)的一個(gè)個(gè)綜合開(kāi)開(kāi)發(fā)環(huán)境境。Quuarttus II 開(kāi)發(fā)工工具人機(jī)機(jī)界面友友好、易易于使用用、性能能優(yōu)良，并并自帶編編譯、仿仿真功能能。QuuarttusIII軟件件支持VVHDLL和Veerillog硬硬件描述述語(yǔ)言的的設(shè)計(jì)輸輸入、基基于圖形形的設(shè)計(jì)計(jì)輸入方方式以及及集成系系統(tǒng)級(jí)設(shè)設(shè)計(jì)工具具。QuuarttusIII軟件件可以將將設(shè)計(jì)、綜綜合、布布局和布布線以及及系統(tǒng)的的驗(yàn)證全全部都整整合到一一個(gè)無(wú)縫縫的環(huán)境境之中，其其中也包包括和第第三方EEDA工工具的接接口。QQuarrtussII設(shè)設(shè)計(jì)軟件件根據(jù)設(shè)設(shè)計(jì)者需需要提供供了一個(gè)個(gè)完整的的多平臺(tái)臺(tái)開(kāi)發(fā)環(huán)環(huán)境，它它包含整整個(gè)FPPGA

4、和和CPLLD設(shè)計(jì)計(jì)階段的的解決方方案。圖圖1說(shuō)明明了QuuarttusIII軟件件的開(kāi)發(fā)發(fā)流程。在實(shí)際應(yīng)用用設(shè)計(jì)中中，對(duì)程程序原理理性及可可執(zhí)行性性的驗(yàn)證證主要集集中在程程序修改改階段，尤尤其在處處理的數(shù)數(shù)據(jù)復(fù)雜雜、繁多多時(shí)，QQuarrtuss III自帶的的波形輸輸入仿真真就很難難實(shí)現(xiàn)程程序的驗(yàn)驗(yàn)證，而而且輸出出的數(shù)據(jù)據(jù)不能方方便的以以波形圖圖示直觀觀的呈現(xiàn)現(xiàn)，給程程序設(shè)計(jì)計(jì)者在校校驗(yàn)程序序階段帶帶來(lái)了很很多的不不便。再再有，在在很多數(shù)數(shù)字電路路設(shè)計(jì)中中，考慮慮成本的的問(wèn)題，F(xiàn)FPGAA實(shí)現(xiàn)的的往往是是設(shè)計(jì)的的核心部部分，而而很多的的外圍電電路如AA/D轉(zhuǎn)轉(zhuǎn)換器、DD/A轉(zhuǎn)轉(zhuǎn)換器等等仍然

5、使使用傳統(tǒng)統(tǒng)的接口口芯片來(lái)來(lái)實(shí)現(xiàn)。而而QuaartuusIII 設(shè)計(jì)計(jì)只是針針對(duì)數(shù)字字信號(hào)，并并不支持持模擬量量的輸入入。而僅僅僅為了了便于程程序的驗(yàn)驗(yàn)證而用用FPGGA實(shí)現(xiàn)現(xiàn)這些外外圍電路路，不但但會(huì)大大大延長(zhǎng)程程序的開(kāi)開(kāi)發(fā)周期期，更會(huì)會(huì)增大開(kāi)開(kāi)發(fā)的成成本。而而MATTLABB具有強(qiáng)強(qiáng)大的運(yùn)運(yùn)算功能能，可以以容易的的實(shí)現(xiàn)AA/D、DD/A轉(zhuǎn)轉(zhuǎn)換等外外圍電路路功能，并并能以波波形形式式將結(jié)果果直觀地地呈現(xiàn)，極極大地方方便了程程序設(shè)計(jì)計(jì)人員設(shè)設(shè)計(jì)應(yīng)用用系統(tǒng)。 QuarttusIII與MMatllab的的接口實(shí)實(shí)現(xiàn)接口原理VHDL程程序從根根本上講講就是將將一些現(xiàn)現(xiàn)有的數(shù)數(shù)據(jù)進(jìn)行行處理，并并輸出預(yù)

6、預(yù)期的數(shù)數(shù)據(jù)。QQuarrtussII 軟件的的波形文文件（.vwff文件）可可以根據(jù)據(jù)設(shè)計(jì)人人員的要要求靈活活輸入。但但在大多多數(shù)情況況下需要要仿真的的波形數(shù)數(shù)據(jù)數(shù)量量龐大，這這樣的輸輸入方式式就明顯顯不能滿滿足仿真真的要求求了。而而上述提提到的一一些外圍圍電路的的作用也也是將需需要處理理的數(shù)據(jù)據(jù)輸入到到程序中中，并將將處理過(guò)過(guò)的數(shù)據(jù)據(jù)輸出到到指定的的裝置。根根據(jù)這一一原理，用用一個(gè)輸輸入、輸輸出寄存存器就可可以方便便的實(shí)現(xiàn)現(xiàn)與MAATLAAB之間間的接口口了。QQuarrtussII工工具中提提供了很很多種類類的寄存存器宏模模塊，并并能根據(jù)據(jù)用戶的的要求進(jìn)進(jìn)行編輯輯。使用用這些宏宏模塊可可

7、以很容容易地實(shí)實(shí)現(xiàn)與MMATLLAB之之間的接接口。下下面就是是幾種RRAM宏宏模塊：接口的實(shí)現(xiàn)現(xiàn) 數(shù)據(jù)的輸入入很多FPGGA程序序在仿真真時(shí)，需需要輸入入特定條條件下的的數(shù)值。程程序設(shè)計(jì)計(jì)時(shí)，可可以在輸輸入端口口前加一一個(gè)預(yù)置置的存儲(chǔ)儲(chǔ)器，那那么初始始數(shù)據(jù)的的輸入就就變成了了該寄存存器的初初始化。一一般情況況下，這這些初始始數(shù)據(jù)很很容易用用MATTLABB軟件經(jīng)經(jīng)過(guò)計(jì)算算實(shí)現(xiàn)。QQuarrtussII中中提供了了兩種寄寄存器的的初始文文件格式式，.mmif文文件和.hexx文件。由由MATTLABB生成的的數(shù)據(jù)可可以方便便的根據(jù)據(jù)指定路路徑加載載到寄存存器模塊塊中。數(shù)據(jù)的輸出出數(shù)據(jù)輸出和和數(shù)

8、據(jù)輸輸入的原原理是相相同的。將將寄存器器中的.miff文件或或.heex文件件導(dǎo)出，并并加載到到MATTLABB中相應(yīng)應(yīng)的變量量中，MMATLLAB的的波形仿仿真功能能就可使使設(shè)計(jì)人人員方便便直觀地地觀察程程序結(jié)果果了，這這樣大大大地方便便了設(shè)計(jì)計(jì)人員在在設(shè)計(jì)早早期對(duì)程程序進(jìn)行行校驗(yàn)。 應(yīng)用舉例這里以一個(gè)個(gè)簡(jiǎn)單的的FFTT諧波分分析過(guò)程程的設(shè)計(jì)計(jì)為例，說(shuō)說(shuō)明如何何在FPPGA設(shè)設(shè)計(jì)中靈靈活地應(yīng)應(yīng)用MAATLAAB來(lái)完完成設(shè)計(jì)計(jì)的初步步仿真和和驗(yàn)證。FFPGAA的快速速運(yùn)算雖雖然能更更好的實(shí)實(shí)現(xiàn)了FFFT，但但大多數(shù)數(shù)FFTT設(shè)計(jì)并并不能預(yù)預(yù)知處理理對(duì)象的的準(zhǔn)確波波形，而而QuaartuusII

9、I更不能能提供直直觀的結(jié)結(jié)果觀察察。為了了驗(yàn)證設(shè)設(shè)計(jì)的可可行性，在在設(shè)計(jì)時(shí)時(shí)，在輸輸入、輸輸出端分分別設(shè)置置一個(gè)數(shù)數(shù)據(jù)存儲(chǔ)儲(chǔ)器，數(shù)數(shù)據(jù)存入入的時(shí)序序可以根根據(jù)設(shè)計(jì)計(jì)的要求求靈活控控制，存存儲(chǔ)需要要的數(shù)據(jù)據(jù)。需要要注意的的一點(diǎn)就就是，對(duì)對(duì)于大量量數(shù)據(jù)的的波形驗(yàn)驗(yàn)證，存存儲(chǔ)器的的加入會(huì)會(huì)使設(shè)計(jì)計(jì)的資源源變大，初初步驗(yàn)證證時(shí)需使使用比預(yù)預(yù)計(jì)的容容量大的的器件。在在程序的的初步驗(yàn)驗(yàn)證之后后，就可可以在預(yù)預(yù)定的器器件中進(jìn)進(jìn)行編譯譯配置，然然后進(jìn)行行進(jìn)一步步的調(diào)試試。 程程序設(shè)計(jì)計(jì)如圖2所示示，程序序設(shè)計(jì)大大致分為為四個(gè)模模塊，主主程序模模塊、輸輸入存儲(chǔ)儲(chǔ)器、輸輸出存儲(chǔ)儲(chǔ)器以及及控制模模塊。主主程序模模塊

10、是FFFT的的設(shè)計(jì)程程序，來(lái)來(lái)完成預(yù)預(yù)期的數(shù)數(shù)據(jù)處理理，而輸輸入、輸輸出存儲(chǔ)儲(chǔ)器則為為與Maatlaab的接接口程序序，控制制模塊則則控制數(shù)數(shù)據(jù)的輸輸入、輸輸出，也也即是接接口模塊塊的控制制。接口的設(shè)計(jì)計(jì) 假設(shè)設(shè)計(jì)時(shí)時(shí)的A/D接口口采樣頻頻率為550kHHz，即即一個(gè)周周期內(nèi)的的采樣點(diǎn)點(diǎn)數(shù)為110000點(diǎn)。在在MATTLABB中可以以很容易易的實(shí)現(xiàn)現(xiàn)公式(1)所所示的信信號(hào)的AA/D采采樣。根根據(jù)采樣樣要求，就就可以確確定輸入入存儲(chǔ)器器的容量量為122 10000bbit。將將MATTLABB中生成成的目標(biāo)標(biāo)向量以以相應(yīng)的的二進(jìn)制制表示，并并導(dǎo)入到到該輸入入存儲(chǔ)器器中，就就完成了了輸入存存儲(chǔ)器

11、的的初始化化。所得得的結(jié)果果輸出原原理亦同同，在MMATLLAB中中建立大大小相當(dāng)當(dāng)?shù)南蛄苛?，將輸輸出存?chǔ)儲(chǔ)器中的的數(shù)據(jù)導(dǎo)導(dǎo)入到該該向量就就可以直直觀的形形式觀察察輸出的的結(jié)果。那那么設(shè)計(jì)計(jì)中的關(guān)關(guān)鍵問(wèn)題題主要就就集中在在了控制制模塊的的設(shè)計(jì)。該該模塊的的時(shí)序必必須與外外圍電路路時(shí)序、主主程序中中的時(shí)序序相匹配配，以達(dá)達(dá)到逼真真模擬真真實(shí)A/D等外外圍電路路的作用用。結(jié)果仿真 任意取兩個(gè)個(gè)不同的的輸入信信號(hào)如下下：按照上述的的程序設(shè)設(shè)計(jì)流程程，可以以由FPPGA快快速計(jì)算算得到任任意波形形的FFFT處理理結(jié)果，并并以直觀觀的結(jié)果果方便程程序設(shè)計(jì)計(jì)人員的的初步程程序調(diào)試試。結(jié)論FPGA器器件的最最大的優(yōu)優(yōu)勢(shì)就是是具有更更快的速速度、更更靈活