集成電路設(shè)計第一、二章小測試_第1頁
集成電路設(shè)計第一、二章小測試_第2頁
全文預(yù)覽已結(jié)束

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領(lǐng)

文檔簡介

1、2006年 韓 良小測試1.簡單和填空（14分） （1）什么是集成電路？（2分） （2）何謂硅柵自對準？（2分） （3）至少說出兩種CMOS相對于Bipolar的優(yōu)缺點。（4分） （4）特征尺寸是集成電路器件中最細線條的寬度，對MOS器件常指最小的 長度，特征尺寸的減少主要取決于 。（2分） （5）在N阱CMOS集成電路中，n阱作為_的襯底，一般接_電位；p型襯底硅片作為_的襯底，一般接_電位。 （4分）時間：10分鐘2006年 韓 良時間：40分鐘2.下圖是橫向PNP管的刨面圖。（1）說明是如何實現(xiàn)隔離的。(5分)（2）畫出其平面圖。(10分)（3）給出寄生管子和原PNP管的連接關(guān)系。（5分

2、）（4）說明什么情況有源寄生對原器件的影響最大，為什么？（16分） 2006年 韓 良 3.采用N阱硅柵CMOS工藝設(shè)計集成電路版圖時用到的版圖層次有：poly(多晶)，active(有源區(qū))，contact(接觸孔)，nwell(N阱)，pplus(P+注入)，metal1(金屬1)，pad(鈍化窗口)，metal2(金屬2)，via(通孔) (1) 請按工藝流程的先后順序?qū)λ鼈冞M行排序 。(9分) (2) pmos管的源漏區(qū)是由哪些層次版圖數(shù)據(jù)確定的？(4分) (3) 哪個層次版圖數(shù)據(jù)制作的掩膜版是用來進行局部氧化用的？局部氧化的作用是什么？ （7分）時間：20分鐘2006年 韓 良 4. 電路提取 (1)圖中所示的A-A切面畫出剖面結(jié)構(gòu)示意圖。（15分） (2)提取電路并分析該電路

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論