計算機組成原理主存儲器

1、第四章 主存儲器14.1 存儲器和存儲系統(tǒng)存儲器：存放計算機程序和數(shù)據(jù)的設備存儲系統(tǒng)：包括存儲器以及管理存儲器的軟硬件和相應的設備2CPUCACHE主存（內存）輔存（外存）存儲系統(tǒng)的層次結構根據(jù)各種存儲器的存儲容量、存取速度和價格比的不同，將它們按照一定的體系結構組織起來，使所放的程序和數(shù)據(jù)按照一定的層次分布在各種存儲器中。31、主存和高速緩存之間的關系Cache引入為解決cpu和主存之間的速度差距,提高整機的運算速度,在cpu和主存之間插入的由高速電子器件組成的容量不大,但速度很高的存儲器作為緩沖區(qū)。Cache特點存取速度快，容量小，存儲控制和管理由硬件實現(xiàn)。Cache工作原理在較短時間內由

2、程序產生的地址往往集中在存儲器邏輯地址空間的很小范圍內。（指令分布的連續(xù)性和循環(huán)程序及子程序的多次執(zhí)行：程序訪問的局部性）數(shù)據(jù)分布不如指令明顯，但對數(shù)組的訪問及工作單元的選擇可使存儲地址相對集中。42、主存與輔存之間的關系主存(半導體)：優(yōu):速度快缺:容量受限,單位成本高,斷電丟失信息輔存(光盤,磁盤) :優(yōu):容量大,信息長久保存,單位成本低缺:存取速度慢數(shù)據(jù)存儲： CPU正在運行的程序和數(shù)據(jù)存放在主存，暫時不用的程序和數(shù)據(jù)存放在輔存，輔存只與主存進行數(shù)據(jù)交換。54.2 存儲器的類型和特點按存儲介質分半導體存儲器、磁表面存儲器、光存儲器按讀寫性質分隨機讀寫存儲器（RAM）靜態(tài)存儲器（SRAM）

3、；動態(tài)存儲器（DRAM）。 它們存儲的內容斷電則消失故稱為易失性存儲器。只讀存儲器（ROM）掩膜型ROM，EPROM，EEPROM。 其內容斷電也不消失故稱為非易失性存儲器。按在計算機中的層次作用分主存儲器、輔助存儲器、高速緩沖存儲器。64.3 存儲器的主要技術指標存儲容量：存放信息的總數(shù)，通常以字節(jié) Byte)為單位B、KB、MB、GB、TB。存儲周期：CPU連續(xù)兩次訪問存儲器所需要的最短時間間隔。最大存取時間:是存儲器從接到尋找存儲單元的地址碼開始,到讀出或存入數(shù)據(jù)為止所需的時間。存儲器的價格：通常以每位價格P來衡量。其他： 可靠性、存儲密度、信息存儲的長期性、功耗(分操作功耗和維持功耗)

4、、物理尺寸(集成度)。74.4 主存儲器的基本操作CPU通過AR（地址寄存器）、DR（數(shù)據(jù)寄存器）和總線與主存進行數(shù)據(jù)傳送。為了從存儲器中取一個信息字，CPU必須指定存儲器字地址并進行“讀”操作，同時等待從主存儲器發(fā)來的回答信號通知CPU讀操作完成、主存儲器通過ready線做出回答，若ready信號為“1，說明存儲字的內容已經(jīng)讀出，并放在數(shù)據(jù)總線上，送入DR、這時“取”數(shù)操作完成。為了“存”一個字到主存，CPU先將信息在主存中的地址經(jīng)AR送地址總線，并將信息字送DR、同時發(fā)出寫命令。此后，CPU等待寫操作完成信號。主存儲器從數(shù)據(jù)總線接收到信息字并按地址總線指定的地址存儲，然后經(jīng)ready控制線

5、發(fā)回存儲器操作完成信號、這時存數(shù)操作完成。8MARK位MDRN位CPU存儲器ABRDWRDBReady2K字（N位/字）94.5 半導體存儲器4.5.1常用半導體存儲器RAM和ROMRAM組成結構器件分雙極型和MOS型。雙極型：速度快、集成度低、功耗大、成本高。MOS型:速度低，集成度高，功耗低，工藝簡單。RAM分類： SRAM、 FPRAM、EDORAM、SDRAM、SGRAM、DDRRAM、RDRAM。ROM分類:掩膜ROM、PROM、EPROM、EEPROM。104.5.2存儲器的基本結構及各部分的功能1、半導體存儲器的基本組成存儲矩陣地址譯碼器三態(tài)雙向緩沖器存儲控制邏輯A0A1AF-1

6、D0D1DW-1R/WCECE112、存儲矩陣一個基本單元電路只能存放一位二進制信息，為保存大量信息，存儲器中需要將許多基本單元電路按一定的順序排列成陣列形式，這樣的這列稱為存儲矩陣。排列方式：字結構位結構12字結構： 同一芯片存放一個字的多位(1024b=128B)。優(yōu)點： 選中某個單元,其包含的各位信息可從同一芯片讀出。缺點： 芯片外引線較多，成本高。適合容量小的靜態(tài)RAM。01127字結構D7 D6 D01310221023123位結構位結構： 同一芯片存放多個字的同一位。優(yōu)點： 芯片的外引線少。缺點： 是需要多個芯片組合工作。適合動態(tài)RAM和大容量靜態(tài)RAM。143、地址譯碼器功能:接

7、收系統(tǒng)總線傳來的地址信號，產生地址譯碼信號后，選中存儲矩陣中的某個或幾個基本存儲單元。分類：單譯碼、雙譯碼。單譯碼方式適合小容量的存儲器。例如：地址線12根，對應4096狀態(tài)，需4096譯碼線。雙譯碼方式適合大容量存儲器(矩陣譯碼器）。分X、Y兩個方向的譯碼。例如：地址線12根。X、Y方向各6根，4096狀態(tài)，128根譯碼線。15單譯碼存儲結構 （64*8位）0,00,763，063，7X地址譯碼器A0A5X0X63三態(tài)雙向緩沖存儲器D0 D7R/WCE16雙譯碼存儲結構174.5.3 半導體隨機存儲器靜態(tài)隨機存儲器SRAM動態(tài)隨機存儲器DRAM18選擇線I/OI/OVccQ3Q4Q5Q6Q1

8、Q21. 靜態(tài)RAM的工作原理192、單管動態(tài)RAM工作原理刷新放大器行選擇信號列選擇信號數(shù)據(jù)輸入/輸出線QC204.8 主存儲器的組成與控制主存儲器：計算機中存放當前正在執(zhí)行的程序和其使用數(shù)據(jù)的存儲器。存儲器的地址：對存儲單元進行順序編號。地址空間：地址長度所限定能訪問的存儲單元數(shù)目。21主存儲器的基本組成與結構MAR地址譯碼器存儲體讀寫電路MDRK位地址總線.N位數(shù)據(jù)總線 控制電路控制信號、主存儲器的基本結構22 I/O I/O4.8.1 存儲器容量的擴展1、位擴展4M1 I/O I/O數(shù)據(jù)線8條D7。 。D0地址線22條A21A0CSR/W232、字擴展 CS1M 8R/W D7D0 C

9、S1M 8R/W D7D0R/WA20A19A0A19A0A19A0243、字位擴展如果一個存儲容量為M 字N位所用芯片規(guī)格為L字 K位那么這個存儲器共用M/L N/K個芯片例如：要組成16M 8位的存儲器系統(tǒng)，目前有芯片規(guī)格為4M 1位若干片需用32片若有芯片規(guī)格為1M 8位則需用16片258 片4片A23A2216M*8位 D7D0CS I/O 4M*1位A21A0R/WCS I/O 4M*1位A21A0R/WCS I/O 4M*1位A21A0R/WCS I/O 4M*1位A21A0R/WA21A0譯碼器Y0Y326例如：使用Intel2114芯片（1K*4bit）擴展為4K*8bit存儲

10、器274.8.2 存儲控制 在存儲器中，往往需要增設附加電路、這些附加電路包括地址多路轉換線路、地址選通、刷新邏輯，以及讀/寫控制邏輯等。在大容量存儲器芯片中，為了減少芯片地址線引出端數(shù)目將地址碼分兩次送到存儲器芯片，因此芯片地址線引出端減少到地址碼的一半。 刷新邏輯是為動態(tài)MOS隨機存儲器的刷新準備的、通過定時刷新、保證動態(tài)MOS存儲器的信息不致丟失。28 （1）DRAM的刷新 動態(tài)MOS存儲器采用“讀出”方式進行刷新，因為在讀出的過程中恢復了存儲單元的MOS柵極電容電荷，并保持原單元的內容。所以讀出過程就是再生的過程。 刷新周期（再生周期）： 從上次對存儲器刷新結束到下一次對整個存儲器全部

11、刷新一遍為止，這一段時間間隔稱為刷新周期或者再生周期，通常為2ms。29 （2）刷新方式 集中式刷新： 集中式刷新指在一個刷新周期內，利用一段固定的時間依次對存儲器的所有行逐一再生，在此期間停止對存儲器的讀和寫。 例如，一個存儲器矩陣為128128，讀寫周期為0.5s，刷新周期為2ms，其刷新工作時序為： 2ms內的工作周期為：2ms0.5s4000（個） 刷新所用的時間為：1280.5s64s 刷新所用的工作周期為：128個30 集中刷新的特點： 優(yōu)點是平均讀寫周期較短，適用于高速存儲器。 缺點是在刷新期間不能訪問存儲器，有時會影響計算機系統(tǒng)的正常工作。012387138723999讀寫操作

12、刷新3872周期(1936)128周期(64)刷新間隔31 分布式刷新方式： 把每一行的再生分散到各個工作周期中去，一個存儲器的系統(tǒng)工作周期分為兩個部分，前半部分用于正常的讀寫、保持；后半部分用于再生某行。這樣系統(tǒng)的工作時間增加一倍。 例如計算上例中改為分布刷新的時序關系： 系統(tǒng)的工作周期為：0.5s0.5s1s 系統(tǒng)的刷新周期為：1s128128s32WRREFREFWRREFWR刷新周期Tc01127 分布刷新的特點： 優(yōu)點是不存在死時間。 缺點是工作周期較長，存儲器不能夠高速工作。33 異步刷新方式： 在刷新周期內分散將存儲器刷新一遍。方法： 將刷新周期除以行數(shù)，得到時間間隔t，利用邏輯

13、電路每隔t產生一次刷新請求。 例如前例中如果采用異步刷新，需要多長時間提出一次刷新請求？ 應在2ms內分散的對128行進行刷新操作，所以t2ms12815.6s。即每15.6s提出一次刷新請求，每次刷新一行。34 （3）存儲器控制電路 動態(tài)MOS存儲器的刷新過程要求有硬件電路的支持，這些控制線路可以集中在一個半導體芯片上，形成DRAM控制器，是CPU和DRAM之間的接口電路。35電 路 組 成ABRWRASCASWE地址364.9 多體交叉存儲器1、 編址方式 計算機中大容量的主存，可由多個存儲體組成，每個體都具有自己的讀寫線路、地址寄存器和數(shù)據(jù)寄存器，稱為存儲模塊。 這種多模塊存儲器可以實現(xiàn)重疊與交叉存取，如果在M個模塊上交叉編址（M2m），則稱為模 M交叉編址。通常采用的編址方式如下：設存儲器包括個模塊，每個模塊的容量為，各存儲模塊進行低位交叉編址，連續(xù)的地址分布在相鄰的模塊中。第i