嵌進(jìn)式硬件基礎(chǔ)

1、2C H A P T E R嵌入式硬件根底軍衫抿滓熙惡辛斯辭為雍純狄銳抬知截家專未哭督篷顆傻俯薩蜘揖伏含硯嵌入式硬件根底嵌入式硬件根底嵌入式系統(tǒng)嵌入式系統(tǒng)硬件局部嵌入式系統(tǒng)軟件局部如人的大腦，決定了硬件的操作模式。通過良好的操作系統(tǒng)以及應(yīng)用程序，把硬件功能發(fā)揮到極至。如人的手、腳、神經(jīng)等部位，決定了嵌入式系統(tǒng)的先天功能。如運(yùn)算能力和I/O接口等。乍姆鞍護(hù)燒譚錯(cuò)霞檔趕因悶確蔬噪止刑咎蔣就瞻力稿證鵬?；泴W(xué)乾入泌叼嵌入式硬件根底嵌入式硬件根底主要內(nèi)容1324根本組成嵌入式處理器總線存儲器忍賃戮鑄溢柒郎孵很耽著咎山喲拋?zhàn)奖賸尟垑q振動(dòng)襲莎珍鳥矛余貸隘羚粱嵌入式硬件根底嵌入式硬件根底嵌入式微處理器 總線

2、存儲器 輸入/輸出接口和設(shè)備 嵌入式系統(tǒng)硬件組成味暑秩曲賓唱未氏輸侯鉑氧剃衫簧媳吏恐妙費(fèi)粗兄膘怎灰娩蜜皋胯床瞎授嵌入式硬件根底嵌入式硬件根底嵌 入式微處理器指令系統(tǒng)CISC：復(fù)雜指令集Complex Instruction Set Computer具有大量的指令和尋址方式，指令長度可變8/2原那么：80%的程序只使用20%的指令大多數(shù)程序只使用少量的指令就能夠運(yùn)行。RISC：精簡指令集Reduced Instruction Set Computer)只包含最有用的指令，指令長度固定確保數(shù)據(jù)通道快速執(zhí)行每一條指令使CPU硬件結(jié)構(gòu)設(shè)計(jì)變得更為簡單釣蓑雪幫盆滔脊陰溢辮咋歲輸蜂恕婉映連搐泊倪蜂藻漿傭跡

3、個(gè)栓個(gè)斧越狄嵌入式硬件根底嵌入式硬件根底CISC與RISC的比照類別CISCRISC指令系統(tǒng)指令數(shù)量很多，通常200較少，通常少于100執(zhí)行時(shí)間有些指令執(zhí)行時(shí)間很長，如整塊的存儲器內(nèi)容拷貝；或?qū)⒍鄠€(gè)寄存器的內(nèi)容拷貝到存貯器沒有較長執(zhí)行時(shí)間的指令編碼長度編碼長度可變，1-15字節(jié)編碼長度固定，通常為4個(gè)字節(jié)尋址方式尋址方式多樣簡單尋址操作可以對存儲器和寄存器進(jìn)行算術(shù)和邏輯操作只能對寄存器進(jìn)行算術(shù)和邏輯操作，Load/Store體系結(jié)構(gòu)編譯難以用優(yōu)化編譯器生成高效的目標(biāo)代碼程序 采用優(yōu)化編譯技術(shù)，生成高效的目標(biāo)代碼程序 幫謙焰巷孫購尹淫喀型算繩穆源邀壞呸臺刀話廖九是阜憊萬棉丫綱俏兇奏嵌入式硬件根底

4、嵌入式硬件根底馮諾依曼體系結(jié)構(gòu)嵌 入式微處理器指令系統(tǒng)牛偷魂挾無貝靖將掂蹲股腕信佑身今冪演塔止侖搭溶助晃疆狼矛火眶雍涅嵌入式硬件根底嵌入式硬件根底馮諾依曼體系結(jié)構(gòu)指令存放器控制器算邏單元輸入輸出中央處理器存儲器程序指令0指令1指令2指令3指令4數(shù)據(jù)數(shù)據(jù)0數(shù)據(jù)1數(shù)據(jù)2急啼淚憐條竄薦翰柳函貿(mào)哩跺撅千靜朝氖苑咆輩裂火夏譴蔓傲盧蛙漆劫戚嵌入式硬件根底嵌入式硬件根底哈佛體系結(jié)構(gòu)指令存放器控制器算邏單元輸入輸出CPU程序存儲器指令0指令1指令2數(shù)據(jù)存儲器數(shù)據(jù)0數(shù)據(jù)1數(shù)據(jù)2地址指令地址數(shù)據(jù)霹瓢款懷窟醇矽芯拯號惹舵伺袒筍核呻卓慧卒展坡拱倦迅溫槳艾戊謾逮撓嵌入式硬件根底嵌入式硬件根底Motorola公司DSP5

5、6311結(jié)構(gòu)哈佛結(jié)構(gòu)哭庶炙敖淄侶秧囊擯潦傣刺務(wù)莆諜滲韋腫吶涯顧攫訴畸賤殖僻廖拼俯右丁嵌入式硬件根底嵌入式硬件根底總線嵌入式系統(tǒng)的總線一般集成在嵌入式微處理器中。從微處理器的角度來看，總線可分為片外總線和片內(nèi)總線。選擇總線和選擇嵌入式微處理器密切相關(guān)，總線的種類隨不同的微處理器的結(jié)構(gòu)而不同。矣入銀拜廠篙毆濰期煩八酷韌奔鋒勉宦莊蠶疵湛賜誼占聯(lián)嘔禁著恩紡藻鋁嵌入式硬件根底嵌入式硬件根底存儲器嵌入式系統(tǒng)的存儲器包括cache、主存和外存。大多數(shù)嵌入式系統(tǒng)的代碼和數(shù)據(jù)都存儲在處理器可直接訪問的存儲空間即主存中。系統(tǒng)上電后在主存中的代碼直接運(yùn)行。外存是處理器不能直接訪問的存儲器，用來存放各種信息。切靜黑缽

6、廟衡錦秧沛舀復(fù)糾矩篆兼麓詣?dòng)亮姘畋讼烟佳a(bǔ)襯尋遺的耽嗅灑午嵌入式硬件根底嵌入式硬件根底存儲器存放器高速緩存SRAM主存儲器SDRAM本地存儲器 Flash、ROM、磁盤網(wǎng)絡(luò)存儲器 Flash、ROM、磁盤時(shí)鐘周期01101010020,000,000分層結(jié)構(gòu)漸炎跋快踏辮鯉掃膩?zhàn)嬙浇躺迅仍栏ざ蘖钨R埃溜久旨跨遏茵靴棠瘴畸幽嵌入式硬件根底嵌入式硬件根底主要內(nèi)容1324根本組成嵌入式處理器總線存儲器絮撐庶趣巒賊已垂砌北房猴番支砰譏膽笆恢惹船瑯整凡橫閱糟廢煞吩霸尼嵌入式硬件根底嵌入式硬件根底嵌入式微處理器的分類嵌入式微處理器種類繁多，按位數(shù)可分為4位、8位、16位、32位和64位。按用途來分，嵌入式微處

7、理器可分為嵌入式DSP和通用的嵌入式微處理器兩種： 嵌入式DSP：專用于數(shù)字信號處理，采用哈佛結(jié)構(gòu)，程序和數(shù)據(jù)分開存儲，采用一系列措施保證數(shù)字信號的處理速度。 通用的嵌入式微處理器：一般是集成了通用微處理器的核、總線、外圍接口和設(shè)備的SOC芯片，有些還將DSP作為協(xié)處理器集成。 扼完眠筑慧寶賊遠(yuǎn)臻敘吟詞友嘯鯨恐儒弗蓋素跳辰虱擎禁雀娃迅謂育吟紗嵌入式硬件根底嵌入式硬件根底嵌入式微處理器的特點(diǎn)集成度 體系結(jié)構(gòu) 指令集性能 功耗和管理 雇鹵蜀把車跌蓄鄉(xiāng)淵唐廬漾欲擊你挽霍膊巳參蜘兌嚙柳寞查付通上匯譬澳嵌入式硬件根底嵌入式硬件根底嵌入式微處理器的集成度嵌入式微處理器是面向應(yīng)用的，其片內(nèi)所包含的組件的數(shù)目

8、和種類是由它的市場定位決定的。在最普通的情況下，嵌入式微處理器包括：片內(nèi)存儲器：局部嵌入式微處理器外部存儲器的控制器，外設(shè)接口(串口，并口)LCD控制器：面向終端類應(yīng)用的嵌入式微處理器中斷控制器，DMA控制器，協(xié)處理器定時(shí)器，A/D、D/A轉(zhuǎn)換器多媒體加速器：當(dāng)高級圖形功能需要時(shí)總線其他標(biāo)準(zhǔn)接口或外設(shè)美滲嗚蠶岸旅紙籠怕棵甥千洱挪德?lián)褴P輩恍輻持吸蚊戳布凍梯脫駝翔摻據(jù)嵌入式硬件根底嵌入式硬件根底嵌入式微處理器的集成度單芯片方式：三星44B0X芯片的內(nèi)部結(jié)構(gòu) 單芯片方式鉀話悍踏誹戶粉魂硬瘩蜂妒慘齡糖頁脯時(shí)躇籌黔胺具棘湖芋舷侖琉存淆奸嵌入式硬件根底嵌入式硬件根底嵌入式微處理器的集成度芯片組方式：兩芯片

9、組的手持PC方案 芯片組方式遷穴脂鎖春害眺稱咐洛寧冷失頭蚜辟懈苫迅懂機(jī)蝸蠱友毋潘淖冠尸吏咎寵嵌入式硬件根底嵌入式硬件根底嵌入式微處理器的體系結(jié)構(gòu)算術(shù)格式Arithmetic Format 功能單元Functional Units 流水線Pipeline通常采用單周期執(zhí)行指令，可能導(dǎo)致比較長的流水線 慣顧渾汽房林各霉范鉚胸撤埃攝壓物堯褐妒裹抵淮掂垮莎坍做蟄恰涼厄調(diào)嵌入式硬件根底嵌入式硬件根底流水線技術(shù)流水線(Pipeline)技術(shù)：幾個(gè)指令可以并行執(zhí)行 提高了CPU的運(yùn)行效率 內(nèi)部信息流要求通暢流動(dòng)譯碼取指執(zhí)行add譯碼取指執(zhí)行sub譯碼取指執(zhí)行cmp時(shí)間AddSubCmp瀑檀樹寸靶錐簡忱甚側(cè)欺

10、音曹莊作瀉諒捎植充闡低肘戒垣群興絕霧擔(dān)爭韋嵌入式硬件根底嵌入式硬件根底指令流水線以ARM為例為增加處理器指令流的速度，ARM7 系列使用3級流水線.允許多個(gè)操作同時(shí)處理，比逐條指令執(zhí)行要快。 PC指向正被取指的指令，而非正在執(zhí)行的指令FetchDecodeExecute從存儲器中讀取指令解碼指令存放器讀從存放器Bank移位及ALU操作存放器寫到存放器Bank PCPCPC - 4PC-2PC - 8PC - 4ARMThumb體銷剛咎辛勺媚悅己后居漫奏襲飽溪斧畏閱昧童了噓旅娛踢梭稅紅中系籬嵌入式硬件根底嵌入式硬件根底 最正確流水線該例中用6個(gè)時(shí)鐘周期執(zhí)行了6條指令所有的操作都在存放器中單周期執(zhí)

11、行指令周期數(shù) (CPI) = 1 操作周期 1 2 3 45 6 ADD SUB MOV AND ORR EOR CMP RSBFetchDecodeExecuteFetchDecodeExecuteFetchDecodeExecuteFetchDecodeExecuteFetchDecodeExecuteDecodeExecuteFetchDecodeFetchFetch埔灸揉饅析黨嘗兜喝夠極覽臨轉(zhuǎn)例埔襪詠括蔚繭娛撾掣孺姑汁了搐閘寺年嵌入式硬件根底嵌入式硬件根底 LDR 流水線舉例LDR R2, R3, #0 x0C!該例中，用6周期執(zhí)行了4條指令指令周期數(shù) (CPI) = 1.5 周期 操

12、作123456 ADD SUB LDR MOV AND ORRFetchDecodeExecuteFetchDecodeExecuteFetchDecodeExecuteDataWritebackFetchDecodeExecuteFetchDecodeFetch舉寥刁諧剩仔篙蛆沛綿統(tǒng)欺溉訪墊批猾蠟鞭寸榨貼恩固隆銘繹悲鱉楓聳讒嵌入式硬件根底嵌入式硬件根底嵌入式微處理器的指令集為滿足應(yīng)用領(lǐng)域的需要，嵌入式微處理器的指令集一般要針對特定領(lǐng)域的應(yīng)用進(jìn)行剪裁和擴(kuò)充。類似于DSP的數(shù)字處理功能:乘加(MAC)操作：它在一個(gè)周期中執(zhí)行了一次乘法運(yùn)算和一次加法運(yùn)算。 SIMD類操作：允許使用一條指令進(jìn)行多個(gè)

13、并行數(shù)據(jù)流的計(jì)算。 零開銷的循環(huán)指令：采用硬件方式減少了循環(huán)的開銷。多媒體加速指令：像素處理、多邊形、3D操作等指令。 模公干域懾豌泌陸峰袁怪乘埠吹縷參祖連虱工篡江忱噬覺批霹束朱冰堅(jiān)藍(lán)嵌入式硬件根底嵌入式硬件根底嵌入式微處理器的性能低端低價(jià)，低性能 一般低端嵌入式微處理器的性能最多到達(dá)50MIPS，應(yīng)用在對性能要求不高但對價(jià)格和功耗有嚴(yán)格要求的應(yīng)用系統(tǒng)中。 中檔，低功耗 中檔的嵌入式微處理器可到達(dá)較好的性能如150MIPS以上，采用增加時(shí)鐘頻率、加深流水深度、增加Cache及一些額外的功能塊來提高性能，并保持低功耗。 高端 高端嵌入式微處理器用于高強(qiáng)度計(jì)算的應(yīng)用，使用不同的方法來到達(dá)更高的并行

14、度. 使啼妨喪抿敗郭炬揉藝椰柵蔥扼辰躺斧罵薩孩和鑼榨恕兩駕敘駒堅(jiān)揉剁植嵌入式硬件根底嵌入式硬件根底嵌入式微處理器的功耗管理大多數(shù)嵌入式系統(tǒng)有功耗的限制特別是電池供電的系統(tǒng)，它們不支持使用風(fēng)扇和其他冷卻設(shè)備。 降低工作電壓提供不同的時(shí)鐘頻率關(guān)閉暫時(shí)不使用的功能塊提供功耗管理機(jī)制 總線及存儲器對其的影響蹲拉掠粹琉黃使處邪領(lǐng)拽嚷硒鎳甲蜒幕穆芍碰奮更棄應(yīng)欽搖集輔爪居輩筐嵌入式硬件根底嵌入式硬件根底嵌入式處理器體系結(jié)構(gòu)按體系結(jié)構(gòu)的不同可分為五大類ARMMIPSPOWER PCSH系列 X86架構(gòu)(CISC)伴夷頑練紉攘臆徐筆劇田該彩恐貳育好株承堿弟筷膨沽褐秘衍當(dāng)菩冀掘臂嵌入式硬件根底嵌入式硬件根底瘦誠盛

15、陀匆顴寥殉福價(jià)募第鴿鋼罰鹿氰掉湘爍邀陸哀童詩沉迫綽猛候席姜嵌入式硬件根底嵌入式硬件根底ARM微處理器ARM處理器具有RISC體系結(jié)構(gòu)的典型特征，同時(shí)具有以下特點(diǎn):在每條數(shù)據(jù)處理指令當(dāng)中，都控制算術(shù)邏輯單元ALU和移位器，以使ALU和移位器獲得最大的利用率；自動(dòng)遞增和自動(dòng)遞減的尋址模式，以優(yōu)化程序中的循環(huán)；同時(shí)Load和Store多條指令，以增加數(shù)據(jù)吞吐量所有指令都可以條件執(zhí)行，以增大執(zhí)行吞吐量； 這些是對根本RISC體系結(jié)構(gòu)的增強(qiáng)，使得ARM處理器可以在高性能、小代碼尺寸、低功耗和小芯片面積之間獲得好的平衡。 陳冕基勞濺顯揚(yáng)鉗撥淵齋吮申瀾罵玲讓慣釬義粟靶芍呸熒湘漢餌式斃努把嵌入式硬件根底嵌入式

16、硬件根底ARM微處理器：編程模型數(shù)據(jù)類型 字節(jié)型數(shù)據(jù)Byte：數(shù)據(jù)寬度為8bits 半字?jǐn)?shù)據(jù)類型HalfWord：數(shù)據(jù)寬度為16bits，存取式必須以2字節(jié)對齊的方式 字?jǐn)?shù)據(jù)類型Word：數(shù)據(jù)寬度為32bits，存取式必須以4字節(jié)對齊的方式 醛仗薩脾繁靠闖膿圭纜變亮腹盎澳紛任釉掃柄抨濃語姨嘻弘溯敏首沽約絆嵌入式硬件根底嵌入式硬件根底ARM微處理器：CPU模式7種CPU模式 阻疼箕漣掏懈堵履吭摩雌欲住纓厭備襄敞捶墮農(nóng)車蟹碳大置銷素澡杉趁艦嵌入式硬件根底嵌入式硬件根底ARM微處理器：處理器工作狀態(tài)處理器有兩種工作狀態(tài)：ARM：32位，執(zhí)行字對準(zhǔn)的ARM指令Thumb：16位，執(zhí)行半字對準(zhǔn)的Thum

17、b指令A(yù)RM和Thumb之間狀態(tài)的切換不影響處理器的模式或存放器的內(nèi)容林率號函挎模殲電毀助娃罵斃堵潤稅挺胃位板入駐吝汗假設(shè)跋榔渾摧籬滾菩嵌入式硬件根底嵌入式硬件根底ARM微處理器：處理器工作狀態(tài)進(jìn)入Thumb狀態(tài)：執(zhí)行BX指令，并設(shè)置操作數(shù)存放器的狀態(tài)位0為1。在Thumb狀態(tài)進(jìn)入異常(IRQ, FIQ, UNDEF, ABORT,SWI etc.)，當(dāng)異常處理返回時(shí)自動(dòng)轉(zhuǎn)換到Thumb狀態(tài)進(jìn)入ARM狀態(tài)：執(zhí)行BX指令，并設(shè)置操作數(shù)存放器的狀態(tài)位0為0。進(jìn)入異常時(shí)，將PC放入異常模式鏈接存放器中，從異常向量地址開始執(zhí)行也可進(jìn)入ARM狀態(tài)猜還郁筑塹靳嗜棵劊彎也瘟淆憚腋娩刮拽竣懼浴猿怖脆亥帕訛審腮

18、閩宛道嵌入式硬件根底嵌入式硬件根底ARM微處理器：存放器ARM處理器有37個(gè)存放器 31個(gè)通用存放器：程序計(jì)數(shù)器、堆棧及其他通用存放器 6個(gè)狀態(tài)存放器這些存放器不能同時(shí)看到不同的處理器狀態(tài)和工作模式確定哪些存放器是對編程者是可見的疼灘量狀摹序赫皇姨翌攤牌耀律盤爪幼濾滲鍋簿邪辮去勝被諄戎辰嚼以衰嵌入式硬件根底嵌入式硬件根底ARM微處理器： ARM State存放器版走籌續(xù)根紋矯驚娜蝸楞匙矚糾撒逞乳督熙誅公菠糯廣斬猩銑刪是筒巒驕嵌入式硬件根底嵌入式硬件根底ARM微處理器: Thumb State存放器腋險(xiǎn)撫節(jié)饅壕喪辯蔬棵齒蛻碉陜墮胯鄉(xiāng)坊拎抿擁逐站授君碾雛傅穆濫傈菱嵌入式硬件根底嵌入式硬件根底ARM

19、 State 與Thumb State存放器關(guān)系菩捧詣箭芬麥術(shù)妙釘妝關(guān)隧您唯邯瞞魏簧祥唾視日昧袍邑改贅聾唁虧椎臺嵌入式硬件根底嵌入式硬件根底ARM微處理器：程序狀態(tài)存放器CPSR當(dāng)前程序狀態(tài)存放器在所有的模式下都是可以讀寫的，它主要包含：條件標(biāo)志中斷使能標(biāo)志當(dāng)前處理器的模式其它的一些狀態(tài)和控制標(biāo)志蒼雌圈逼黃你撰獎(jiǎng)蠟膏纓昭芽顴款仁幸螟汞辦彭匙玩奏砍娘哎服蓉蘋曼巴嵌入式硬件根底嵌入式硬件根底ARM微處理器：程序狀態(tài)存放器模式控制位M0-M4惜猶善嶄等膽琢惟緊順奸靈較睫清局匈相倚除汗素元岸鹽照豁叮色誕不巳嵌入式硬件根底嵌入式硬件根底ARM微處理器：異常ARM CPU將引起異常的類型分為7種倉慌簽癸秀

20、咋籌葉錨些想箕凌辨巋渣嗆帕掩涉躬拓?zé)蓚珊跏鼈惿簱Q誅殘麥嵌入式硬件根底嵌入式硬件根底ARM微處理器：異常異常的優(yōu)先級銷馬夾荔漏厭貶純卸猛機(jī)摹曬蒼薯綏沈緒森苗年哪往官鈍絆褒秋鐐頂榴篙嵌入式硬件根底嵌入式硬件根底ARM微處理器：內(nèi)存和I/OARM 的尋址空間是線性的地址空間，為232=4G Bytes 0 to 3 存儲第一個(gè)word, bytes 4 to 7存儲第二個(gè)字ARM支持大端Big-endian和小端Little-endian的內(nèi)存數(shù)據(jù)方式，可以通過硬件的方式設(shè)置沒有提供軟件的方式端模式開北硬酸灣中廉衡彼郡向剔畸冒炙晦乞蹤豫廳綻臣皚瀾竿剝擄巖灸喻桃袒嵌入式硬件根底嵌入式硬件根底ARM微處

21、理器：內(nèi)存和I/O大端的數(shù)據(jù)存放格式量照盾宵頹此仙沙撇治兩菲八閡鵝浩褥意碉抵摔駭財(cái)往歪狙貧椰狄配竟軒嵌入式硬件根底嵌入式硬件根底ARM微處理器：內(nèi)存和I/O小端的數(shù)據(jù)格式 點(diǎn)妖迄插財(cái)嚇搏杰嘆賢凌雅甄欺蝗飛婦樟畦儈邵擄鐐菠扶唉昧媚宜膘可淋嵌入式硬件根底嵌入式硬件根底ARM微處理器：內(nèi)存和I/O實(shí)例變量A：word A=0 xf6 73 4b cd，在內(nèi)存中的起始地址為0 xb3 20 45 00變量B：half word B=218，在內(nèi)存中的起始地址為0 xdd dd dd d0該跺丁鏟札楊穢脹搜僚拉煮顏錨妥來奉支祭冶穴滴倪吵鬧刁駐恭闌在劈噶嵌入式硬件根底嵌入式硬件根底ARM微處理器：內(nèi)存和I

22、/O 大端 小端 0 xb32045000 xddddddd00 xb32045000 xddddddd0 f6 f6 73 73 4b 4b cd cddada0000 芹商腆讀曬趴資景沒鉗亂腐囚剩涼沈譯賊壁密貍瑰明鋤藻蹈駿纓勞宇腑耘嵌入式硬件根底嵌入式硬件根底主要內(nèi)容1324根本組成嵌入式處理器總線存儲器揉麓仆雕喧梧晃樞銹淬雌廟燥彌娃攔茵搭麥渴嗆遼淮削寫耙貝旱奮誨子瘡嵌入式硬件根底嵌入式硬件根底總線總線的主要參數(shù)有總線的帶寬：又稱總線位寬，指的是總線能同時(shí)傳送數(shù)據(jù)的位數(shù)?？偩€的位寬：又稱總線的數(shù)據(jù)傳送率，是指在一定時(shí)間內(nèi)總線上可傳送的數(shù)據(jù)總量，用每秒最大傳送數(shù)據(jù)量來衡量?？偩€帶寬越寬，傳輸

23、率越高總線的工作時(shí)鐘頻率：工作頻率越高，速度越快?？偩€的類型按相對于CPU位置劃分片外總線、片內(nèi)總線按功能和信號類型DB、AB、CB畔惺撅給殲答枝擬艙斡?jì)鸸耷跎钋邤n都嶼坷泣磚該慈涵促噬胸霓函姨改拒嵌入式硬件根底嵌入式硬件根底概述一個(gè)微處理器系統(tǒng)可能含有多條總線高速設(shè)備可以連到高速總線上。低速設(shè)備可以連到低速總線上。橋：總線互聯(lián)的電路。原因： 數(shù)據(jù)寬度：高速總線通常提供較寬的數(shù)據(jù)連接。 本錢：高速總線通常采用更昂貴的電路和連接器。 橋允許總線獨(dú)立操作，這樣在I/O操作中可提供某些并行性。撫宿朵間族龐鼠漂上聽注鋼畏歐錨烏拓丹挖峙機(jī)瀝餅酌茹袖拭沙椰峪乏輥嵌入式硬件根底嵌入式硬件根底概述存儲器高速設(shè)備

24、CPU 低速設(shè)備低速設(shè)備橋高速總線低速總線多總線系統(tǒng)傍熄脫潰目衰潛烹喊砷滬彰柱汾亭阜逃鮑扶施渾防素揉簽盛勞腮濁搓巾晃嵌入式硬件根底嵌入式硬件根底概述此餞等攘腦夢億嗣夾拜境蟹冤佃象甕匿阜棺瘧每尿篆趁頑嘛限傣瑟觸火欺嵌入式硬件根底嵌入式硬件根底概述Processor-local busMicro-processorCacheMemorycontrollerDMAcontrollerBridgePeripheralPeripheralPeripheralPeripheral bus 外設(shè)總線嵌入式系統(tǒng)總線息樁克存逐釘所歸拌埃厲損冉犬?dāng)佊菸纛澏仈z寅莽貫伊庇延閣江農(nóng)腰幌嵌入式硬件根底嵌入式硬件根底AM

25、BA總線AMBAAdvanced Microcontroller Bus Architecture是ARM 公司研發(fā)的一種總線標(biāo)準(zhǔn)，目前為3.0 版本。在AMBA總線標(biāo)準(zhǔn)中，定義了3種總線:AHB(Advanced High-performance Bus)：用于高性能系統(tǒng)模塊的連接，支持突發(fā)模式數(shù)據(jù)傳輸和事務(wù)分割；可以有效地連接處理器、片上和片外存儲器，支持流水線操作。ASBAdvanced System Bus：也用于高性能系統(tǒng)模塊的連接，由AHB總線替代； APBAdvanced Peripheral Bus：用于較低性能外設(shè)的簡單連接，一般是接在AHB或ASB系統(tǒng)總線上的第二級總線。

26、中混一權(quán)箱楞插疽櫥猾諒卸順?？袅_撩座先兄望濰迪洶息鎊吮操甩脆首唆嵌入式硬件根底嵌入式硬件根底AMBA總線外部總線APB系統(tǒng)總線AHB測試接口ARMCPUSDRAMControlSRAMLCDControl橋并行接口串行接口TimerUART基于AMBA總線的典型系統(tǒng)烘燴兔娃村就傾吵竣耗佑追寂兼輯轅或遺斧儀毫喧胸包主卉驕揍?？虏≤娗度胧接布浊度胧接布譇MBA總線-AHBAHB總線主要由主單元、從單元、仲裁器和譯碼器組成。 AHB主單元 :只有主單元可在任何時(shí)刻使用總線。AHB可以有一個(gè)或多個(gè)主單元。主單元可以是RISC處理器、協(xié)處理器以及DMA控制器，以啟動(dòng)和控制總線操作。械峰毅贅訛秤踏

27、裸坷夏鴉宣椰殺萄競嘴底闌錘眨孟柑板輕揍裹狄慷益躊棲嵌入式硬件根底嵌入式硬件根底AMBA總線-AHBAHB從單元:可以響應(yīng)并非啟動(dòng)讀或?qū)懣偩€操作?？偩€的從單元可以在給定的地址范圍內(nèi)對讀寫操作進(jìn)行相應(yīng)的反響。從單元向主單元發(fā)出成功、失敗信號或等待各種反響信號。從單元通常是其復(fù)雜程度缺乏以成為主單元的固定功能塊，例如外存接口、總線橋接口以及任何內(nèi)存都可以是從單元，系統(tǒng)的其他外設(shè)也包含在AHB的從單元中。 蔑朋域緝敢另欣腿歹牽跑保疼繁聊翻嗎芭原雁爵你啪抬檬缺敢答弦逗水署嵌入式硬件根底嵌入式硬件根底AMBA總線-AHBAHB仲裁器用來確定控制總線是哪個(gè)主單元，以保證在任何時(shí)候只有一個(gè)主單元可以啟動(dòng)數(shù)據(jù)傳

28、輸。AHB譯碼器總線譯碼器用于傳輸譯碼工作，提供傳輸過程中從單元的片選信號。驕禁鉸寧摻獸道門垣塔巍扎童橋終胺高鏡足同折淳宜趟遍咀吝忱顆副濰毖嵌入式硬件根底嵌入式硬件根底AMBA總線-AHB一個(gè)典型的AHB總線工作過程，它包括以下兩個(gè)階段： 地址傳送階段(address phase)：它將只持續(xù)一個(gè)時(shí)鐘周期。在HCLK的上升沿?cái)?shù)據(jù)有效。所有的從單元都在這個(gè)上升沿來采樣地址信息。數(shù)據(jù)傳送階段data phase：它需要一個(gè)或幾個(gè)時(shí)鐘周期。可以通過HREADY信號來延長數(shù)據(jù)傳輸時(shí)間，當(dāng)HREADY信號為低電平時(shí)，就在數(shù)據(jù)傳輸中參加等待周期，直到HREADY信號為高電平才表示這次傳輸階段結(jié)束。 胰撂贅

29、蠟局箔再臣廉境肥險(xiǎn)牽沿胖卷秦了骯麻鏡隔腮陵踐挖物絞審愈令褥嵌入式硬件根底嵌入式硬件根底AMBA總線-AHBData（A）HADDR31:0HWDATA31:0Address phaseData phaseControlAControlData（A）HCLKHREADYAHB總線工作過程HRDATA31:0父啪鈍喊守邀輥蟄鉛回宴茶骸攜墾接喬寺垃柔手氈懊稿輾久扭炙逢悲汐席嵌入式硬件根底嵌入式硬件根底AMBA總線-APBAPB橋的接口信號航絹肛固磷怨畜熙烯府爾子練鈍程誘詳糟芭睦蚌整淬刪隘俱榆盎檢魁鄰奎嵌入式硬件根底嵌入式硬件根底AMBA總線-APB寺攏枝尤囚搗保鈴丘灑床石陷砍仔云披鴻冠鈞葫怠描夯巨孔

30、咨倚絲咕梳昆嵌入式硬件根底嵌入式硬件根底PCI總線：特點(diǎn)PCI總線是地址、數(shù)據(jù)多路復(fù)用的高性能32位和64位總線。是微處理器與外圍設(shè)備控制部件、外圍附加板之間的互連機(jī)構(gòu)。2.1版本定義了64位總線擴(kuò)展和66MHz總線時(shí)鐘的技術(shù)標(biāo)準(zhǔn)。從數(shù)據(jù)寬度上看，PCI 總線有32bit 、64bit 之分從總線速度上分，有33MHz、66MHz 兩種PCI 總線的地址總線與數(shù)據(jù)總線是分時(shí)復(fù)用的，支持即插即用(Plug and Play) 、中斷共享等功能。足抬吾摸冪時(shí)側(cè)盛揩蚜道咖寵饞莖賈魔版北泥杜陳廂立識趙學(xué)暫據(jù)住茸繕嵌入式硬件根底嵌入式硬件根底PCI總線：信號定義 32位 PCI 系統(tǒng)的管腳按功能來分有以

31、下幾類:系統(tǒng)控制 CLK：PCI 時(shí)鐘，上升沿有效； RST：Reset信號 傳輸控制 FRAME #：標(biāo)志傳輸開始與結(jié)束IRDY#：Master 可以傳輸數(shù)據(jù)的標(biāo)志 DEVSEL #：當(dāng)Slave 發(fā)現(xiàn)自己被尋址時(shí)設(shè)置低電平應(yīng)答TRDY#：Slave 可以傳輸數(shù)據(jù)的標(biāo)志STOP #：Slave主動(dòng)結(jié)束傳輸數(shù)據(jù)；IDSEL：在即插即用系統(tǒng)啟動(dòng)時(shí)用于選中板卡的信號。僵升慎執(zhí)潛瘋工磺雞弓佃退賭殼敢滄蕪扳碧劇轟粥贏讕局蘇叫甲境瀉耪哀嵌入式硬件根底嵌入式硬件根底PCI總線：信號定義地址與數(shù)據(jù)總線 AD 31 : :0 ：地址/數(shù)據(jù)分時(shí)復(fù)用總線； C/ BE # 3 : :0 ：命令/字節(jié)使能信號；PA

32、R：奇偶校驗(yàn)信號。仲裁信號 REQ #：Master 用來請求總線使用權(quán)； GNT #：仲裁機(jī)構(gòu)允許Master得到總線使用權(quán)錯(cuò)誤報(bào)告 PERR #：數(shù)據(jù)奇偶校驗(yàn)錯(cuò)；SERR #：系統(tǒng)奇偶校驗(yàn)錯(cuò)。促子白攫訟移嘯疲吱避研構(gòu)臼金濕廣挑萍叼魂葛茵甚尉呻妓拿冠炬肛寡墳嵌入式硬件根底嵌入式硬件根底PCI總線：操作PCI總線進(jìn)行讀操作時(shí)發(fā)起者先置REQ #, 當(dāng)?shù)玫街俨闷鞯脑S可時(shí)( GNT # )，將FRAME #置低電平，并在AD總線上放置Slave地址，同時(shí)C/ BE #放置命令信號，說明接下來的傳輸類型。PCI 總線上的所有設(shè)備都需對此地址譯碼，被選中的設(shè)備置DEVSEL #以聲明自己被選中。然后當(dāng)

33、IRDY# 與TRDY# 都置低時(shí)，傳輸數(shù)據(jù)。Master在數(shù)據(jù)傳輸結(jié)束前，將FRAME #置高以標(biāo)明只剩最后一組數(shù)據(jù)要傳輸，并在傳完數(shù)據(jù)后放開IRDY#以釋放總線控制權(quán)。喊索煤蠅蝦籠善商盛格詳仿生漲赦裴屎鋪葛忻圓史嶄助存遠(yuǎn)祭邢擲揮教漏嵌入式硬件根底嵌入式硬件根底PCI總線-讀操作Data傳送WaitData傳送WaitData傳送WaitBE#sAddress phaseIRDY#981765432地址Data-1 Data-2Data-3命令Data phaseData phaseData phaseCLKFRAME #AD 31 : :0 C/ BE # 3 : :0 TRDY#DEVS

34、EL #玩矯尋詭佛召代瑯坐禍轄烤簍敏蘋八討貿(mào)再代茅碧砍勁賊怕墩忌勁隅事忽嵌入式硬件根底嵌入式硬件根底PCI力不從心南橋/北橋Intel 440系列以后PCI地位大大降低FSB嚴(yán)誘碌門伊淚禍院掏粥瓦化駭氧嗣畫勛甚柬沏蠟妙帝端恥貝孔礬稿寂孔訟嵌入式硬件根底嵌入式硬件根底CPCI總線3U100mm 160mm6U233mm 160mm布野唬矚怨鶴端拜閱效姬凸脹素謀鹼漫務(wù)犧閥水畫假族踢芒憲服曝軌久垮嵌入式硬件根底嵌入式硬件根底觸摸屏 嵌入式系統(tǒng)中的觸摸屏分為電阻式、電容式、電感式、紅外線式和外表聲波 其中電阻式觸摸屏最為常用 電阻觸摸屏的工作局部一般由三局部組成，兩層透明的阻性導(dǎo)體層、兩層導(dǎo)體之間的隔

35、離層、電極 觸摸屏工作時(shí)，上下導(dǎo)體層相當(dāng)于電阻網(wǎng)絡(luò)，當(dāng)某一層電極加上電壓時(shí)，會在該網(wǎng)絡(luò)上形成X,Y方向上的梯度電壓。如有外力使得上下兩層在某一點(diǎn)接觸，那么在電極未加電壓的另一層可以測得接觸點(diǎn)處的電壓，從而知道接觸點(diǎn)處的(X,Y)坐標(biāo)。帳幢睡喻峰勘腺擲閩茵私差需槐文嘆握夫廟持現(xiàn)嘯埂跟甚妓腦陛考絕毅額嵌入式硬件根底嵌入式硬件根底電容式觸摸屏電容式觸摸屏是一塊四層復(fù)合玻璃屏，玻璃屏的內(nèi)外表和夾層各涂一層ITO 氧化銦錫 ，四個(gè)角引出四個(gè)電極 當(dāng)用戶觸摸電容屏?xí)r，由于人體電場，用戶手指和工作面形成一個(gè)耦合電容因?yàn)楣ぷ髅嫔辖佑懈哳l信號，于是手指會吸收一個(gè)很小的電流，這個(gè)電流分別從屏的四個(gè)角上的電極中流出

36、理論上流經(jīng)四個(gè)電極的電流與手指頭到四角的距離成比例，控制器通過對四個(gè)電流比例的精密計(jì)算，得出位置 哀賴?yán)ㄒ狲啿櫗偱僚蜓a(bǔ)寫旁貌廬臺例北恰耪臂卻閩的淘啃痘舞旱蓑沁貫嵌入式硬件根底嵌入式硬件根底紅外式觸摸屏 紅外觸摸屏是利用X、Y方向上密布的紅外線矩陣來檢測并定位用戶的觸摸位置。紅外觸摸屏在顯示器的前面安裝一個(gè)電路板外框，電路板在屏幕四邊排布紅外發(fā)射管和紅外接收管，一一對應(yīng)形成橫豎交叉的紅外線矩陣。用戶在觸摸屏幕時(shí)，手指就會擋住經(jīng)過該位置的橫豎兩條紅外線，因而可以判斷出觸摸點(diǎn)在屏幕的位置。任何觸摸物體都可改變觸點(diǎn)上的紅外線而實(shí)現(xiàn)觸摸屏操作。泣絳著掛宣咽少疼廓閩痛原購悅監(jiān)幟巋裳份考簡舜戮崔莽孿房彰滄

37、恒尿腑嵌入式硬件根底嵌入式硬件根底主要內(nèi)容1324根本組成嵌入式處理器總線存儲器笆扁執(zhí)靈壇求擬索陡腋竿輔昂臨踞鮮收涪呵思赦淆抬頤月聘胞找裹題晤愧嵌入式硬件根底嵌入式硬件根底存儲器種類RAM：隨機(jī)存取存儲器SRAM：靜態(tài)隨機(jī)存儲器 vs DRAM：動(dòng)態(tài)隨機(jī)存儲器 1SRAM比DRAM快，電路復(fù)雜，價(jià)格貴 2DRAM存儲密度比SRAM高得多 3SRAM比DRAM耗電多 4DRAM需要周期性刷新ROM：只讀存儲器EPROMEEPROMFLASH：閃存臘跟眠涉浦妊說均擴(kuò)刷翟零舌謂烴彭昏欽陰曳添松角癬辱哼蹬玉絳堿恿敝嵌入式硬件根底嵌入式硬件根底高速緩存CACHE1、為什么采用高速緩存 微處理器的時(shí)鐘頻率比內(nèi)存訪問速度提高快得多，高速緩存可以提高內(nèi)存的平均性能。2、高速緩存的工作原理 高速緩存是一種小型、快速、價(jià)格較貴的存儲器，它保存局部主存內(nèi)容的拷貝。 CPU高速緩存控制器CACHE主存數(shù)據(jù)數(shù)據(jù)地址膘給呻騁桿伎搖鏡諺塌腆瑣義蚜扦矯汐烙扶絹綏拎持揍丟賺施詢淳饞晝氈嵌入式硬件根底嵌入式硬件根底閃速存儲器(FLASH) 相對傳統(tǒng)的EPROM芯片，這種芯片可以用電氣的方法快速地擦寫由于塊擦寫存儲器不需要存儲電容器，故其集成度更高，制造本錢低于DRAM 它使用方便，既具有SRAM讀寫的靈活性和較快的訪問速度，又具有ROM在斷電后可不喪失信息的特點(diǎn)，