ASIC芯片行業(yè)分析研究報告

1、C目錄 HYPERLINK l _TOC_250038 7 HYPERLINK l _TOC_250037 國ASIC業(yè)市 HYPERLINK l _TOC_250036 ASIC芯片行業(yè)定義及分類 HYPERLINK l _TOC_250035 ASIC定 HYPERLINK l _TOC_250034 ASIC分 HYPERLINK l _TOC_250033 ASIC特 HYPERLINK l _TOC_250032 ASIC行 上游 中游 下游 HYPERLINK l _TOC_250031 ASIC行規(guī)模 HYPERLINK l _TOC_250030 國ASIC銷 HYPERLIN

2、K l _TOC_250029 別ASC銷量份額 HYPERLINK l _TOC_250028 ASIC成本 HYPERLINK l _TOC_250027 ASIC成 HYPERLINK l _TOC_250026 ASIC降 HYPERLINK l _TOC_250025 ASIC行現(xiàn)狀 HYPERLINK l _TOC_250024 員規(guī) HYPERLINK l _TOC_250023 值規(guī) HYPERLINK l _TOC_250022 銷渠 營能 產(chǎn)品價格分析 HYPERLINK l _TOC_250021 國ASIC業(yè)商 HYPERLINK l _TOC_250020 產(chǎn)ASIC

3、 HYPERLINK l _TOC_250019 產(chǎn)ASIC案例 HYPERLINK l _TOC_250018 國ASIC業(yè)投及風(fēng) HYPERLINK l _TOC_250017 國ASIC業(yè)投 HYPERLINK l _TOC_250016 國ASIC業(yè)投 HYPERLINK l _TOC_250015 國ASIC業(yè)驅(qū) HYPERLINK l _TOC_250014 習(xí)運(yùn)動ASIC工藝升級 HYPERLINK l _TOC_250013 MEMS協(xié)同設(shè)計推動ASIC算法開發(fā) 5 HYPERLINK l _TOC_250012 國ASIC業(yè)制 HYPERLINK l _TOC_250011

4、業(yè)人 HYPERLINK l _TOC_250010 間、本高 HYPERLINK l _TOC_250009 中國ASIC芯片行業(yè)相關(guān)政策法規(guī) HYPERLINK l _TOC_250008 國ASIC業(yè)發(fā) HYPERLINK l _TOC_250007 法優(yōu)高ASIC HYPERLINK l _TOC_250006 ASIC自系統(tǒng)核心 HYPERLINK l _TOC_250005 國ASIC業(yè)競分析 HYPERLINK l _TOC_250004 國ASIC業(yè)競概述 國ASIC業(yè)企 HYPERLINK l _TOC_250003 國ASIC業(yè)投推薦 HYPERLINK l _TOC_25

5、0002 成都啟英泰倫科技有限公司 HYPERLINK l _TOC_250001 境科公司 HYPERLINK l _TOC_250000 芯科公司 圖表目錄圖 C 圖 C 2圖 3有列C 圖 4無列C 圖 5結(jié)列C 圖 6標(biāo)單元C 圖 C 圖 8中國C 圖 A 0圖 0廠28年 圖 1廠2 圖 2球ASIC3預(yù)測 圖 3國ASIC3預(yù)測 圖 4別ASIC8年 圖 C 圖 2三業(yè)A 圖 3單位C 圖 C 圖 C 圖 6減 圖 1經(jīng) 圖 2全球C8年 圖 1語識別C 圖 2自 圖 1圖8年 圖 2語識別C 圖 3集計A 圖 1工動C 圖 S與C 圖 C 圖 2普 圖 1中國C 圖 C 圖 C

6、圖 1國ASIC業(yè)ASIC 圖 2至9年9月 圖 3 圖 4至9年9月 圖 5境科技產(chǎn)品情況 圖 6技C 圖 7至9年9月 圖 8天睿芯產(chǎn)品情況 名詞解釋掩模版光刻工藝光學(xué)元件光線透過物鏡等光學(xué)元件將電路設(shè)計圖形透射在光刻膠上掩膜版承載設(shè)計圖形。掩模性能直接決定光刻工藝質(zhì)量。rgU張?zhí)幚韱卧峭ㄟ^了專門深度機(jī)器學(xué)習(xí)訓(xùn)練的定制芯片，計算效能較高。BPUn Pocessing U工智能芯片。NeuralrkgU嵌入式神經(jīng)網(wǎng)絡(luò)處理器NPU采用“據(jù)驅(qū)動并行計算”架構(gòu)，擅長處理視頻、圖像類海量多媒體數(shù)據(jù)。VPUngU視處理單元是視頻處理平臺核心引擎具有硬解少CPUMico-ElecoMechanical

7、ys微電子機(jī)械系統(tǒng)微系統(tǒng)微機(jī)械是機(jī)械加工等技術(shù)制作的高科技電子機(jī)械器件。：OPS即laing-t Operations r 算次數(shù)用于評估使用大量浮點(diǎn)運(yùn)算學(xué)科領(lǐng)域的電腦效能個O（OPS）等于每秒萬億（=1012）次的浮點(diǎn)運(yùn)算。邏輯單元：ASIC 進(jìn)位鏈、寄存器及連接鏈構(gòu)成。門陣列半導(dǎo)體廠商在硅片上形成基本單元的邏輯門母板并基于母版按用戶特定需設(shè)計電路布局的半客戶定制品芯片，可分為有信道和無信道兩種。與門邏“與電路是執(zhí)“與運(yùn)算的基本邏輯門電路與門有多個輸入端一個輸出端當(dāng)所有輸入同時為高電（邏輯時輸出才為高電平否則輸出為低平（邏輯0。或門邏“或電路或門有多個輸入端一個輸出端只要輸入中有一個為高電（

8、邏輯1輯只有當(dāng)所有的輸入全為低電（邏輯時，輯。PLDPogrammable c Devic，可編程邏輯器件，一種通用集成電路，其邏輯功可按照用戶對器件編程來確定。標(biāo)準(zhǔn)單元庫包含組合邏輯時序邏輯功能單元和特殊類型單元的集合是集成電芯片后端設(shè)計過程中的基礎(chǔ)部分。時鐘電路像時鐘一樣準(zhǔn)確運(yùn)動的振蕩電路多由晶體振蕩器晶震控制芯片和電容成，可保證任何電路工作按時間順序進(jìn)行。邊緣計算在靠近物或數(shù)據(jù)源頭的一側(cè)采用網(wǎng)絡(luò)計算存儲應(yīng)用核心能力為一的開放平臺，就近提供最近端服務(wù)。IP核：Inl pery CoP 軟 固 P 硬 軟 P rilogL不涉及具體電路元件固P是綜合功能塊，硬P用來提供設(shè)計最終階段產(chǎn)品“掩膜

9、。流片集成電“試生產(chǎn)流程集成電路設(shè)計完成后廠商進(jìn)行小規(guī)模生產(chǎn)測試于測試通過后按既有電路設(shè)計進(jìn)行大規(guī)模生產(chǎn)。浮點(diǎn)：在計算機(jī)中用近似方法表示任意某個實數(shù)。藍(lán)海市場屬于市場的一種類型現(xiàn)存市場由紅海和藍(lán)海兩種狀態(tài)組成紅海代表現(xiàn)存在的所有產(chǎn)業(yè)，是已知市場空間，藍(lán)海代表當(dāng)今不存在的產(chǎn)業(yè)，是未知市場空間。深度學(xué)習(xí)一種機(jī)器學(xué)習(xí)算法學(xué)習(xí)樣本數(shù)據(jù)的內(nèi)在規(guī)律和表示層次最終目標(biāo)是讓器像人一樣具有分析學(xué)習(xí)能力，能夠識別文字、圖像和聲音等數(shù)據(jù)。摩爾定律：價格不變時，集成電路上可容納的元器件數(shù)目，約每隔 8 至 24 個月一倍，性能提升一倍。該定律揭示了信息技術(shù)進(jìn)步的速度。串行運(yùn)算一種一次只執(zhí)行一個指令的算法多個程序在同一

10、處理器上執(zhí)行僅在當(dāng)計算指令執(zhí)行結(jié)束后，下一個計算指令才可開始運(yùn)行。并行運(yùn)算一種一次執(zhí)行多個指令的算法目的是提高計算速度并行運(yùn)算通過擴(kuò)大題求解規(guī)模解決大型復(fù)雜計算問題。裸片：加工廠初步產(chǎn)出芯片，只具備用于封裝的壓焊點(diǎn)，不可直接應(yīng)用于實際電路中。算力計算機(jī)能夠完成一個數(shù)學(xué)程序的速度如接收任何一組信息并將其轉(zhuǎn)換成字和特定長度數(shù)字的速度。功耗比：一種測量計算機(jī)系統(tǒng)結(jié)構(gòu)或電腦硬件能量轉(zhuǎn)換效率的方法。EAElectonicsDesinAumation以計算機(jī)為工具設(shè)計者在軟件平臺上用硬件描述語言 rilogHDL 完成設(shè)計文件，再由計算機(jī)自動完成邏輯編譯、化簡、分割綜合優(yōu)化布局布線和仿真直至對特定目標(biāo)芯片

11、完成適配編譯邏輯映射和編程下載等工作。晶圓良率在集成電路制造中完成所有工藝步驟后測試合格的芯片數(shù)量與整片晶圓有效芯片數(shù)量的比值。光罩制作集成電路過程中利用光蝕刻技術(shù)將電路圖型復(fù)制于半導(dǎo)體晶圓上的工原理。光罩原理與沖洗照片時利用底片將影像復(fù)制至相片的原理類似。DDR的統(tǒng)SDRAMyonousDynaicamsr存設(shè)有一個同步接口接口在響應(yīng)控制輸入前等待時鐘信號以達(dá)到存儲與計算機(jī)統(tǒng)總線同步運(yùn)行效果。模組包括多個集成電路半導(dǎo)體管芯其他分立元件并置于統(tǒng)一襯底上的單個大型成電路組件。程序算法：對特定問題進(jìn)行求解的有限序列指令，每條指令完成一個或多個操作。P專門為網(wǎng)絡(luò)設(shè)備處理網(wǎng)絡(luò)流量而設(shè)計的處理器其體系結(jié)

12、構(gòu)和指令集對防成 IP 網(wǎng)絡(luò)流量進(jìn)行快速并發(fā)處理。DSPDigial Sinal 物運(yùn)動變化轉(zhuǎn)變?yōu)閿?shù)字串，并通過計算方法從中提取有效信息，以滿足實際應(yīng)用需求模數(shù)轉(zhuǎn)換模擬信號向數(shù)字信號轉(zhuǎn)換轉(zhuǎn)換所得信號可用軟件進(jìn)行處理轉(zhuǎn)換過程通PCBPrindCictad采用子印刷術(shù)制作的電路板是電子元器件支撐體和連接載體。p/：W功耗情況下處理器運(yùn)算能力性能指標(biāo)代表每秒每瓦萬億次計算量。中國ASIC芯片行業(yè)市場綜述ASIC芯片業(yè)定義及分類ASIC芯片義ASIC（Application c d Cic芯片是專用集成電路，是針對用戶對特定電子系統(tǒng)的需求從根級設(shè)計制造的專有應(yīng)用程序芯片其計算能力和計算效率根據(jù)算法需要

13、進(jìn)行定制，是固定算法最優(yōu)化設(shè)計的產(chǎn)物C 智能設(shè)備、耗材打印設(shè)備、軍事國防設(shè)備等智慧終端。C 芯片ASIC等的ASIC多種特定需求（見圖 ASIC芯片類圖 2-1ASIC芯片及相關(guān)模組示例來源：啟英泰倫官網(wǎng)、美國蝴蝶實驗室官網(wǎng)，頭豹研究院編輯整理根據(jù)定制程度不同C制C制C程ASIC圖 。圖 2-2ASIC芯片分類制C來源：頭豹研究院編輯整理制ASIC同功能的邏輯單元于芯片板搭建模擬電路存儲單元機(jī)械結(jié)構(gòu)邏輯單元之間由掩模連接，ASIC芯片掩模版也具備高度定制化特點(diǎn)?；疉SIC過9周片通常用于高級應(yīng)用程序。相對半定制化ASIC片全定制化ASIC片在性能功耗等方面表現(xiàn)優(yōu)秀如應(yīng)化C化C平均算力輸出的8倍

14、用4化ASIC用5化ASIC 制C制ASIC制ASIC定制C陣列芯片和標(biāo)準(zhǔn)單元芯片。、 門陣列芯片列ASIC列ASIC芯片結(jié)構(gòu)中硅晶片上預(yù)定晶體管位置不可改變設(shè)計人員多通過改變芯片底端金屬層等方式整邏輯單元互連結(jié)構(gòu)。有信道門陣列ASIC片該類芯片晶體管位置高度固定設(shè)計人員可在晶體管行之間預(yù)定義的空白空間進(jìn)行電路布局，平均制造時間約2周見圖 。圖 2-3有信門陣列ASIC芯片結(jié)構(gòu)來源：頭豹研究院編輯整理無信道門陣列ASIC片無信道結(jié)構(gòu)下晶體管行之間不存在電路布局空間設(shè)計人約2圖 4圖 2-4。圖 2-4無信門陣列ASIC芯片結(jié)構(gòu)來源：頭豹研究院編輯整理結(jié)構(gòu)化門陣列ASIC片該結(jié)構(gòu)包括基本門陣列行

15、及嵌入塊嵌入塊可提高線路布局靈活度，但對芯片體積構(gòu)成限制。該結(jié)構(gòu)下，線路布局面積使用效率較高，設(shè)計成本較低周轉(zhuǎn)時間較短（見圖 圖 2-5結(jié)構(gòu)門陣列ASIC芯片結(jié)構(gòu)b、 標(biāo)準(zhǔn)單元來源：頭豹研究院編輯整理類ASIC準(zhǔn)單元除標(biāo)準(zhǔn)單元外微控制器元ASIC（見圖 26。圖 2-6標(biāo)準(zhǔn)元ASIC芯片結(jié)構(gòu)程C來源：頭豹研究院編輯整理程 ASIC 為 GA 片和 D A 芯片列為不同于 C 芯片的研究機(jī)構(gòu)和企業(yè)數(shù)量不斷增加，故本報告僅將 LDgraecDevice）視為可編程ASICPLD亦稱可編程邏輯器件在結(jié)構(gòu)上包括基礎(chǔ)邏輯單元矩陣觸發(fā)器鎖存器等其連部分作為單個模塊存在。設(shè)計人員通過對PLD進(jìn)行編程以滿足部

16、分定制應(yīng)用程序需求。C根據(jù)終端功能為U芯、U芯和U芯。 U 為張量處理器，專用于機(jī)器學(xué)習(xí)。如 gle 于 206 年 5 月研發(fā)針對 rflow程AI在rflow新算法時可運(yùn)行。 U是大處理器，是由地平線科技提出的嵌入式人工智能處理器架構(gòu)。 U直接處理大規(guī)模電子神經(jīng)元和突觸數(shù)據(jù)。ASIC芯片點(diǎn)UASIC讀取原始輸入數(shù)據(jù)信號，并經(jīng)內(nèi)部邏輯電路運(yùn)算后直接生成輸出信號。優(yōu)點(diǎn)：相對CPUGPUGAASIC（見圖 27。 面積優(yōu)勢：ASIC 構(gòu)以純粹數(shù)字邏輯電路形式構(gòu)建有利于縮小芯片面積應(yīng)對小面積芯片同等規(guī)晶圓可被切割出更多數(shù)量芯片，有助于企業(yè)降低晶圓成本。 能耗優(yōu)勢：ASIC 位對 CPU、GPU、F

17、A 如 GPU 均約消耗 4 瓦電力，ASIC 單位算力平均消耗約 2 瓦電力更能滿足新型智能家對能耗的限制。集成優(yōu)勢：因采用定制化設(shè)計，ASIC 芯片系統(tǒng)、電路、工藝高度一體化，有助于客獲得高性能集成電路。價格優(yōu)勢受到體積小運(yùn)行速度高功耗低等特點(diǎn)影響ASIC于GPUGA芯片當(dāng)前全球市場ASIC芯片平價格約為3美元遠(yuǎn)期若達(dá)到量產(chǎn)規(guī)C圖 2-7ASIC芯片相對其他芯片在算力及能耗層面表現(xiàn)缺點(diǎn)：來源：頭豹研究院編輯整理ASIC 定市時間較慢。ASIC 芯片對算法依賴性較高。人工智能算法高速更新迭代，導(dǎo)致 ASIC 芯片更新頻較高。因C了ASIC險。應(yīng)用示例：谷歌于 2016 年推出 TPU，谷歌旗

18、下 2017 版 lphaGo 物理處理器中鑲嵌 4 云UM 于 4 年8 為 8 代 rrh芯片，可應(yīng)用于實時視頻處理。于7出n列ASIC無需附加主機(jī)處理器和輔助處理器，可應(yīng)用于機(jī)器深度學(xué)習(xí)。斯坦福大學(xué)推出基于新神經(jīng)形態(tài)計算架構(gòu)的ASIC芯片運(yùn)算速度為普通電腦約0萬將ASIC域。ASIC芯片業(yè)產(chǎn)業(yè)鏈中國 ASIC 芯片行業(yè)產(chǎn)業(yè)鏈由上游底層算法設(shè)計企業(yè)、IP 核授權(quán)企業(yè)、EA 工具供類ASIC下游包括移動設(shè)備制造商智能家電制造商工業(yè)產(chǎn)品制造商等在內(nèi)的終端設(shè)備制造企業(yè)成（見圖 。圖 2-8中國SIC芯片行業(yè)產(chǎn)業(yè)鏈產(chǎn)業(yè)鏈運(yùn)作方式來源：頭豹研究院編輯整理上游算法設(shè)計企業(yè)及 IP 核授權(quán)企業(yè)為中游 A

19、SIC 芯片企業(yè)提供芯片算法底層架構(gòu)，片代工廠負(fù)責(zé)測試芯片算法效果晶圓廠及其他專用材料裝備供應(yīng)商為中游企業(yè)提供制芯片所需硬件。中游ASIC的ASIC可擴(kuò)展業(yè)務(wù)至底層算法架構(gòu)設(shè)計環(huán)節(jié)整合芯片模塊及終端產(chǎn)品形態(tài)一體式解決方案向游各類終端設(shè)備制造企業(yè)提供全定制或半定制運(yùn)算產(chǎn)品和服務(wù)中游不具備芯片設(shè)計能力 ASIC 企程 ASIC 設(shè)著高于其他同業(yè)競爭者。下游是 ASIC 游ASIC質(zhì)ASIC產(chǎn)品服務(wù)附加值未來隨5G動網(wǎng)絡(luò)自動駕駛法定電子貨幣等領(lǐng)域產(chǎn)業(yè)發(fā)展下游各類商業(yè)客戶可依托不斷升級的ASIC芯片產(chǎn)布局新營收點(diǎn)。產(chǎn)業(yè)鏈上游底層算法架構(gòu)設(shè)計企業(yè)ASIC 本通常交由具備豐富經(jīng)驗的大廠負(fù)責(zé)ASIC及P游A

20、SICM 國本土算法架構(gòu)設(shè)計企業(yè)包括中星微阿里平頭哥等其中寒武紀(jì)已具備較為成熟的運(yùn)架構(gòu)設(shè)計能力，其算法已大規(guī)模應(yīng)用于華為加速運(yùn)算產(chǎn)品中。從價格角度分析ASIC芯片制造商委托上游企業(yè)進(jìn)行算法開發(fā)的費(fèi)用平均約為200元買P買P核授權(quán)時可享受約10%扣?，F(xiàn)階段中國ASIC芯片業(yè)中游企業(yè)對境外算法架構(gòu)設(shè)計企業(yè)依賴度較高中國本土片算法設(shè)計企業(yè)僅占總市場份額約30%9年起上游算法架構(gòu)產(chǎn)品逐漸呈現(xiàn)國產(chǎn)率ASIC芯片需求量提升。受強(qiáng)勁需求驅(qū)動，中國市場有望在 5 年內(nèi)扭轉(zhuǎn)芯片算法架構(gòu)境外主導(dǎo)局面。P核授權(quán)業(yè)備PPASIC如ARM得P足P營P營CP核設(shè)計服務(wù)國P神州龍芯等該類企業(yè)處于起步發(fā)展階段。專用軟件供應(yīng)商

21、ASIC企過A供A際一流企業(yè)（如ynop圖 。供EA以芯禾電子華大九天博達(dá)微科技等為代表，業(yè)EA國ASIC外A內(nèi)A型EA圖 2-9EA件示例晶圓、流片代工廠來源：Cadence官網(wǎng)、EasyEA官網(wǎng)，頭豹研究院編輯整理約0蓋828英寸晶圓廠相對2英晶圓廠數(shù)量較多中國本土2英寸圓廠以武漢新芯中芯國際、紫光等為例平均月產(chǎn)能約65千在中國設(shè)立晶圓廠的境外廠商包括英特爾海力士等。中國晶圓廠發(fā)展速度較快，如武漢新芯 12 寸晶圓以平均月產(chǎn)能 200 千片超過海力士平月產(chǎn)能160千（見圖 。圖 2-10中范圍晶圓廠12寸晶圓產(chǎn)能，2018年來源：頭豹研究院編輯整理未來全球范圍內(nèi)中國晶圓市場投資空間較大預(yù)計

22、截至020年底中國市場將有約50 家晶圓廠，成為全球最大晶圓代工集中地從地理位置角度分析，現(xiàn)有 2 寸晶圓多布局在中國北部地區(qū)在建或計劃中晶圓廠更多選擇東部地區(qū)和南部地圖 。圖 2-11中范圍晶圓廠12寸晶圓產(chǎn)能分布來源：頭豹研究院編輯整理數(shù)ASIC品未達(dá)到量產(chǎn)規(guī)模，流片成本相對較高。其中，40 納米程及以上芯片流片成本約在 萬元至0萬元之間，14納米、7米等高精度芯片流片成本平均達(dá)到0萬元。產(chǎn)業(yè)鏈中游游ASIC供ASIC將 ASIC 或整套解決方案進(jìn)行銷售。底層算法加芯片銷售模式該銷售模式下中游企業(yè)根據(jù)預(yù)先設(shè)定的算法制造合的芯片在芯片軟件和算法之間形成緊密聯(lián)合中國市場該類產(chǎn)品單位售價平均約美

23、元，境外市場該類產(chǎn)品單位售價平均約達(dá)3美元。ASIC模塊品銷售模式企業(yè)在包算法和芯片基礎(chǔ)上附加語音識別圖像造ASIC一整套ASIC模塊產(chǎn)品售價平約 5 美元的 2-3 美元高100%。產(chǎn)品形態(tài)方案銷售模式買ASIC加傳感器麥克風(fēng)攝像頭等設(shè)備需耗費(fèi)大量人力物力不利于成本把控和市場周轉(zhuǎn)于 ASIC 但 ASIC芯片產(chǎn)品普遍定制化程度較高，中游廠商無法向所有客戶提供全套設(shè)計服務(wù)。產(chǎn)業(yè)鏈下游于 ASIC C 芯片應(yīng)用領(lǐng)域包括自動駕駛智慧工廠智慧家電軍事等其中智慧安防領(lǐng)域主要別ASIC在C圖 中游具備C限。圖 2-12ASIC芯片應(yīng)用于下游各領(lǐng)域規(guī)模占比移動通信設(shè)備制造商來源：頭豹研究院編輯整理ASIC

24、 芯片在智能移動通信設(shè)備中多發(fā)揮加速運(yùn)算驅(qū)動功能。如華為麒麟 0 處器 0 處理大批量采用寒武紀(jì)提供的高定制化 NPU。最新麒麟 0 處理器采用海思自研 NPU。心ASIC于ASIC向C發(fā)KirinU，在C間構(gòu)建有效融合，搭建全棧智慧解決方案。智能家電制造商ASIC間。受物聯(lián)網(wǎng)趨勢影響，如美的、格力、海爾、海信等家電廠商相繼布局各類智能家電入ASIC智慧安防是ASICC自動駕駛自動駕駛領(lǐng)域輔助駕駛功能滲透率不斷提升，輔助駕駛場景需依托攝像頭、雷達(dá)等感器數(shù)據(jù)運(yùn)算功能。其中，多幀圖像視頻對并行運(yùn)算需求量較大，傳統(tǒng)芯片已無法滿足用ASICASIC芯片業(yè)市場規(guī)模全球及中國ASIC芯片售規(guī)模全球ASIC

25、芯片銷售規(guī)模ASIC 行?；鲩L態(tài)勢圍ASIC204年至08年全球范圍ASIC芯片產(chǎn)品銷售規(guī)模年復(fù)合增長率為球范圍ASIC芯片產(chǎn)品銷售規(guī)模預(yù)計于年接近60美元（見圖 2-13。圖 2-13全球ASIC芯片產(chǎn)品銷售規(guī)模（按銷售額計21-023中國ASIC芯片銷售規(guī)模來源：弗若斯特沙利文，頭豹研究院編輯整理相對全球市場圍ASIC行因受虛擬貨幣礦機(jī)等市場需求帶動，國ASIC8年圍ASIC銷售規(guī)模約占全球銷售規(guī)模3.2%約超過65億元。年復(fù)合增長率或達(dá)約60%。中，類 ASIC 類 ASIC 圍 ASIC 芯片產(chǎn)品銷售規(guī)模預(yù)計于2025年接全球銷售規(guī)模10%（圖 2-14。圖 2-14中國ASIC芯片

26、產(chǎn)品銷售規(guī)模（按銷售額計21-023來源：頭豹研究院編輯整理預(yù)計5C芯片在人工智能芯片市場滲透率將達(dá)到約中自動駕駛領(lǐng)域C到域ASIC到域ASIC至傳統(tǒng)家電領(lǐng)域設(shè)備運(yùn)算量較大芯片研發(fā)成本相對更域ASIC過8國C習(xí)ASIC場規(guī)模將從7年42億美元增長至2年6億美。MR平板電腦無人機(jī)智能家居設(shè)備等消費(fèi)為ASIC以圖形架構(gòu)為基礎(chǔ)的深度學(xué)習(xí)處理器盛行，ASIC更適用于圖形架構(gòu)運(yùn)算環(huán)境。預(yù)計 2 年前后，能夠同時進(jìn)行訓(xùn)練和推理的人工智能終端設(shè)備將更加普及芯片將被大量導(dǎo)入該類設(shè)備。不同類別ASIC芯片銷份額制 ASIC 別 ASIC 程 ASIC 發(fā)周期長、研發(fā)成本高，市場普及度相對最低。2018 年中國全

27、定制類 ASIC 芯片銷售占SIC芯片總銷售額小于制ASIC思G類芯片銷售額于8達(dá)到ASIC芯片總銷售額約應(yīng)用范圍廣終端設(shè)備匹配度高研發(fā)成本低周轉(zhuǎn)快等因素影響未來半定制ASIC芯片仍占據(jù)ASIC芯片市場主流類ASIC制ASIC準(zhǔn)P于ASIC省P制ASIC制ASIC規(guī)模（見錯誤!未找到引用源。圖 2-15不類別ASIC芯片銷售額占比，2018年來源：頭豹研究院編輯整理ASIC芯片成本ASIC芯片本構(gòu)成ASIC 生據(jù)不同設(shè)計制造環(huán)節(jié)細(xì)分步驟進(jìn)行分（見圖 中算法設(shè)計電路設(shè)計構(gòu)成軟成本，制造和封裝環(huán)節(jié)構(gòu)成硬性成本。圖 3-1ASIC芯片生產(chǎn)環(huán)節(jié)簡圖算法、IP成本來源：信越半導(dǎo)體官網(wǎng)、致茂電子官網(wǎng)、日月

28、光官網(wǎng)等，頭豹研究院編輯整理P核是標(biāo)集成電路知識產(chǎn)權(quán)可直接布局于硅晶圓表面ASICARM賽法設(shè)的PP當(dāng)前中國 ASIC 芯片企業(yè)較少具備自主設(shè)計生產(chǎn) IP 核的能力，多向境外廠商購買集產(chǎn)品，端P在0端P在0法P的ASIC法 IP 核的 ASIC 多簽名、信息安全等領(lǐng)域。設(shè)P售P向WIFI的P備WIFI的P綁售P定W藍(lán)R個P。ASIC得P別ASIC芯片向ARM交付超過0萬美元會員費(fèi)其P會員費(fèi)用直接疊加在芯片硬件成本上如為1的ASIC約5美元P設(shè)計工具成本ASIC 設(shè)A ）編寫擬PCBEA功耗流程設(shè)計等功能。當(dāng)前全球市場可提供 A 工具的企業(yè)較少，約超過 70%市場份額被 adnce、 yMr型E

29、A上EA錯誤!未找到引用源圖 3-2三家部企業(yè)EA軟件產(chǎn)品對比簡圖來源：頭豹研究院編輯整理向EAEA基本功能模塊費(fèi)用、技術(shù)支援費(fèi)用、升級維護(hù)費(fèi)用等。支持4納米、7納米等先進(jìn)制程的EA制造成本ASIC見錯誤!未找到引用源。圖 3-3單位SIC芯片制造成本分解簡圖晶圓成本來源：頭豹研究院編輯整理晶圓由硅材料制成，常見規(guī)格包括 2 英寸8 英寸、6 寸等。晶圓尺寸越大，可切割出的芯片越多有助于降低單位芯片材料成本當(dāng)前中國ASIC片企業(yè)多采用12英晶圓，1個工程批量約使用25片圓，共約切割成1萬芯片。芯片對晶圓純度要求較高構(gòu)成晶圓的電子級硅材料純度需達(dá)硅片成度越高，可靠性越好，平均成本相對降低。當(dāng)前

30、2 英寸晶圓單片價格平均約 0 美元，采用高端工藝（如特殊 SOI 介質(zhì)隔離）的可容納大電流、承載高電壓的高檔2英寸圓價格最高可達(dá)約0美元。2019年0年期，全球2寸晶圓價格預(yù)計實現(xiàn)約 掩膜成本掩膜環(huán)節(jié)作業(yè)人員通過化學(xué)方法將設(shè)計好的電路圖按照比例縮小并映射于晶圓硅表面需要材料包括掩膜版晶圓硅片光學(xué)誤差補(bǔ)償物鏡等掩膜過程包括晶圓清洗刻、離子注入、蝕刻、離子沖洗、熱處理、機(jī)械表面處理等步驟。掩膜成本根據(jù)芯片制程不同而各異多數(shù)ASIC芯片屬于一次性全定制產(chǎn)品平均每次芯片需配備約10萬掩膜版，每片掩膜版價格平均約在5美元至60美元之間。的5為0028 納米制程芯片全套掩膜成本分別約為 200 萬美元和

31、 400 萬美元。采用 SOI 特殊介質(zhì)離工藝的 8 納米制程掩膜成本最高可達(dá)約 0 萬美元。14 納米、7 納米等級別芯片掩膜成本可超過1億美元。造成掩膜成本較高的因素包括但不限于價格高昂的光刻機(jī)和蝕刻機(jī)高昂研發(fā)成本低成品率等。封測成本封裝成本晶圓完成光刻蝕刻等步驟后需進(jìn)一步封裝成完整殼體封裝步驟所需設(shè)包括減薄機(jī)、劃片機(jī)、裝片機(jī)、引線鍵合機(jī)、倒裝機(jī)等。封裝成本根據(jù)芯片產(chǎn)量各異芯片產(chǎn)量越高分?jǐn)傆诿科酒姆庋b成本越低反之高產(chǎn)量較大的芯片封裝成本平均約占總制造成本約最低可控制在產(chǎn)量較低的芯片封裝成本平均約占總制造成本約測試成本芯片封裝成功后晶圓代工廠需針對防震動防酸堿防水汽防其他腐等需求對芯片穩(wěn)

32、定性進(jìn)行測試。測試成本普遍較低，平均約為封裝成本 分晶圓工廠將測試成本與封裝成本打包不另外收費(fèi)芯片產(chǎn)量足夠大時分?jǐn)偟矫科臏y試成可忽略不計。研發(fā)人力成本相對傳統(tǒng)集成電路（如 CPU、GPUC 芯片過程對核心設(shè)計人員需求量相對較低如制造CPUPU等傳統(tǒng)集成電路的大型企業(yè)平需30型ASIC約5人員。中國市場ASIC芯片產(chǎn)品研發(fā)周期約在9個月至12個月之間，ASIC芯片企業(yè)為芯研發(fā)人員支付費(fèi)用約為每人每月3萬元。假設(shè)一家初創(chuàng)企業(yè)雇傭最低數(shù)量核心設(shè)計人員的ASIC芯片，為0見錯誤!未找到引用源。圖 3-4ASIC芯片研發(fā)周期核心人力成本估算來源：頭豹研究院編輯整理C 對 CPU、GPU 人力成本和上市

33、時間成本方面更具優(yōu)勢。ASIC芯片本空間ASIC高P到每片芯片的成本（見錯誤!未找到引用源。圖 3-5ASIC芯片降本方法減小結(jié)構(gòu)寬度降本來源：頭豹研究院編輯整理ASIC局P構(gòu)和規(guī)格對電路布局起決定性作用，進(jìn)而影響硅片襯底使用效率。通過減小半導(dǎo)體元件間結(jié)構(gòu)寬度，設(shè)計人員可在既有硅片襯底面積上布局更多 強(qiáng)ASIC如小結(jié)構(gòu)寬度方法專利提出廠商可除去掩膜環(huán)節(jié)中蝕刻沉積步驟在第一層硅片形成的部分邊棱確保除去部分寬度可容納存儲單元或其他單元并選擇性氧化小寬結(jié)構(gòu)下方硅層（見錯誤!未找到引用源。通過該方法，設(shè)計人員可在硅片表層布局更多元件，充分利用硅片表面積和縱深空間。圖 3-6減小構(gòu)寬度方法示例改進(jìn)工藝降

34、本來源：頭豹研究院編輯整理制程升級制程大幅升級可顯著提升電子元件精細(xì)度提高硅片裸片利用率降元件功耗如SIC芯片常用制程從0納米逐升級至5米功耗降低約上。C 芯片有制程基礎(chǔ)上使用優(yōu)化版。如在40納米制程基礎(chǔ)上研發(fā)使用38納米制程優(yōu)化版程下，元件精細(xì)度更高，同等面積晶圓可被切割出更多芯片。如 8 米制程的 2 英寸晶圓可切割出約2,000片至2,500片芯片，該數(shù)量高于40納米制程條件下12英晶圓可被切割芯片數(shù)量對0納制程芯片功耗降低約堆疊技術(shù)為加快工藝升級速度企業(yè)可在縮小元件物理尺寸之余考慮采用晶圓疊技術(shù)如在7納米程技術(shù)條件下設(shè)計人員可垂直堆疊元件保持原有硅片面積獲得芯片性能提升。改進(jìn)邏輯單元：

35、C 成 ASIC 進(jìn)而節(jié)省材料成本。提高P核產(chǎn)率降本國 ASIC 芯向 ARM 的 核，境外廠商 P 核產(chǎn)品毛利率最高可達(dá)約 90%P 以ASIC買P斷 P 國 P 業(yè)及 核交易基礎(chǔ)設(shè)施逐漸增加207計P約0，截至8底中國該類企業(yè)數(shù)量約達(dá)到0家預(yù)計9年該類企業(yè)可達(dá)0家中較為知名的包括寒武紀(jì)神州龍芯蘇州國芯芯原微電子芯動科等。司P有1過0足05納米5納米等先進(jìn)制程同類產(chǎn)品平均報價相對境外廠商約降低有于C得P的 ASIC 買 P 外定PASIC芯片行業(yè)發(fā)展現(xiàn)狀行業(yè)人員規(guī)模情況數(shù)量規(guī)模：7年中國ASIC芯片行業(yè)人員規(guī)模約為0萬，包括中國大陸地區(qū)人才、中國臺灣地區(qū)人才及日本韓國美國歐洲等地區(qū)引進(jìn)人才其

36、中中國臺灣地區(qū)高端人才占比較高截至209年上半年隨新一批計算機(jī)專業(yè)通訊專業(yè)電子信息工程專業(yè)高國C至40。人員構(gòu)成：ASIC 發(fā)設(shè)計類人員數(shù)量約占總從業(yè)人員數(shù)量約9年ASIC芯片行業(yè)高端設(shè)計人才薪資水平相較4約有至（不排除通貨膨脹影響。受薪資水平、專業(yè)技能、職業(yè)遷徙性等因素影響，研發(fā)設(shè)計人員流率相對相關(guān)制造業(yè)人員流動率較低。構(gòu)成變化： 制造端在國家鼓勵半導(dǎo)體基礎(chǔ)設(shè)施建設(shè)大環(huán)境下中國半導(dǎo)體制造企業(yè)數(shù)量增加C 芯業(yè)制造端從業(yè)人員于近5年保持小穩(wěn)步增長態(tài)勢。 設(shè)計端中國半導(dǎo)體行業(yè)已結(jié)束野蠻增長時期呈現(xiàn)經(jīng)濟(jì)化發(fā)展特點(diǎn)科創(chuàng)板等融資來ASIC業(yè)設(shè)計端從業(yè)人員數(shù)量增幅將顯著高于制造端人員數(shù)量增幅。行業(yè)產(chǎn)值規(guī)模

37、情況于0如硅材料等）產(chǎn)值約為 0 億美元，裝備、封測類產(chǎn)業(yè)產(chǎn)值接近 0 美元，芯片研發(fā)、射頻、功率模擬等產(chǎn)業(yè)產(chǎn)值約在0億美元水。為0為0美元，裝備、封測類產(chǎn)值約為 0 億美元。整體而言，中國集成電路全產(chǎn)業(yè)產(chǎn)值占世界總足國AC球ASIC值約不足行業(yè)營銷渠道分析方案商加經(jīng)銷商模式國ASIC標(biāo)準(zhǔn)化方案或經(jīng)銷商代理兩種營銷模式產(chǎn)品落地前期芯片企業(yè)可經(jīng)方案商確定標(biāo)準(zhǔn)化營銷方案提升產(chǎn)品質(zhì)量穩(wěn)定性及良率待產(chǎn)品形態(tài)穩(wěn)定后實現(xiàn)量產(chǎn)并通過經(jīng)銷商批量出售芯片部分經(jīng)銷商所提供代理服務(wù)可覆蓋項目落地早期及量產(chǎn)后期在芯片量產(chǎn)前提（月均產(chǎn)量超過 100萬經(jīng)銷商抽成比例接近見圖 1。圖 4-1經(jīng)銷代理模式簡圖來源：頭豹研究院

38、編輯整理經(jīng)銷商代理模式理ASIC理兩種企業(yè)。實力較強(qiáng)的大型終端設(shè)備品牌商可自行設(shè)立經(jīng)銷商與芯片研發(fā)企業(yè)對接。代理晶圓工廠接ASIC芯代模組套件形態(tài)產(chǎn)品，該代理模式下，經(jīng)銷商較易獲得批量芯片供貨。模組套件形態(tài)產(chǎn)品利潤率較高，經(jīng)銷商可獲得更高抽成。接ASIC供統(tǒng)配一體化生產(chǎn)服務(wù)的企業(yè)。該種代理模式下，經(jīng)銷商抽成水平適中。復(fù)合代理部分經(jīng)銷商同時代理制造端工廠和設(shè)計端企業(yè)同時賺取芯片抽成和組抽成。代理大型品牌商部分終端設(shè)備品牌（如華為等自行建立經(jīng)銷商渠道接芯片研發(fā)企業(yè)獲得芯片供貨。該模式下，終端設(shè)備商可獲得更為劃算的價格方案。行業(yè)運(yùn)營模式簡析國ASIC專項細(xì)分運(yùn)營標(biāo)化方案運(yùn)營兩種其中專項細(xì)分運(yùn)營模式在

39、人員物資等方面消耗較大前期投入時間成本和經(jīng)濟(jì)成本較高標(biāo)準(zhǔn)化方案模式與傳統(tǒng)電子產(chǎn)品運(yùn)營模式較為類似該模式下企業(yè)前期投入成本較小可快速起步。長期而言，專項細(xì)分模式相對標(biāo)準(zhǔn)化方案模式盈利能力約高出2。專項細(xì)分運(yùn)營體系層面分運(yùn)營模式下為ASIC在架構(gòu)上包括研發(fā)算法方案設(shè)計軟件系統(tǒng)硬件市場客戶等部門公司全體圍正在研發(fā)或推廣的芯片，配備芯片算法銷售、配套方案銷售等多套銷售方案。該模式下企業(yè)可組建完整客戶關(guān)系團(tuán)隊能夠?qū)κ袌鲂枨笞兓龀隹焖俜磻?yīng)如中國某初創(chuàng) ASIC 芯片企業(yè)單顆 ASIC 芯片產(chǎn)品配備超過 20 人規(guī)模客戶關(guān)系團(tuán)隊，可較好應(yīng)對同時來自近 0 個客戶的項目需求，協(xié)助客戶開展芯片嵌入、終端設(shè)備落

40、地完整流程市場層面ASICC 細(xì)分市場選擇不同方案商，可快速在細(xì)分領(lǐng)域?qū)崿F(xiàn)產(chǎn)品落地。標(biāo)準(zhǔn)化方案運(yùn)營向C芯片該模下，化ASIC做細(xì)分。局ASIC案運(yùn)營模式將芯片軟件推廣完全交由算法代理公司負(fù)責(zé)不進(jìn)行策略層面的方向性規(guī)定指導(dǎo)該企業(yè)僅對芯片功能做統(tǒng)一規(guī)定較少考慮終端客戶將芯片應(yīng)用于何種領(lǐng)域如何用等問題。企業(yè)在該模式下多為客戶提供硬件后勤支持較少做到算法軟件支持進(jìn)而較難配客戶完成終端設(shè)備落地項目。行業(yè)產(chǎn)品價格分析ASIC芯片格圍ASIC造至8球ASIC片平均價格降至約2元隨集成電路設(shè)計門檻降低芯片制造材料升級ASIC芯片價格有持續(xù)下降（見圖 的 ASIC 為0圖 4-2全球SIC芯片平均單位價格（元/

41、片21-18年來源：頭豹研究院編輯整理推ASIC芯片制造環(huán)節(jié)裸片利用率提高光柵成本降低助推芯片價格走低預(yù)計3年前 ASIC約芯片設(shè)計廠商可利用印刷電子技術(shù)等手段降低芯片設(shè)計門檻提高芯片設(shè)計自動化水平持續(xù)減少無效邏輯門、電路布局設(shè)置。ASIC破7納價格影響因素定價機(jī)制根據(jù)國際通用芯片定價策略芯片價格平均約為芯片硬件成本5倍中 ASIC的P硬件成本25倍。響C同各異類ASIC價格較高，應(yīng)用于小型設(shè)備（如照明等）的同類芯片價格相對降低迭代因素：致ASIC增強(qiáng)版后續(xù)版本芯片可為原有芯片增強(qiáng)版企業(yè)根據(jù)客戶需求對原有芯片做功能附加價格增幅根據(jù)附加功能不同處于 降價向低端市場推廣前代芯片。 簡化版芯片企業(yè)根

42、據(jù)終端設(shè)備產(chǎn)品形態(tài)要求對原有芯片做裁剪簡化為性能不變能精簡版本以使客戶用相對更便宜的價格獲得核心功能芯片簡化導(dǎo)致的價格降幅大程度受到客戶期望值及心理預(yù)期影響企業(yè)為培養(yǎng)客戶忠誠度盡可能提供最優(yōu)惠案。定價案例：在 C 業(yè) OP20的ASIC根據(jù)國際通用定價策略，該款芯片初期定價約在 2 美元至 3 美元水平。初期銷售過程中專家所在企業(yè)判定芯片利潤率過低遂在芯片基礎(chǔ)上添加程序電路板顯示屏電池等構(gòu)成模組模組形態(tài)產(chǎn)品可嵌入其他設(shè)備或獨(dú)立使用其客戶群體對價格敏感度相對較低專家所在企業(yè)經(jīng)過報價、客戶議價過程，并完成一系列市場評測、客戶心理預(yù)期評測最終對模組形態(tài)產(chǎn)品定價在 0 美至 30 美元平，該定價相對初

43、始芯片形態(tài)產(chǎn)品價格高約10倍，利率達(dá)到約中國ASIC芯片行業(yè)商業(yè)案例量產(chǎn)ASIC芯片案例芯片量產(chǎn)指標(biāo)簡述據(jù)ASIC過0的ASIC（如美的格力華為等認(rèn)可可全面覆蓋客戶企業(yè)全品類終端設(shè)備達(dá)到全面使用標(biāo)。年產(chǎn)量處于 100 萬片至 1,000 萬級別的 ASIC 芯片使用范圍相對較窄，多數(shù)覆蓋戶企業(yè)1至2種終端設(shè)。ASIC芯片年產(chǎn)量處于0萬片至0萬片級別時，客戶企業(yè)多用該類芯片做少量測項目，以檢驗終端設(shè)備穩(wěn)定性。年產(chǎn)量小于0萬片的ASIC芯片屬于不合格產(chǎn)品。語音識別ASIC芯片案例在 C 業(yè) OP10業(yè)專家曾負(fù)責(zé)一款制程為 110 納的工業(yè)級別語音識別 AC 芯項，專家完整跟蹤款C圖 。單P加M的P

44、自25年6至06年6月初完成芯片設(shè)計，并進(jìn)入第一批樣品芯片流片測試階段。圖 5-1語音別ASIC芯片研發(fā)銷售時間線來源：頭豹研究院編輯整理研發(fā)階段：專家所在公司向ARM支付100美元會員費(fèi)，獲得底層算法架構(gòu)和IP款A(yù)SIC由5用20。測試階段約3第費(fèi)0萬元并于流片結(jié)束后返回約0萬合格芯片第二次流片主要針對特定功（如降噪離識別）對芯片內(nèi)部結(jié)構(gòu)做優(yōu)化，并針對ARM提供的標(biāo)準(zhǔn)IP核進(jìn)行調(diào)整，約花費(fèi)0萬元。面市、推廣階段：該款芯片經(jīng)過測試后于6年2月完成認(rèn)證，并正式面市。該專家負(fù)責(zé)于7年2月至0月對該片產(chǎn)品進(jìn)行規(guī)模化推廣7年0月該款產(chǎn)品獲得首輪大批量穩(wěn)定訂單，訂單量約超過0套。整體而言，該款 C 芯片

45、從研發(fā)到落地共消耗各類研發(fā)、人工、推廣及中間費(fèi)用約 1,00萬至1,50元。批量銷售階段該芯片目標(biāo)客戶為美的海爾海信等家電廠商主打B銷售模式。從銷售量角度分析8年末專所在項目組完成約0片該款A(yù)SIC芯片銷售目標(biāo)，并于9年半年實現(xiàn)0萬片總銷。從產(chǎn)品形式角度分析該款芯片包括單純算法加芯片通用型模（附加2至3款軟件程序整體方（包括遙控器插座開關(guān)等三種銷售方案截至9年上半年單純算法加芯片方案約售出超過0萬芯片通用型模塊方案售出約60萬片芯片，整體方案售出不足 0 萬片芯片。其中，通用型模塊方案利潤率最高。該企業(yè)為客戶提供4內(nèi)芯片包換售后承諾。產(chǎn)C設(shè)計外包ASIC芯片案例CASIC 企企業(yè)）或外包設(shè)計與

46、自主驗證相結(jié)合（如云知聲、出門問問等企業(yè)。相對而言，自主設(shè)芯片與外包設(shè)計芯片時間成本、經(jīng)濟(jì)成本、遠(yuǎn)期成本各異（見圖 。時間成本芯片設(shè)計代工企業(yè)具備專業(yè)設(shè)計人員及設(shè)備研發(fā)經(jīng)驗豐富可在較短時間內(nèi)交付特定功能芯片設(shè)計方案。ASIC 芯片企業(yè)自主設(shè)計芯片周期較長，平均超過 9 個月經(jīng)濟(jì)成本：向ASIC對ASIC師成本高約至遠(yuǎn)期成本：從遠(yuǎn)期芯片迭代角度分析，設(shè)計外包可能導(dǎo)致第二代、第三代芯片功能與 ASICASIC自主知識產(chǎn)權(quán)掌控力，滿足市場對功能升級的需求。圖 5-2自主計芯片相對外包設(shè)計芯片外包設(shè)計案例來源：頭豹研究院編輯整理國 ASIC 某 OP30 企為 5 用單 P 的 ASIC 芯他 AI

47、算面較廣。該企業(yè)于6年完成礎(chǔ)準(zhǔn)備工作后于7年6約正式委托外包設(shè)計公司開始研發(fā)近98年3款A(yù)SIC于9月應(yīng)用于客戶企業(yè)終端設(shè)備9年3月該芯片初步進(jìn)入第一批生產(chǎn)階段生產(chǎn)規(guī)模約為 0數(shù)ASIC為2款A(yù)SIC功能表現(xiàn)不及預(yù)期至今尚未充分得到市場認(rèn)可依此案例可見算法完全外包模式有礙實現(xiàn)ASIC芯片量產(chǎn)目標(biāo)為擴(kuò)大芯片銷量扭轉(zhuǎn)非量產(chǎn)困境該企業(yè)著手規(guī)劃芯片轉(zhuǎn)型案。雙P架構(gòu)ASIC芯片例根據(jù)芯片算法結(jié)構(gòu)不同研發(fā)成本有較大差異數(shù)C單及ARM授權(quán)PP于ARM位P采用該算法結(jié)構(gòu)的芯片成本適中，售價平均約為2美元。國 ASIC 某 O0 的 ASIC 芯雙P配ARM授權(quán)P約1于9年7月通過測試，并于9進(jìn)入第一批規(guī)模出貨

48、階段。雙P片單位成本偏高數(shù)C單位價格相當(dāng)約為2美于 2 款 ASIC 將率。為避免市占率不足問題，該企業(yè)采取策略如下： 以等于或低于單位成本的價格出售首批流片成功返回的5萬片芯片，搶占市場份額。在第一代基礎(chǔ)上單P該款芯片預(yù)計于年6月進(jìn)第二批規(guī)模生產(chǎn)出貨階段。中國ASIC芯片行業(yè)投資價值及風(fēng)險分析中國ASIC芯片行業(yè)投資建議的ASIC別ASIC化CC理ASIC圖像識別ASIC芯片中國圖像識別ASIC片市場已處于投資半飽和階段截至8年中國圖像識別過0超0別ASIC資規(guī)（見圖 1圖識別C的ASIC構(gòu)趨于簡單，可穩(wěn)定運(yùn)行各類算法，廣泛應(yīng)用于安檢設(shè)備、監(jiān)控設(shè)備等圖像識別領(lǐng)域。圖 6-1圖像別領(lǐng)域代表投資

49、事件，2018年來源：頭豹研究院編輯整理7年國人臉識別市場規(guī)模超過0億元并預(yù)計于未來5年保約合增長率，約在 3 達(dá)到約 0 億元市場規(guī)模。圖像識別 ASIC 芯片企業(yè)如紫光國芯、京化ASIC收割后半段紅利。語音識別ASIC芯片中國語音識別ASIC片市場處于中期投資階段在ASIC芯片行業(yè)5企業(yè)有多年產(chǎn)品開發(fā)經(jīng)驗的行業(yè)專家表示語音識別ASIC芯片市場將于2020至2021進(jìn)入爆式高速增長階段，是資本入局該領(lǐng)域的最佳時期。8 年至 9 別 ASIC 芯7 年至 28 別 ASIC 現(xiàn)3倍增長，2018至2019初，該市場規(guī)模同比增長約2倍，2020年該模有望保持2倍同增速。ASIC變頻片DSP芯為C

50、PU類芯片，價格位處于5美元至1美元水平。變頻芯片應(yīng)用范圍廣泛為拓展業(yè)務(wù)格局深圳九天睿芯等企業(yè)著手研發(fā)定制程度較的C保證在短期內(nèi)獲得大規(guī)模市場份額。于 ASIC C 變頻換效率，增加變頻芯片功能。于 U 化 ASIC 芯或降低約前 ASIC 為 2 頻 ASIC 價統(tǒng) P 芯片計ASIC于5至6個器CCPU如CPU片ASIC升運(yùn)算效率和準(zhǔn)確性，滿足客戶對特定功能的需求。器ASIC因傳感器應(yīng)用領(lǐng)域廣泛器芯片具備較大市場潛力可嵌入氣體傳感器動力傳感器陀螺儀等設(shè)備應(yīng)用于智能安防自動駕駛智慧醫(yī)療智能家居物聯(lián)網(wǎng)等場景但中國尚缺一流水平傳感器企業(yè)市面的ASIC及ASIC器ASIC器C到0器ASIC芯片領(lǐng)域

51、所得回報或高于投資額0。投資盲點(diǎn)專家指出完全外包商業(yè)模式下企業(yè)缺乏核心自主知識產(chǎn)權(quán)易產(chǎn)生流片失敗算型ASIC主體需在全面深入研究基礎(chǔ)上做出投資決定。別ASIC于28年進(jìn)行流片其流片返回芯片與終端設(shè)備匹配度過低至今未進(jìn)入批量生產(chǎn)階段證明流片敗。中國ASIC芯片行業(yè)投資風(fēng)險市場風(fēng)險接受度風(fēng)險現(xiàn)階段ASIC芯片產(chǎn)品普及率較低普通消費(fèi)者對芯片嵌入智慧家電產(chǎn)接受度有待提升。以語音識別 ASIC 芯片產(chǎn)品為例，2019 年上半年，中國市場售出電數(shù)量約 5 億臺，相對而言，嵌入 ASIC 芯片的家電數(shù)量不足 0 萬臺，占比不 4%。別ASIC但其市場總量仍然較小如209年上半年銷量較高的百度音箱其家庭普及率

52、和激活率仍然較低再如思必馳生產(chǎn)的音識別家電產(chǎn)品，截至9年上年，其總銷量不足0臺。若未來兩年普通消費(fèi)者對ASIC片嵌入產(chǎn)品接受度有顯著提升中國范圍嵌入別C年3,000 大廠競爭風(fēng)險：ASIC 芯業(yè)界大（如rIngrations亞德諾半導(dǎo)體等開展競爭該類國際一流大型企業(yè)把持約 80%變頻芯片、傳感器芯片市場份額，創(chuàng)投型 ASIC 芯片企需與其他中型企業(yè)分割約20%市場份額競爭較為激烈好ASIC局ASICASIC型ASIC吞噬、排擠。應(yīng)對大廠競爭風(fēng)險創(chuàng)投型ASIC片企業(yè)可選擇布局結(jié)構(gòu)較為簡單價值較低產(chǎn)品線以安防設(shè)備所用二氧化硫傳感器氣體傳感器為例傳統(tǒng)大廠出品該類傳感至0ASIC芯企業(yè)可通過降低精度專

53、供家庭類簡單環(huán)境等方法提供7美元至10美元價格水平的ASIC芯片感器在此格優(yōu)勢下，初創(chuàng)企業(yè)有望迅速搶占約50%細(xì)分產(chǎn)品市場份額。研發(fā)風(fēng)險型ASIC 融合度風(fēng)險產(chǎn)ASIC融合度不達(dá)標(biāo)等問題別ASIC在40分貝至60分貝和0分至80分貝境下語音識別模塊需分別達(dá)到語音達(dá)到量產(chǎn)要求（見圖 2噪 ASIC 率不達(dá)標(biāo)，至今未通過流片檢驗。圖 6-2語音別ASIC芯片模塊識別率指標(biāo)來源：頭豹研究院編輯整理 不確定性風(fēng)險：CPU 等傳統(tǒng)芯片目標(biāo)客戶較為明確，芯片公司在設(shè)計前已掌握目場需求。ASIC 芯片項目在研發(fā)階段對目標(biāo)市場掌握程度較低，創(chuàng)投型企業(yè)尚不確定標(biāo)客戶體量，較難把握終端設(shè)備用戶對產(chǎn)品功能的需求變化

54、。 沉沒成本風(fēng)險：約8發(fā)ASIC約9發(fā)C初創(chuàng)型企業(yè)較難負(fù)擔(dān)流片失敗等沉沒成本。 迭代風(fēng)險芯片行業(yè)迭代進(jìn)化速度快使用舊方法研發(fā)芯片的初創(chuàng)型企業(yè)易與市場節(jié)脫節(jié)，產(chǎn)品易遭淘汰。 平衡風(fēng)險：集成電路研發(fā)人員設(shè)計芯片需遵循 PA 原則，即在功耗、算力、面積之間協(xié)調(diào)平衡（見圖 3用 ASIC 目標(biāo)，多舍棄產(chǎn)品良率、功耗、面積等參數(shù)表現(xiàn)。此外，設(shè)計人員采用敏捷設(shè)計理念直接跳過原型驗證環(huán)節(jié)對接后端數(shù)據(jù)布線該類芯片研發(fā)周期驗證周期大幅縮（ 9一算法與設(shè)備融合度達(dá)不到要求則整顆芯片不達(dá)標(biāo)企業(yè)將承擔(dān)全部研發(fā)制造環(huán)節(jié)沉沒成本損失，風(fēng)險度較高。圖 6-3集成路行業(yè)產(chǎn)品設(shè)計PA原則供應(yīng)鏈風(fēng)險來源：頭豹研究院編輯整理造AS

55、IC前提現(xiàn)階段中國芯片企業(yè)多采用日本韓國中國臺灣等地區(qū)出產(chǎn)的晶圓原材料產(chǎn)地濟(jì)環(huán)境、自然環(huán)境等穩(wěn)定性對晶圓供應(yīng)鏈影響較大。如因自然災(zāi)害導(dǎo)致的晶圓斷供可能導(dǎo)致中游 ASIC 芯片企業(yè)受損。2018 年第三季度臺積電對接 7 納米芯片的晶圓廠遭到地震影響，大批晶圓報廢，導(dǎo)致近 2 個月晶圓供應(yīng)斷裂。受此事件影響，某大型芯片企業(yè)當(dāng)季度芯片良率明顯降低，其當(dāng)季營收同比降低約 0.3%。管理風(fēng)險集成電路企業(yè)經(jīng)過長久發(fā)展已形成較為成熟的管理方式傳統(tǒng)管理方法嚴(yán)格遵守項流程設(shè)計規(guī)律尊重設(shè)計規(guī)則的延續(xù)性嚴(yán)肅性具體表現(xiàn)如前端環(huán)節(jié)與后端環(huán)節(jié)密銜接設(shè)計流程無跳躍每一步驗證須達(dá)到規(guī)定指標(biāo)方可進(jìn)行后續(xù)驗證流片測試環(huán)節(jié)。部分

56、入局 C 芯片行業(yè)的新興互聯(lián)網(wǎng)企業(yè)提出以互聯(lián)網(wǎng)方式對芯片設(shè)計流程進(jìn)行改造舍棄傳統(tǒng)管理方法該種管理思維易造成對項目流程設(shè)計規(guī)則的不當(dāng)改變進(jìn)而導(dǎo)顧此失彼。如某新入局ASIC芯片市場的互聯(lián)網(wǎng)企業(yè)打造一款5納米片，極力追求面縮減并跳過驗證環(huán)節(jié)最終導(dǎo)致算法失敗三次流片皆未通過測試平均每次流片失敗導(dǎo)約0應(yīng)對三次及以上流片失敗ASIC片案例投資者應(yīng)注意責(zé)任企業(yè)是否存在決策層面題。中國ASIC芯片行業(yè)驅(qū)動因素動C在 C 業(yè) OP10動 ASIC芯片設(shè)計和制造工藝經(jīng)歷多輪升級，向自動化和小制程方向演進(jìn)。傳統(tǒng)芯片落后于需求深度學(xué)習(xí)場景機(jī)器訓(xùn)練模型涉及超過百層隱層結(jié)構(gòu)每單位隱層結(jié)構(gòu)上神經(jīng)元數(shù)目根數(shù)據(jù)樣本量各異機(jī)器訓(xùn)

57、練過程每進(jìn)行一次運(yùn)算底層所有神經(jīng)元需配合完成計算平均算量約為千萬級或更高量級，總計算量幾何式增長。統(tǒng)CPU多按照數(shù)據(jù)存儲順序進(jìn)行串行運(yùn)算，計算能力和數(shù)據(jù)存儲能力落后于機(jī)器訓(xùn)練場景需求如傳統(tǒng)X86構(gòu)CPU芯片滯后于摩爾定律，由谷歌發(fā)起的 Brain 訓(xùn)練目需采用 16000 個 U 核以保證模型準(zhǔn)確性，CPU等傳統(tǒng)芯片計算力已接近極限。ASIC深度學(xué)習(xí)算法需在高階運(yùn)算和低階運(yùn)算之間轉(zhuǎn)換存在計算量爆發(fā)現(xiàn)象需運(yùn)算引擎持高階運(yùn)算以提高計算效率。ASIC 具路設(shè)計保證對高階運(yùn)算、并行運(yùn)算的支持。ASIC進(jìn)ASIC藝向小制程方向演進(jìn)。2017年4由臺積電出產(chǎn)的7米工藝初步完成試生產(chǎn)2018年半年11米芯片

58、出貨量激增。2019 年上半年，5 納米工藝進(jìn)入試生產(chǎn)階段?，F(xiàn)階段商用 ASIC 芯片從055向47力呈現(xiàn)指數(shù)級增長趨勢（見圖 1。圖 7-1工藝級推動ASIC芯片算力提升來源：頭豹研究院編輯整理ASIC 演學(xué)習(xí)計算模型精度，增加機(jī)器學(xué)習(xí)在語音識別、圖像識別等領(lǐng)域的應(yīng)用價值。C下ASICC 芯式。類ASIC硅片連線層擴(kuò)散層離注入層以及晶體管芯做自動規(guī)劃短C期。MEMS協(xié)同設(shè)計推動ASIC算法開發(fā)S 器件制造過程與集成電路類似，采用批處理式微制造技術(shù)。因制造工藝相似 S與ASIC類ASIC圖 72。圖 7-2MEMS與ASIC同S傳感器應(yīng)用范圍廣泛來源：頭豹研究院編輯整理S器件被廣泛應(yīng)用于汽車工

59、業(yè)消費(fèi)電子品化工醫(yī)療航空航天等領(lǐng)域相用 S S 智能可穿戴設(shè)備（智能手表、打印機(jī)噴嘴、投影儀（采用S微鏡、汽加速度計、繼電器等。S與ASIC似S器件具備體積小重量輕功耗低可靠性高等優(yōu)點(diǎn)每單位8英寸片可被切割出約0個 S截至208年全球范圍MEMS傳感器市場規(guī)模約達(dá)9美元。ASIC芯片本占比提升S隨MEMSS與ASIC在必行。高性能S傳感器件中，ASIC芯片成本約達(dá)到中，結(jié)構(gòu)較為簡單的加速計ASIC風(fēng)ASIC本儀ASIC和MSASIC本S中ASIC雜，成本占比將持續(xù)走高。推動可編程ASIC芯片發(fā) 慣性傳感器慣性傳感器用于測量加速度傾斜角度沖擊振動程度等參數(shù)多應(yīng)用于導(dǎo)航定位程ASIC輕S助ASIC

60、司ie出ASIC速C和MMS研發(fā)工作，協(xié)助 S 廠商將平均設(shè)計周期從 5 個月降至 7.5 個。該公司推出的搭載C的S 電容式傳感器電容式傳感器用于位移角度振動速度壓力等測量是參數(shù)可變的電容器電程ASIC片設(shè)計公司 Acam 開的第二代 ASIC 芯片被用于商業(yè)化中檔壓力傳感器和高性能濕度的 ASIC 加 S 發(fā)企業(yè)提出更加精簡的解決方案。中國ASIC芯片行業(yè)制約因素高端專業(yè)人才緊缺全球人工智能芯片行業(yè)對人才的需求量已位列各人工智能領(lǐng)域人才需求量排行榜的第二各國對人工智能芯片行業(yè)的人才爭奪將更加激烈人才儲備量不足容易導(dǎo)致行業(yè)發(fā)滯后，嚴(yán)重制約人工智能芯片行業(yè)的發(fā)展。ASIC 行經(jīng)濟(jì)發(fā)達(dá)國家中國在