計(jì)算機(jī)組成原理題集含答案

1、 題庫(kù)題目總數(shù)：293 第一章單選題1、控制器、運(yùn)算器和存儲(chǔ)器合起來(lái)一般稱(chēng)為（主機(jī)）：I/O部件內(nèi)存儲(chǔ)器外存儲(chǔ)器主機(jī)2、馮諾依曼機(jī)工作方式的基本特點(diǎn)是（按地址訪問(wèn)并順序執(zhí)行指令）：按地址訪問(wèn)并順序執(zhí)行指令精確結(jié)果處理存儲(chǔ)器按內(nèi)部地址訪問(wèn)自動(dòng)工作3、輸入、輸出設(shè)備以及輔助存儲(chǔ)器一般統(tǒng)稱(chēng)為（外圍設(shè)備 ）：I/O系統(tǒng)外圍設(shè)備外存儲(chǔ)器執(zhí)行部件4、計(jì)算機(jī)硬件能直接識(shí)別和執(zhí)行的語(yǔ)言是（機(jī)器語(yǔ)言）：高級(jí)語(yǔ)言匯編語(yǔ)言機(jī)器語(yǔ)言符號(hào)語(yǔ)言判斷題5、若某計(jì)算機(jī)字代表一條指令或指令的一部分，則稱(chēng)數(shù)據(jù)字(錯(cuò))。6、若某計(jì)算機(jī)字是運(yùn)算操作的對(duì)象，即代表要處理的數(shù)據(jù)，則稱(chēng)指令字（錯(cuò)）。7、數(shù)字計(jì)算機(jī)的特點(diǎn)：數(shù)值由數(shù)字量（如二

2、進(jìn)制位）來(lái)表示，運(yùn)算按位進(jìn)行。（對(duì)）8、模擬計(jì)算機(jī)的特點(diǎn)：數(shù)值由連續(xù)量來(lái)表示，運(yùn)算過(guò)程是連續(xù)的。（對(duì)）填空題9、 系統(tǒng)軟件包括：服務(wù)程序、語(yǔ)言程序、（操作系統(tǒng)） 、數(shù)據(jù)庫(kù)管理系統(tǒng)。10、 計(jì)算機(jī)系統(tǒng)的發(fā)展按其核心部件采用器件技術(shù)來(lái)看經(jīng)歷了五代的變化，分別是（電子管）、（晶體管）、（集成電路）、（大規(guī)模集成電路）、（巨大規(guī)模集成電路）五個(gè)部分。11、 計(jì)算機(jī)系統(tǒng)是一個(gè)由硬件和軟件組成的多級(jí)層次結(jié)構(gòu)，這通常由（微程序級(jí)）、（一般機(jī)器級(jí)）、（操作系統(tǒng)級(jí)）、（ 匯編語(yǔ)言級(jí)）和（高級(jí)語(yǔ)言級(jí)）等組成，在每一級(jí)上都可以進(jìn)行（程序設(shè)計(jì)）。12、 計(jì)算機(jī)的軟件一般分為（系統(tǒng)軟件）和（應(yīng)用軟件）兩大部分。13、

3、計(jì)算機(jī)的硬件基本組成包括（控制器）、（運(yùn)算器）、（存儲(chǔ)器）、（輸入設(shè)備）和（輸出設(shè)備）五個(gè)部分。簡(jiǎn)答題14、什么是存儲(chǔ)容量？什么是單元地址？存儲(chǔ)器所有存儲(chǔ)單元的總數(shù)稱(chēng)為存儲(chǔ)器的存儲(chǔ)容量。滅個(gè)存儲(chǔ)單元都有編號(hào)，稱(chēng)為單元地址。15、什么是外存？簡(jiǎn)述其功能。外存：為了擴(kuò)大存儲(chǔ)容量，又不使成本有很大的提高，在計(jì)算機(jī)中還配備了存儲(chǔ)容量更大的磁盤(pán)存儲(chǔ)器和光盤(pán)存儲(chǔ)器，稱(chēng)為外存儲(chǔ)器，簡(jiǎn)稱(chēng)外存。外存可存儲(chǔ)大量的信息，計(jì)算機(jī)需要使用時(shí)，再調(diào)入內(nèi)存。16、什么是內(nèi)存？簡(jiǎn)述其功能。內(nèi)存：一般由半導(dǎo)體存儲(chǔ)器構(gòu)成，裝在底版上，可直接和CPU交換信息的存儲(chǔ)器稱(chēng)為內(nèi)存儲(chǔ)器，簡(jiǎn)稱(chēng)內(nèi)存。用來(lái)存放經(jīng)常使用的程序和數(shù)據(jù)。17、指令和

4、數(shù)據(jù)均存放在內(nèi)存中，計(jì)算機(jī)如何區(qū)分它們是指令還是數(shù)據(jù)？取指周期中從內(nèi)存讀出的信息流是指令流，而在執(zhí)行器周期中從內(nèi)存讀出的信息流是數(shù)據(jù)流。18、什么是適配器？簡(jiǎn)述其功能。適配器是外圍設(shè)備與主機(jī)聯(lián)系的橋梁，它的作用相當(dāng)于一個(gè)轉(zhuǎn)換器，使主機(jī)和外圍設(shè)備并行協(xié)調(diào)的工作。19、什么是CPU？簡(jiǎn)述其功能。運(yùn)算器和控制器合在一起稱(chēng)為中央處理器，簡(jiǎn)稱(chēng)CPU，它用來(lái)控制計(jì)算機(jī)及進(jìn)行算術(shù)邏輯運(yùn)算。20、 馮諾依曼體系結(jié)構(gòu)要點(diǎn) 二進(jìn)制；存儲(chǔ)程序順序執(zhí)行；硬件由運(yùn)算器、控制器、存儲(chǔ)器、輸入設(shè)備、輸出設(shè)備組成。 第二章單選題1、下列數(shù)中最小的數(shù)為（c）：101001B52Q29D233H2、一個(gè)8位二進(jìn)制整數(shù)，采用補(bǔ)碼表

5、示，且由3個(gè)“1”和5個(gè)“0”組成，則其最小值是（c）：-127-32-125-33、若某數(shù)x的真值為-0.1010，在計(jì)算機(jī)中該數(shù)表示為1.0110，則該數(shù)所用的編碼方法是（b）碼：原補(bǔ)反移4、某數(shù)在計(jì)算機(jī)中用8421BCD碼表示為0111 1000 1001，其真值是：(a)789D789H1887D11110001001B5、float型數(shù)據(jù)通常用IEEE754單精度浮點(diǎn)數(shù)格式表示.若編譯器將float型變量x分配在一個(gè)32位浮點(diǎn)寄存器FR!中,且x=-8.25, 則FR1的內(nèi)容是(a )C1040000HC2420000HC1840000HC1C20000H6、不屬于ALU的部件有(

6、d)加法器或乘法器移位器邏輯運(yùn)算部件指令寄存器7、處理器中的ALU采用(b )來(lái)實(shí)現(xiàn)時(shí)序電路組合邏輯電路控制電路模擬電路8、當(dāng)且僅當(dāng)( a)發(fā)生時(shí), 稱(chēng)為浮點(diǎn)數(shù)溢出(上溢)階碼上溢尾數(shù)上溢尾數(shù)與階碼同時(shí)上溢尾數(shù)或階碼上溢9、某浮點(diǎn)數(shù)采用IEEE754單精度格式表示為C5100000H,則該數(shù)的值是(b)(注:選項(xiàng)中 內(nèi)的值為上標(biāo))-1.125*210-1.125*211-0.125*210-0.125*21110、在C程序中,int類(lèi)型的變量x的值為-1088。程序執(zhí)行時(shí)，x先被存放在16位的寄存器R1中，然后被算術(shù)右移4位。則此時(shí)R1 中的內(nèi)容以16進(jìn)制表示是（b）FBC0HFFBCH0FB

7、CH87BCH11、補(bǔ)碼表示的8位二進(jìn)制定點(diǎn)小數(shù)所能表示數(shù)值的范圍是(b)-0.1111111B0.1111111B-1.0000000B0.1111111B-0.1111111B1.0000000B-1.0000000B1.0000000B12、下列數(shù)中最大的是(a)10000000B125O10000110(BCD碼)55H13、某機(jī)字長(zhǎng)32位，其中1位符號(hào)位，31位表示尾數(shù)。若用定點(diǎn)小數(shù)表示，則最大正小數(shù)為：(b)+（1 -2-32 ）+（1 -2-31 ）2-322-3114、若浮點(diǎn)數(shù)尾數(shù)用補(bǔ)碼表示，則判斷運(yùn)算結(jié)果是否為規(guī)格化數(shù)的方法是：(c)階符與數(shù)符相同為規(guī)格化數(shù)階符與數(shù)符相異為規(guī)

8、格化數(shù)數(shù)符與尾數(shù)小數(shù)點(diǎn)后第一位數(shù)字相異為規(guī)格化數(shù)數(shù)符與尾數(shù)小數(shù)點(diǎn)后第一位數(shù)字相同為規(guī)格化數(shù)15、算術(shù) / 邏輯運(yùn)算單元74181ALU可完成：(c)16種算術(shù)運(yùn)算功能16種邏輯運(yùn)算功能16種算術(shù)運(yùn)算功能和16種邏輯運(yùn)算功能4位乘法運(yùn)算和除法運(yùn)算功能判斷題16、ASCII碼即美國(guó)國(guó)家信息交換標(biāo)準(zhǔn)代碼。標(biāo)準(zhǔn)ASCII碼占9位二進(jìn)制位，共表示512種字符。（錯(cuò)）17、引入浮點(diǎn)數(shù)的目的是在位數(shù)有限的前提下，擴(kuò)大數(shù)值表示的范圍。（對(duì)）18、機(jī)器碼是信息在計(jì)算機(jī)中的二進(jìn)制表示形式。（對(duì)）填空題19、 設(shè)有七位二進(jìn)制信息碼 0110101，則低位增設(shè)偶校驗(yàn)碼后的代碼為（01101010）。20、 兩個(gè)BCD

9、碼相加，當(dāng)結(jié)果大于9時(shí)，修正的方法是將結(jié)果（加6），并產(chǎn)生進(jìn)位輸出。21、 浮點(diǎn)運(yùn)算器由（階碼運(yùn)算器）和（尾數(shù)運(yùn)算器）組成，它們都是（定點(diǎn)）運(yùn)算器。只要求能執(zhí)行（階碼運(yùn)算器）運(yùn)算，而（加法和減法）要求能進(jìn)行（位數(shù)運(yùn)算器）運(yùn)算。22、 現(xiàn)代計(jì)算機(jī)的運(yùn)算器一般通過(guò)總線結(jié)構(gòu)來(lái)組織。按其總線數(shù)不同，大體有（單總線結(jié)構(gòu)）、（雙總線結(jié)構(gòu)）和（三總線結(jié)構(gòu)）三種形式。23、 提高加法器運(yùn)算速度的關(guān)鍵是（降低進(jìn)位信號(hào)的傳播時(shí)間）。先行進(jìn)位的含義是（低有效位的進(jìn)位信號(hào)可以直接向最高位傳遞）。24、 對(duì)階時(shí)，使（小）階向（大）階看齊，使（?。╇A的尾數(shù)向（右）移位，每（右）移一位，其階碼加一，直到兩數(shù)的階碼相等為止。

10、25、 在進(jìn)行浮點(diǎn)加法運(yùn)算時(shí)，需要完成為（0操作數(shù)檢查）、（階碼加/減操作）、（尾數(shù)乘/除操作）、（結(jié)果規(guī)格化）、（舍入處理）和（確定積的符號(hào)）等步驟。26、 按IEEE754規(guī)范，一個(gè)浮點(diǎn)數(shù)由（符號(hào)位S）、（階碼E）、（尾數(shù)M）三個(gè)域組成，其中的值等于指數(shù)的加上一個(gè)固定。27、 移碼表示法主要用于表示（浮點(diǎn)數(shù)）的階碼E，以利于比較兩個(gè)（指數(shù)）的大小和（對(duì)階）操作。28、 （26H或63H）異或135O的值為（58D）。29、 為了提高運(yùn)算器的速度，可以采用（先行）進(jìn)位、（陣列）乘除法、流水線等并行措施。30、 設(shè)機(jī)器數(shù)字長(zhǎng)為8位(含1符號(hào)位)，若機(jī)器數(shù)為81H(十六進(jìn)制)，當(dāng)它分別代表原碼、

11、補(bǔ)碼、反碼和移碼時(shí)，等價(jià)的十進(jìn)制整數(shù)分別為（-1）、（-127）、（-126）和（1）計(jì)算題31、X的補(bǔ)碼為：10101101，用負(fù)權(quán)的概念計(jì)算X的真值。X=1*+1*+1*+1*+1*+=-8332、 已知A=2-101(-0.1010000)，B=2-1000.1110110，按浮點(diǎn)運(yùn)算方法計(jì)算A+B. (方括號(hào)內(nèi)是階碼)11100;00.1001110設(shè)浮點(diǎn)數(shù)字長(zhǎng)16位，其中階碼4位（含1位階符），尾數(shù)12位（含1位數(shù)符），將51/128轉(zhuǎn)換成二進(jìn)制規(guī)格化浮點(diǎn)數(shù)（要求階碼采用移碼，尾數(shù)采用補(bǔ)碼，二進(jìn)制表示）。并給出此浮點(diǎn)數(shù)格式的規(guī)格數(shù)表示范圍。正確答案：0，111；0.110011000

12、00正數(shù) 2-927*(1-2-11)負(fù)數(shù)設(shè)階為5位(包括2位階符), 尾數(shù)為8位(包括2位數(shù)符), 階碼、尾數(shù)均用補(bǔ)碼表示, 完成下列取值的X+Y，X-Y運(yùn)算：（1）X=2-0110.100101 Y=2-010(-0.011110)1）將y規(guī)格化得：y=(-0.111100) x浮=1101，00.100101y浮=1101，11.000100-y浮=1101，00.111100 對(duì)階 E補(bǔ)=Ex補(bǔ)+-Ey補(bǔ)=1101+0011=0000 Ex=Ey 尾數(shù)相加 相加相減 00.10010100.100101 +11.000100+00.111100 - 11.10100101.100001

13、 x+y浮=1101,11.101001左規(guī)x+y浮=1100,11.010010 x+y=(-0.101110) x-y浮=1101,01.100001右規(guī)x-y浮=1110,00.1100001 舍入處理得x-y浮=1110,00.110001 x-y=0.11000135、已知X和Y, 用變形補(bǔ)碼計(jì)算X-Y, 同時(shí)指出運(yùn)算結(jié)果是否溢出。 (1) X=0.11011 Y= -0.11111 (2) X=0.10111 Y=0.11011 (3) X=0.11011 Y=-0.10011解：（1）先寫(xiě)出x和y的變形補(bǔ)碼，再計(jì)算它們的差 x補(bǔ)=00.11011y補(bǔ)=11.00001-y補(bǔ)=00

14、.11111 x-y補(bǔ)=x補(bǔ)+-y補(bǔ)=00.11011+00.11111=01.11010 運(yùn)算結(jié)果雙符號(hào)不相等為正溢出 X-Y=+1.1101B （2）先寫(xiě)出x和y的變形補(bǔ)碼，再計(jì)算它們的差 x補(bǔ)=00.10111y補(bǔ)=00.11011-y補(bǔ)=11.00101 x-y補(bǔ)=00.10111+11.00101=11.11100 x-y=-0.001B無(wú)溢出 （3）先寫(xiě)出x和y的變形補(bǔ)碼，再計(jì)算它們的差 x補(bǔ)=00.11011y補(bǔ)=11.01101-y補(bǔ)=00.10011 x-y補(bǔ)=x補(bǔ)+-y補(bǔ)=00.11011+00.10011=01.01110 運(yùn)算結(jié)果雙符號(hào)不相等為正溢出 X-Y=+1.01

15、11B36、已知X和Y, 用變形補(bǔ)碼計(jì)算X+Y, 同時(shí)指出運(yùn)算結(jié)果是否溢出。（1）X=0.11011 Y=0.00011 （2）X= 0.11011 Y= -0.10101 （3）X=-0.10110 Y=-0.00001解：（1）先寫(xiě)出x和y的變形補(bǔ)碼再計(jì)算它們的和 x補(bǔ)=00.11011y補(bǔ)=00.00011 x+y補(bǔ)=x補(bǔ)+y補(bǔ)=00.11011+00.00011=0.11110 x+y=0.1111B無(wú)溢出。 （2）先寫(xiě)出x和y的變形補(bǔ)碼再計(jì)算它們的和x補(bǔ)=00.11011y補(bǔ)=11.01011 x+y補(bǔ)=x補(bǔ)+y補(bǔ)=00.11011+11.01011=00.00110 x+y=0.0

16、011B無(wú)溢出。 （3）先寫(xiě)出x和y的變形補(bǔ)碼再計(jì)算它們的和 x補(bǔ)=11.01010y補(bǔ)=11.11111 x+y補(bǔ)=x補(bǔ)+y補(bǔ)=11.01010+11.11111=11.01001 x+y=-0.10111B無(wú)溢出37、寫(xiě)出十進(jìn)制數(shù) -5的IEEE754編碼。寫(xiě)出十進(jìn)制數(shù) -5的IEEE754編碼簡(jiǎn)答題38、某加法器進(jìn)位鏈小組信號(hào)為C4C3C2C1 ，低位來(lái)的信號(hào)為C0 ，請(qǐng)分別按下述兩種方式寫(xiě)出C4C3C2C1的邏輯表達(dá)式。（1） 串行進(jìn)位方式 （2） 并行進(jìn)位方式解：（1）串行進(jìn)位方式： C1=G1+P1C0其中：G1=A1B1，P1=A1B1 C2=G2+P2C1G2=A2B2，P2=

17、A2B2 C3=G3+P3C2G3=A3B3，P3=A3B3 C4=G4+P4C3G4=A4B4，P4=A4B4 (2)并行進(jìn)位方式： C1=G1+P1C0 C2=G2+P2G1+P2P1C0 C3=G3+P3G2+P3P2G1+P3P2P1C0 C4=G4+P4G3+P4P3G2+P4P3P2G1+P4P3P2P1C0 其中G1-G4，P1-P4表達(dá)式與串行進(jìn)位方式相同。什么是奇偶校驗(yàn)碼？奇偶校驗(yàn)碼用于檢驗(yàn)信息在傳輸、存儲(chǔ)和處理過(guò)程中出現(xiàn)的錯(cuò)誤。奇偶校驗(yàn)碼只是一種最簡(jiǎn)單的檢錯(cuò)碼，只能檢錯(cuò)不能糾錯(cuò)，且僅能檢出奇數(shù)個(gè)錯(cuò)誤。簡(jiǎn)述計(jì)算機(jī)中采用二進(jìn)制代碼的優(yōu)點(diǎn)。（1）技術(shù)上容易實(shí)現(xiàn)； （2）運(yùn)算規(guī)則簡(jiǎn)

18、單； （3）可借助于邏輯代數(shù)來(lái)分析、研究； （4）與其它進(jìn)制的轉(zhuǎn)換容易。 第三章單選題1、下面說(shuō)法正確的是C半導(dǎo)體RAM信息可讀可寫(xiě)，且斷電后仍能保持記憶半導(dǎo)體RAM屬揮發(fā)性存儲(chǔ)器，而靜態(tài)的RAM存儲(chǔ)信息是非揮發(fā)性的靜態(tài)RAM、動(dòng)態(tài)RAM都屬揮發(fā)性存儲(chǔ)器，斷電后存儲(chǔ)的信息將消失ROM不用刷新，且集成度比動(dòng)態(tài)RAM高，斷電后存儲(chǔ)的信息將消失2、存儲(chǔ)單元是指：C存放一個(gè)二進(jìn)制信息位的存儲(chǔ)元存放一個(gè)機(jī)器字的所有存儲(chǔ)元集合存放一個(gè)字節(jié)的所有存儲(chǔ)元集合存放兩個(gè)字節(jié)的所有存儲(chǔ)元集合3、采用虛擬存儲(chǔ)器的主要目的是B提高主存儲(chǔ)器的存取速度擴(kuò)大存儲(chǔ)器空間，并能進(jìn)行自動(dòng)管理提高外存儲(chǔ)器的存取速度擴(kuò)大外存儲(chǔ)器的存儲(chǔ)

19、空間4、某SRAM芯片，存儲(chǔ)容量為64K16位，該芯片的地址線和數(shù)據(jù)線數(shù)目為：D64，16 16，64 64，8 16，165、計(jì)算機(jī)系統(tǒng)中的存貯器系統(tǒng)是指：dRAM存貯器ROM存貯器主存貯器內(nèi)存貯器和外存貯器6、交叉存儲(chǔ)器實(shí)質(zhì)上是一種（a）存儲(chǔ)器，它能執(zhí)行獨(dú)立的讀寫(xiě)操作 多模塊，并行多模塊，串行整體式，并行整體式，串行7、相聯(lián)存儲(chǔ)器是按(c)進(jìn)行尋址的存儲(chǔ)器 地址指定方式堆棧存取方式內(nèi)容指定方式地址指定與堆棧存取方式結(jié)合8、在主存和CPU之間增加cache的目的是c增加內(nèi)存容量提高內(nèi)存的可靠性解決CPU與內(nèi)存之間的速度匹配問(wèn)題增加內(nèi)存容量，同時(shí)加快存取速度9、存儲(chǔ)周期是指b存儲(chǔ)器的讀出時(shí)間存

20、儲(chǔ)器進(jìn)行連續(xù)讀和寫(xiě)操作所允許的最短時(shí)間間隔存儲(chǔ)器的寫(xiě)入時(shí)間存儲(chǔ)器進(jìn)行連續(xù)寫(xiě)操作所允許的最短時(shí)間間隔判斷題10、存儲(chǔ)元存儲(chǔ)八位二進(jìn)制信息，是計(jì)算機(jī)存儲(chǔ)信息的最小單位。錯(cuò)11、存儲(chǔ)器帶寬指單位時(shí)間里存儲(chǔ)器所存取的信息量，是衡量數(shù)據(jù)傳輸?shù)闹匾笜?biāo)。常用單位有：位/秒或字節(jié)/秒。對(duì)Cache主要強(qiáng)調(diào)大的存儲(chǔ)容量，以滿足計(jì)算機(jī)的大容量存儲(chǔ)要求。錯(cuò)13、外存（輔存）主要強(qiáng)調(diào)快速存取，以便使存取速度與CPU速度相匹配。錯(cuò)14、計(jì)算機(jī)存儲(chǔ)器功能是記憶以二進(jìn)制形式表示的數(shù)據(jù)和程序。對(duì)填空題15、 DRAM存儲(chǔ)器的刷新一般有(集中式)、（分散式）和（異步式）三種方式，之所以刷新是因?yàn)椋ㄓ须姾尚孤?，需要定期補(bǔ)充）。

21、16、 虛擬存儲(chǔ)器只是一個(gè)容量非常大的存儲(chǔ)器（邏輯）模型，不是任何實(shí)際的（物理）存儲(chǔ)器，按照主存-外存層次的信息傳送單位不同，虛擬存儲(chǔ)器有（段）式、（頁(yè)）式和（段頁(yè)式）三類(lèi)。17、 虛擬存儲(chǔ)器指的是（主存）層次，它給用戶(hù)提供了一個(gè)比實(shí)際空間大得多的（虛擬地址）空間。18、 主存與CACHE的地址映射有（全相聯(lián)）、（直接）、（組相聯(lián)）三種方式。19、 雙端口存儲(chǔ)器和多模塊交叉存儲(chǔ)器屬于（并行）存儲(chǔ)器結(jié)構(gòu)，前者采用（空間并行）技術(shù)，后者采用（時(shí)間并行）技術(shù)。20、 CPU能直接訪問(wèn)由（CACHE）和（內(nèi)存），但不能直接訪問(wèn)（外存）。21、 存儲(chǔ)器的技術(shù)指標(biāo)主要有（存儲(chǔ)容量）、（存取時(shí)間）、（存儲(chǔ)周

22、期）和（存儲(chǔ)器帶寬）。22、 對(duì)存儲(chǔ)器的要求是（容量大），（速度快），（成本低），為了解決這三方面的矛盾，計(jì)算機(jī)采用（多級(jí)存儲(chǔ)）和體系結(jié)構(gòu)。計(jì)算題23、CPU執(zhí)行一段程序時(shí)，CACHE完成存取的次數(shù)為5000次，主存完成存取的次數(shù)為200次。已知CACHE存取周期為40ns，主存存取周期為160ns。分別求CACHE的命中率H、平均訪問(wèn)時(shí)間Ta和CACHE-主存系統(tǒng)的訪問(wèn)效率e。（1）h = 5000/(5000+200) = 96.15%。（2）ta = htc+(1-h)tm = 4096.15%+(1-96.15%)160 = 44.62ns。（3）e = tc/ta = 40/44.6

23、2 = 89.65%。24、已知cache/主存的效率是85%，平均訪問(wèn)時(shí)間為60ns，cache比主存快4倍，求主存的存取周期和cache的命中率。解：因?yàn)椋簍a = tc / e 所以 ：tc = tae = 600.85 = 510ns (cache存取周期)tm = tcr =510 4 = 204ns (主存存取周期)因?yàn)椋篹 = 1 / r + (1 r )H 所以： H = 2.4 / 2.55 = 0.9425、設(shè)某RAM芯片，其存儲(chǔ)容量為16K8位，問(wèn)： 1) 該芯片引出線的最小數(shù)目應(yīng)該是多少？ 2) 存儲(chǔ)器芯片的地址范圍是多少？解：（1）16K=2的14次方，所以地址線為1

24、4根，字長(zhǎng)為8位，所以數(shù)據(jù)線為8根，加上芯片片選信號(hào)CS，讀信號(hào)RD，寫(xiě)信號(hào)WR，電源線，地址線，器引出線最小數(shù)目應(yīng)該為27跟。（2）存儲(chǔ)器芯片的地址范圍為：0000H3FFFF。26、有一個(gè)16K16的存儲(chǔ)器，用1K4的DRAM芯片（內(nèi)部結(jié)構(gòu)為6416）構(gòu)成，設(shè)讀/寫(xiě)周期為0.1ms，問(wèn)： 1) 采用異步刷新方式，如單元刷新間隔不超過(guò)2ms，則刷新信號(hào)周期是多少？ 2) 如采用集中刷新方式，存儲(chǔ)器刷新一遍最少用多少讀/寫(xiě)周期？死時(shí)間率多少？解（1）刷新信號(hào)間隔為2MS/64=31.25MS,此即刷新信號(hào)周期（2）設(shè)T為讀/寫(xiě)周期，且列向16組同時(shí)進(jìn)行刷新，則所需刷新時(shí)間為64T,已知T=0.

25、1MS，則死亡時(shí)間率=64T/2000*100%=0.32%。27、設(shè)存儲(chǔ)器容量為32M字，字長(zhǎng)64位，模塊數(shù)m=4，分別用順序方式和交叉方式進(jìn)行組織。若存儲(chǔ)周期T=200ns，數(shù)據(jù)總線寬度為64位，總線傳送周期t=50ns。問(wèn)：順序存儲(chǔ)器和交叉存儲(chǔ)器的平均存取時(shí)間、帶寬各是多少？某磁盤(pán)組共有4個(gè)記錄面，每毫米5道，每道記錄信息為12 288B，最小磁道直徑為230毫米，共有275道，磁盤(pán)轉(zhuǎn)速為3000轉(zhuǎn)/分。（1）最低位密度是多少？（2）數(shù)據(jù)傳輸率是多少？（3）平均等待時(shí)間是多少？（1）11.58b/mm(2)614400B/s(3)10ms某磁盤(pán)組有5個(gè)記錄面，每個(gè)記錄面的內(nèi)磁道直徑為22

26、cm，外磁道直徑為33cm，最大位密度為1600bit/cm，道密度為80道/cm，轉(zhuǎn)速為3600轉(zhuǎn)/分。（1）計(jì)算每條磁道的容量；（2）計(jì)算磁盤(pán)的數(shù)據(jù)傳輸率；（3）計(jì)算平均等待時(shí)間。每條磁盤(pán)的容量是110525B（2）6631680B/S(3)8.33ms簡(jiǎn)答題30、說(shuō)出至少三種加速CPU和存儲(chǔ)器之間有效傳輸?shù)拇胧?。答：主要有?1) 加長(zhǎng)存儲(chǔ)器的字長(zhǎng) 2) 采用雙端口存儲(chǔ)器 3) 加入CACHE 4) 采用多體交叉存儲(chǔ)器 31、存儲(chǔ)保護(hù)主要包括哪幾個(gè)方面？ 答：存儲(chǔ)保護(hù)一般涉及存儲(chǔ)區(qū)域保護(hù)和訪問(wèn)方式保護(hù)兩大方面。前者主要有 頁(yè)表保護(hù)、鍵保護(hù)、環(huán)保護(hù)等方式，后者則主要考慮對(duì)主存信息使用的讀、

27、寫(xiě)、執(zhí)行三種方式的保護(hù)。32、計(jì)算機(jī)存儲(chǔ)系統(tǒng)分為哪幾個(gè)層次？答：計(jì)算機(jī)存儲(chǔ)系統(tǒng)一般指：CPU內(nèi)的寄存器、CACHE、主存、外存、后備存 儲(chǔ)器等五個(gè)層次 應(yīng)用題33、主存容量為4MB，虛存容量為1GB，則虛存地址和物理地址各為多少位？如頁(yè)面大小為4KB，則頁(yè)表長(zhǎng)度是多少？解（1）；虛擬容量1GB對(duì)應(yīng)地址為30位； 主存容量4MB對(duì)應(yīng)地址為22位(2);1GB/4KB=256K 34、CPU執(zhí)行一段程序時(shí), cache完成存取的次數(shù)為2420次，主存完成存取的次數(shù)為80次，已知cache存儲(chǔ)周期為40ns，主存存儲(chǔ)周期為240ns，求cache/主存系統(tǒng)的效率和平均訪問(wèn)時(shí)間。35、某機(jī)器中，已知配

28、有一個(gè)地址空間為0000H-3FFFH的ROM區(qū)域?，F(xiàn)在再用一個(gè)RAM芯片(8K8)形成40K16位的RAM區(qū)域，起始地址為6000H,假定RAM芯片有/CS和/WE 信號(hào)控制端。CPU的地址總線為A15-A0，數(shù)據(jù)總線為D15-D0，控制信號(hào)為R/W (讀/寫(xiě))，/MREQ (訪存)，要求：（1） 畫(huà)出地址譯碼方案。（2） 將ROM與RAM同CPU連接。36、用16K8位的DRAM芯片組成64K32位存儲(chǔ)器，畫(huà)出該存儲(chǔ)器的組成邏輯框圖。37、某機(jī)字長(zhǎng)8位，用4K*8位的RAM芯片和2K*8位的ROM芯片設(shè)計(jì)一個(gè)容量為16K字的存儲(chǔ)器，其中RAM為高8K字，ROM為低2K字，最低地址為0。（1

29、）地址線和數(shù)據(jù)線各為多少根？（2）各種芯片的數(shù)量是多少？（3）請(qǐng)畫(huà)出存儲(chǔ)器結(jié)構(gòu)圖及與CPU的連接圖。1）地址線14根，數(shù)據(jù)線8根；（2）2片RAM，1片ROM；38、 下圖為某16位機(jī)的主存空間構(gòu)成示意圖，其中RAM為8K*16的隨機(jī)存儲(chǔ)器，ROM位8K*16位的只讀存儲(chǔ)器。仔細(xì)分析該圖，并按要求答題。（1）該存儲(chǔ)器最大空間有多少？已經(jīng)構(gòu)成的空間有多少？（2）圖中構(gòu)成的地址空間分布是怎樣的？畫(huà)出地址空間分布圖。某8位機(jī)地址16位，用8K*8位的ROM芯片和8K*8位的ram芯片組成存儲(chǔ)器，按字節(jié)編址，其中RAM的地址為0000H5FFFH，ROM的地址為6000H9FFFH。要求：（1）畫(huà)出存

30、儲(chǔ)器空間分布圖，并確定需要的RAM以及RAM芯片數(shù)量；（2）畫(huà)出此存儲(chǔ)器組成結(jié)構(gòu)圖及與CPU的連接圖。（1）圖略；需要3片RAM，2片ROM；（2）圖略。 第四章單選題1、用某個(gè)寄存器的值做操作數(shù)地址的尋址方式稱(chēng)為（D）尋址。直接間接寄存器寄存器間接2、堆棧尋址方式中，設(shè)A為累加器，SP為堆棧指示器，MSP為SP所指示的棧頂單元，如果進(jìn)棧的操作是：(A)-MSP, (SP)-1-SP, 那么出棧的操作應(yīng)為：B(MSP)A, (SP)+1SP (SP)+1SP, (MSP)A (SP)-1SP, (MSP)A (MSP)A, (SP)-1SP3、變址尋址方式中，操作數(shù)的有效地址等于：C 基值寄存

31、器內(nèi)容加上形式地址（位移量）堆棧指示器內(nèi)容加上形式地址（位移量）變址寄存器內(nèi)容加上形式地址（位移量）程序記數(shù)器內(nèi)容加上形式地址（位移量）4、從以下有關(guān)RISC的描述中，選擇最合適的答案。C采用RISC技術(shù)后，計(jì)算機(jī)的體系結(jié)構(gòu)又恢復(fù)到早期的比較簡(jiǎn)單的情況。為了實(shí)現(xiàn)兼容，新設(shè)計(jì)的RISC是從原來(lái)CISC系統(tǒng)的指令系統(tǒng)中挑選一部分實(shí)現(xiàn)的。RISC的主要目標(biāo)是減少指令數(shù)，提高指令執(zhí)行效率。RISC設(shè)有乘、除法指令和浮點(diǎn)運(yùn)算指令。5、指令系統(tǒng)中采用不尋址方式的目的主要是(B )實(shí)現(xiàn)存儲(chǔ)程序和程序控制縮短指令長(zhǎng)度，擴(kuò)大尋址空間，提高編程靈活性可以直接訪問(wèn)外存提供擴(kuò)展操作碼的可能并降低指令譯碼難度6、單地址

32、指令中為了完成兩個(gè)數(shù)的算術(shù)運(yùn)算，除地址碼指明的一個(gè)操作數(shù)外，另一個(gè)經(jīng)常需采( C)堆棧尋址方式立即尋址方式隱含尋址方式間接尋址方式7、寄存器間接尋址方式中，操作數(shù)處在( A)通用寄存器堆棧主存儲(chǔ)器程序計(jì)數(shù)器8、指令的尋址方式有順序和跳躍兩種，采用跳躍尋址方式，可以實(shí)現(xiàn)(D)堆棧尋址程序的條件轉(zhuǎn)移程序的無(wú)條件轉(zhuǎn)移程序的條件轉(zhuǎn)移或無(wú)條件轉(zhuǎn)移判斷題9、引入操作數(shù)尋址方式目的有：縮短指令長(zhǎng)度、擴(kuò)大尋址范圍、提高編程靈活性等。對(duì)10、指令系統(tǒng)指一臺(tái)計(jì)算機(jī)中所有機(jī)器指令的集合，是表征計(jì)算機(jī)性能的重要因素。對(duì)填空題11、 一個(gè)較完善的指令系統(tǒng)應(yīng)包含：(數(shù)據(jù)傳送)類(lèi)指令，（算術(shù)運(yùn)算）類(lèi)指令，（邏輯運(yùn)算）類(lèi)指令

33、，程序控制類(lèi)指令，I/O類(lèi)指令，字符串類(lèi)指令，系統(tǒng)控制類(lèi)指令等。12、 根據(jù)操作數(shù)所在位置，指出其尋址方式（填空）：（1）操作數(shù)在寄存器中，為（寄存器直接）尋址方式。（2）操作數(shù)地址在寄存器，為（寄存器間接）尋址方式。（3）操作數(shù)在指令中，為（立即）尋址方式。（4）操作數(shù)地址（主存）在指令中，為（直接）尋址方式（5）操作數(shù)的地址，為某一寄存器內(nèi)容與位移量之和可以是（相對(duì)）、（基址）、（變址）尋址方式。13、 指令尋址方式主要有（順序?qū)ぶ贩绞剑?shí)現(xiàn)指令逐條順序執(zhí)行，PC+1-PC）和（跳躍尋址方式）實(shí)現(xiàn)程序轉(zhuǎn)移）。14、 從計(jì)算機(jī)指令系統(tǒng)的角度看當(dāng)前的計(jì)算機(jī)指令系統(tǒng)結(jié)構(gòu)分為兩大類(lèi)：（復(fù)雜指令集計(jì)

34、算機(jī)）、（精簡(jiǎn)指令集計(jì)算機(jī)）。15、 地址碼表示（操作數(shù)的地址）。以其數(shù)量為依據(jù)，可以將指令分為（零地址指令）、和（一地址指令）（二地址指令）（三地址指令）（多地址指令）等幾種。16、 二地址指令中，操作數(shù)的物理位置有三種型式，分別是（寄存器-寄存器（RR）型、（寄存器-存儲(chǔ)器（RS）型和（存儲(chǔ)器-存儲(chǔ)器(ss）型。17、 堆棧是一種特殊的（數(shù)據(jù)）尋址方式，它采用（先進(jìn)后出）原理。按結(jié)構(gòu)不同分為（寄存器）堆棧和（存儲(chǔ)器）堆棧。18、 形成操作數(shù)地址的方式，稱(chēng)為（數(shù)據(jù)尋址）方式。操作數(shù)可以放在（專(zhuān)用）寄存器、（通用）寄存器、和指令中。19、 形成指令地址的方式，稱(chēng)為（指令尋址）方式，有（順序）尋

35、址和（跳躍）尋址兩種。20、 指令字長(zhǎng)度分為（單字長(zhǎng)）、（半字長(zhǎng)）、（雙字長(zhǎng)）三種形式。21、 指令格式是指令用（二進(jìn)制代碼）和表示的結(jié)構(gòu)形式，指令格式由（操作碼）字段和（地址碼）兩字段組成。22、 指令系統(tǒng)是表征一臺(tái)計(jì)算機(jī)（性能）的重要因素，它的（格式）和（功能）不僅直接影響到機(jī)器的硬件結(jié)構(gòu)，也影響到（系統(tǒng)軟件）。計(jì)算題設(shè)某計(jì)算機(jī)數(shù)據(jù)線、地址線均是8位，有一條相對(duì)尋址的無(wú)條件轉(zhuǎn)移指令存于內(nèi)存的20H單元中，指令給出的位移量D=00010101B，該指令占用2個(gè)字節(jié)，試計(jì)算：1）取該指令時(shí)PC的內(nèi)容；2）該指令執(zhí)行結(jié)束時(shí)PC的內(nèi)容。由題：PC=20HPc=PC+D+2=20H+2+000101

36、01B=37H簡(jiǎn)答題24、 指令格式結(jié)構(gòu)如下所示，試分析指令格式及尋址方式特點(diǎn)。31 252423 2019 0OPI目標(biāo)寄存器20位地址1.操作碼：頂長(zhǎng)操作碼，可表示128條指令；操作數(shù)：雙操作數(shù)，可構(gòu)成RS或SS型指令，有直接、寄存器、寄存器間接尋址方式。訪存范圍1M，可表示16個(gè)寄存器說(shuō)明RISC指令系統(tǒng)的主要特點(diǎn)。指令條數(shù)少，指令長(zhǎng)度固定，指令格式、尋址方式種類(lèi)少，只有取數(shù)/存數(shù)指令訪問(wèn)存儲(chǔ)器。26、一個(gè)比較完善的指令系統(tǒng)應(yīng)該包括哪幾類(lèi)指令？數(shù)據(jù)傳送指令，算術(shù)運(yùn)算指令，邏輯運(yùn)算指令，程序控制指令，輸入/輸出指令，堆棧指令，字符串指令，特權(quán)指令。應(yīng)用題27、一種單地址指令格式如下所示，其

37、中I為間接特征，X為尋址模式，D為形式地址。I，X，D組成該指令的操作數(shù)有效地址E。設(shè)R為變址寄存器，R1 為基值寄存器，PC為程序計(jì)數(shù)器，請(qǐng)?jiān)谙卤碇械谝涣形恢锰钊脒m當(dāng)?shù)膶ぶ贩绞矫Q(chēng)。 第五章a單選題1、一般機(jī)器周期的時(shí)間是根據(jù)（A ）來(lái)規(guī)定的。主存中讀取一個(gè)指令字的時(shí)間主存中讀取一個(gè)數(shù)據(jù)字的時(shí)間主存中寫(xiě)入一個(gè)數(shù)據(jù)字的時(shí)間主存中讀取一個(gè)數(shù)據(jù)字的時(shí)間2、存放微程序的控制存儲(chǔ)器稱(chēng)為：（B）高速緩沖存儲(chǔ)器控制存儲(chǔ)器虛擬存儲(chǔ)器 主存儲(chǔ)器3、以下敘述中正確描述的句子是：(A)同一個(gè)CPU周期中，可以并行執(zhí)行的微操作叫相容性微操作同一個(gè)CPU周期中，可以并行執(zhí)行的微操作叫相交性微操作同一個(gè)CPU周期中，可

38、以并行執(zhí)行的微操作叫相斥性微操作同一個(gè)CPU周期中，可以并行執(zhí)行的微操作叫排他性微操作計(jì)算機(jī)操作的最小時(shí)間單位是：(A)時(shí)鐘周期指令周期CPU周期微指令周期5、下列部件中不屬于控制器的是：(D)IR操作控制器PCPSW6、同步控制是:(C)只適用于CPU控制的方式只適用于外圍設(shè)備控制的方式由統(tǒng)一時(shí)序信號(hào)控制的方式所有指令執(zhí)行時(shí)間都相同的方式7、在CPU中跟蹤指令后繼地址的寄存器是：(B)MARPCIRPSW判斷題8、指令流水線中主要存在三種相關(guān)沖突：資源相關(guān)、數(shù)據(jù)相關(guān)及控制相關(guān)。對(duì)9、并發(fā)性指兩個(gè)或兩個(gè)以上事件在同一時(shí)間間隔內(nèi)發(fā)生。對(duì)10、硬布線控制器的缺點(diǎn)：增加了到控存中讀取微指令的時(shí)間，執(zhí)

39、行速度慢。錯(cuò)11、微程序控制器的優(yōu)點(diǎn)：規(guī)整性、靈活性、可維護(hù)性強(qiáng)。對(duì)12、微操作是執(zhí)行部件接受微命令后所進(jìn)行的操作，是計(jì)算機(jī)硬件結(jié)構(gòu)中最基本的操作對(duì)13、微命令指控制部件通過(guò)控制線向執(zhí)行部件發(fā)出的各種控制命令，是構(gòu)成控制信號(hào)序列的最小單位。對(duì)14、時(shí)鐘周期是CPU處理操作的最大時(shí)間單位。錯(cuò)15、微程序控制器屬于存儲(chǔ)邏輯型，以微程序解釋執(zhí)行機(jī)器指令，采用存儲(chǔ)邏輯技術(shù)實(shí)對(duì)16、地址寄存器用于存放當(dāng)前執(zhí)行的指令碼，供進(jìn)行指令譯碼。錯(cuò)17、程序計(jì)數(shù)器用于存放CPU正在執(zhí)行的指令的地址。錯(cuò)18、指令寄存器用于保存當(dāng)前CPU所要訪問(wèn)的內(nèi)存單元的地址。錯(cuò)填空題19、 請(qǐng)?jiān)诶ㄌ?hào)內(nèi)填入適當(dāng)答案。在CPU中： (

40、1) 保存當(dāng)前正在執(zhí)行的指令的寄存器是；（指令寄存器IR） (2) 保存當(dāng)前正要執(zhí)行的指令地址的寄存器是（程序計(jì)數(shù)器PC）； (3) 算術(shù)邏輯運(yùn)算結(jié)果通常放在（通用寄存器）和（數(shù)據(jù)緩沖寄存器DR）。20、 硬布線器的設(shè)計(jì)方法是：先畫(huà)出（指令）流程圖，再利用寫(xiě)出（布爾（邏輯）代數(shù)）綜合邏輯表達(dá)式，然后用（門(mén)電路和觸發(fā)器）等器件實(shí)現(xiàn)。21、 微程序控制器由（控制存儲(chǔ)器）、（微指令寄存器 ）、（地址轉(zhuǎn)移邏輯）三大部分組成，其中（控制存儲(chǔ)器）是ROM存儲(chǔ)器，用來(lái)存放（微程序）。22、 流水CPU中的主要問(wèn)題是：（資源）相關(guān)、（數(shù)據(jù)）相關(guān)和（控制）相關(guān)。23、 并行處理技術(shù)主要有三種形式：（時(shí)間）并行、

41、（空間）并行和（時(shí)間及空間）并行。24、 微程序設(shè)計(jì)技術(shù)是利用（軟件）方法設(shè)計(jì)（控制器）的一門(mén)技術(shù)，具有規(guī)整性、（靈活性）、可維護(hù)性等一系列優(yōu)點(diǎn)。25、 微指令格式中，微指令的編碼通常采用以下三種方式：（直接表示法）、（編碼表示法）和（混合表示法）。26、 由于數(shù)據(jù)通路之間的結(jié)構(gòu)關(guān)系，微操作可分為（相容性）和（相斥性）兩種。27、 在程序執(zhí)行過(guò)程中，控制器控制計(jì)算機(jī)的運(yùn)行總是處于（取指令）、分析指令和（執(zhí)行指令）的循環(huán)當(dāng)中。28、 CPU從主存取出一條指令并執(zhí)行該指令的時(shí)間叫（指令周期），它常用若干個(gè)（機(jī)器周期）來(lái)表示，而后者又包含若干個(gè)（時(shí)鐘周期）。29、 CPU的四個(gè)主要功能是（指令控制）

42、、（操作控制）、（ 時(shí)間控制）和（數(shù)據(jù)加工）。30、 目前的CPU包括（控制器）、（運(yùn)算器）和CACHE。計(jì)算題在流水線浮點(diǎn)加法器中，假設(shè)有取指、譯碼、執(zhí)行和回寫(xiě)四個(gè)過(guò)程段，每個(gè)過(guò)程段所需要的時(shí)間分別為：T1=60ns，T2=50ns，T3=90ns，T4=80ns，試計(jì)算該加法器的加速比是多少。正確答案：該流水線時(shí)鐘周期至少為T(mén)=90ns，若采用非流水方式進(jìn)行，則其所需要的時(shí)間為T(mén)1+T2+T3+T4=60+50+90+80=280ns，因此加速比=280/903.1。簡(jiǎn)答題32、簡(jiǎn)述CPU基本功能正確答案：解：(1)指令控制：程序的順序控制，稱(chēng)為指令控制。(2)操作控制：管理并產(chǎn)生每條指令

43、的操作控制信號(hào)，并把操作控制信號(hào)送往相應(yīng)的部件，從而控制這些部件按指令的要求進(jìn)行動(dòng)作。(3)時(shí)間控制：對(duì)各種操作實(shí)施時(shí)間上的定時(shí)，稱(chēng)為時(shí)間控制。(4)數(shù)據(jù)加工：對(duì)數(shù)據(jù)進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算處理。33、簡(jiǎn)述什么是微指令？每個(gè)微周期的操作所需的控制命令構(gòu)成一條微指令。微指令包含了若干微命令信息。34、簡(jiǎn)述什么是微命令？微命令指控制部件通過(guò)控制線向執(zhí)行部件發(fā)出的各種控制命令，是構(gòu)成控制信號(hào)序列的最小單位。35、簡(jiǎn)述什么是指令周期？指令周期是指取出并執(zhí)行一條指令的時(shí)間。它由若干個(gè)CPU周期組成。36、簡(jiǎn)述什么是微程序控制器？微程序控制器是采用微程序方式構(gòu)成的控制器，以若干有序微指令組成的微程序解釋執(zhí)行

44、一條機(jī)器指令。它由控制存儲(chǔ)器、微指令寄存器、地址轉(zhuǎn)移邏輯等構(gòu)成。37、解釋機(jī)器指令和微指令的關(guān)系。機(jī)器指令是控制計(jì)算機(jī)完成一個(gè)基本操作的命令；微指令則是控制部件中一組實(shí)現(xiàn)一定操作功能的微命令的組合。在微程序控制器中，一條機(jī)器指令需要由一組微指令組成的微程序來(lái)完成，即微程序完成對(duì)機(jī)器指令的解釋執(zhí)行。因此，一條機(jī)器指令對(duì)應(yīng)多條微指令。38、計(jì)算機(jī)內(nèi)有哪兩股信息在流動(dòng)？如何區(qū)分它們？一股是控制信息，即操作命令，其發(fā)源地是控制器，流向各個(gè)部件，形成指令流；一股是數(shù)據(jù)信息，它受控制信息的控制，從一個(gè)部件流向另一個(gè)部件，形成數(shù)據(jù)流。一般地，取指周期從內(nèi)存讀出的信息流是指令流，流向控制器；而執(zhí)行周期從內(nèi)存讀

45、出或向內(nèi)存寫(xiě)入的信息流是數(shù)據(jù)流，在內(nèi)存和運(yùn)算器之間交互。應(yīng)用題39、流水線中有三類(lèi)數(shù)據(jù)相關(guān)沖突：寫(xiě)后讀（RAW）相關(guān)；讀后寫(xiě)（WAR）相關(guān)；寫(xiě)后寫(xiě)（WAW）相關(guān)。判斷以下三組指令各存在哪種類(lèi)型的數(shù)據(jù)相關(guān)。 (1) I1 LAD R1，A ； M（A）R1，M（A）是存儲(chǔ)器單元 I2 ADD R2，R1 ；（R2）+（R1）R2 (2) I3 ADD R3，R4 ；（R3）+（R4）R3 I4 MUL R4，R5 ；（R4）（R5） R4 (3) I5 LAD R6，B ； M（B）R6，M（B）是存儲(chǔ)器單元 I6 MUL R6，R7 ；（R6）（R7） R6正確答案：解：（1）寫(xiě)后讀（RAW）

46、相關(guān)；（2）讀后寫(xiě)（WAR）相關(guān)，但不會(huì)引起相關(guān)沖突；（3）寫(xiě)后讀（RAW）相關(guān)、寫(xiě)后寫(xiě)（WAW）相關(guān)40、今有4級(jí)流水線分別完成取值、指令譯碼并取數(shù)、運(yùn)算、送結(jié)果四步操作，今假設(shè)完成各步操作的時(shí)間依次為100ns,100ns,80ns,50ns。請(qǐng)問(wèn)：（1）流水線的操作周期應(yīng)設(shè)計(jì)為多少？（2）若相鄰兩條令發(fā)生數(shù)據(jù)相關(guān)，而且在硬件上不采取措施，那么第二條指令要推遲多少時(shí)間進(jìn)行。（3）如果在硬件設(shè)計(jì)上加以改進(jìn)，至少需推遲多少時(shí)間？查看答案正確答案：解：(1)流水線的操作時(shí)鐘周期t應(yīng)按四步操作中最長(zhǎng)時(shí)間來(lái)考慮,所以t=100ns；(2)兩條指令發(fā)生數(shù)據(jù)相關(guān)沖突情況：: ADDR1,R2,R3;R2

47、+R3R1 SUBR4,R1,R5;R1-R5R4 兩條指令在流水線中執(zhí)行情況如下表所示:ADD指令在時(shí)鐘4時(shí)才將結(jié)果寫(xiě)入寄存器R1中,但SUB指令在時(shí)鐘3時(shí)就需讀寄存器R1了，顯然發(fā)生數(shù)據(jù)相關(guān)，不能讀到所需數(shù)據(jù)，只能等待。 如果硬件上不采取措施,第2條指令SUB至少應(yīng)推遲2個(gè)操作時(shí)鐘周期，即t=2100ns=200ns；(3)如果硬件上加以改進(jìn)(采取旁路技術(shù)),這樣只需推遲1個(gè)操作時(shí)鐘周期就能得到所需數(shù)據(jù)，即t=100ns。41、已知某機(jī)采用微程序控制方式，其控制存儲(chǔ)器容量為：51248(位)。微程序可在整個(gè)控制存儲(chǔ)器中實(shí)現(xiàn)轉(zhuǎn)移，可控制微程序轉(zhuǎn)移的條件共4個(gè)，微指令采用水平型格式，后繼微指令

48、地址采用斷定方式。請(qǐng)問(wèn): （1）微指令中的三個(gè)字段分別應(yīng)為多少位？ （2）畫(huà)出圍繞這種微指令格式的微程序控制器邏輯框圖。正確答案：解：（l）假設(shè)判別測(cè)試字段中每一位作為一個(gè)判別標(biāo)志，那么由于有4個(gè)轉(zhuǎn)移條件，故該字段為4位；又因?yàn)榭卮嫒萘繛?12單元，所以下地址字段為9位。微命令字段則是：（4849）=35位。（2）對(duì)應(yīng)上述微指令格式的微程序控制器邏輯框圖如下圖所示。其中微地址寄存器對(duì)應(yīng)下地址字，P字段即為判別測(cè)試字段，控制字段即為微命令字段，后兩部分組成微指令寄存器。地址轉(zhuǎn)移邏輯的輸入是指令寄存器的OP碼、各種狀態(tài)條件以及判別測(cè)試字段所給的判別標(biāo)志（某一位為1），其輸出用于控制修改微地址寄存器

49、的適當(dāng)位數(shù)，從而實(shí)現(xiàn)微程序的分支轉(zhuǎn)移（此例微指令的后繼地址采用斷定方式）。42、某機(jī)有8條微指令I(lǐng)1-I8，每條微指令所包含的微命令控制信號(hào)如下表所示。正確答案：a-j分別對(duì)應(yīng)10種不同性質(zhì)的微命令信號(hào)。假設(shè)一條微指令的控制字段為8位，請(qǐng)安排微指令的控制字段格式。解：經(jīng)分析，（e,f,h）和（b,i,j）可分別組成兩個(gè)小組或兩個(gè)字段，然后進(jìn)行譯碼，可得六個(gè)微命令信號(hào)，剩下的a,c,d,g四個(gè)微命令信號(hào)可進(jìn)行直接控制，其整個(gè)控制字段組成如下：43、假設(shè)某機(jī)器有80條指令，平均每條指令由4條微指令組成，其中有一條取指微指令是所有指令公用的。已知微指令長(zhǎng)度為32位，請(qǐng)估算控制存儲(chǔ)器容量。解：微指令條

50、數(shù)為：（4-1）80+1=241條 取控存容量為：25632位=1KB44、參見(jiàn)下圖的數(shù)據(jù)通路，畫(huà)出取數(shù)指令LDA（R3），RO的指令周期流程圖，其含義是將(R3)為地址的主存單元的內(nèi)容取至寄存器R0中，標(biāo)出各微操作控制信號(hào)序列。解：LDA（R3），RO指令是一條取數(shù)指令，其指令周期流程圖如下圖所示：45、參見(jiàn)下圖的數(shù)據(jù)通路。畫(huà)出存數(shù)指令STA R1 ，(R2)的指令周期流程圖，其含義是將寄存器R1的內(nèi)容傳送至（R2）為地址的主存單元中。標(biāo)出各微操作信號(hào)序列。正確答案：解：STAR1，(R2)指令是一條存數(shù)指令，其指令周期流程圖如下圖所示：46、設(shè)運(yùn)算器結(jié)構(gòu)如下圖所示，IR為指令寄存器，R1R

51、3是三個(gè)通用寄存器，其中任何一個(gè)都可以作為源寄存器或目標(biāo)寄存器，A和B是三選一多路開(kāi)關(guān)，通路的選擇分別由AS0、AS1和BS0、BS1控制，S1、S2是ALU的操作性質(zhì)控制器：當(dāng)S1S2=00時(shí)，ALU輸出B；=01時(shí)輸出A+B；=10時(shí)輸出A-B；=11時(shí)輸出B。另有三條機(jī)器指令：MOV（從源寄存器傳送一個(gè)數(shù)到目標(biāo)寄存器）、ADD（源寄存器內(nèi)容于目標(biāo)寄存器內(nèi)容相加后送目標(biāo)寄存器）和COM（源寄存器內(nèi)容取反后送目標(biāo)寄存器）。假設(shè)控存CM僅有16個(gè)單元，且只考慮運(yùn)算器數(shù)據(jù)通路的控制，請(qǐng)?jiān)O(shè)計(jì)微指令格式。微指令參考格式如下： AS1 AS0 BS1 BS0 S2 S1 +1 ALU-BUS LDIR

52、 LDR1 LDR2 LDR3 P1 P2 A3-A3位號(hào)1 2 3 4 5 6 7 8 9 10 11 12 13 14 15-1847、流水線中有寫(xiě)后讀、讀后寫(xiě)和寫(xiě)后寫(xiě)三種數(shù)據(jù)相關(guān)沖突，試判斷下面指令存在哪種類(lèi)型的數(shù)據(jù)相關(guān)。 I1：ADD R1，R2，R3 ；R2+R3 - R1 I2：SUB R4，R1，R5 ；R1-R5 - R4在I2指令進(jìn)入流水線時(shí)，可能出現(xiàn)在I1指令寫(xiě)入R1前就讀出R1內(nèi)容，發(fā)生了寫(xiě)后讀相關(guān)。已知CPU結(jié)構(gòu)如下圖所示，其中包括一個(gè)累加器AC、一個(gè)狀態(tài)寄存器和其他幾個(gè)寄存器。各部分之間的連線表示數(shù)據(jù)通路，箭頭表示信息傳遞方向。試完成以下工作：寫(xiě)出圖中四個(gè)寄存器A、B

53、、C、D的名稱(chēng)和作用；簡(jiǎn)述完成指令A(yù)DD Y的數(shù)據(jù)通路（Y為存儲(chǔ)單元地址，本指令功能為(AC)+(Y)AC）。 解答：A-數(shù)據(jù)緩沖寄存器DR、B-指令寄存器IR、C-主存地址寄存器AR、D-程序計(jì)數(shù)器PC。操作的數(shù)據(jù)通路為：PCARMMDRIRYAR（MAR）MMDR（MDR）ALUADD（控制信號(hào)）AC 第六章a單選題1、在集中式總線仲裁中，（A ）方式對(duì)電路故障最敏感。 菊花鏈方式獨(dú)立請(qǐng)求方式分布式計(jì)數(shù)器定時(shí)查詢(xún)方式2、計(jì)算機(jī)使用總線結(jié)構(gòu)的主要優(yōu)點(diǎn)是便于實(shí)現(xiàn)積木化，同時(shí)：(C)減少了信息傳輸量提高了信息傳輸?shù)乃俣葴p少了信息傳輸線的條數(shù)加重了CPU的工作量3、系統(tǒng)總線中地址線的功能是：(D)

54、選擇主存單元地址選擇進(jìn)行信息傳輸?shù)脑O(shè)備選擇外存地址指定主存和I/O設(shè)備接口電路的地址4、采用串行接口進(jìn)行7位ASCII碼傳送，帶有1位奇校驗(yàn)位，l位起始位和1位停止位,當(dāng)傳輸率為9600波特時(shí)，字符傳送速率為：(A)960873.13724805、同步通信之所以比異步通信具有較高的傳輸速率，是因?yàn)椋?D)同步通信不需要應(yīng)答信號(hào)且總線長(zhǎng)度比較短同步通信用一個(gè)公共的時(shí)鐘信號(hào)進(jìn)行同步同步通信中，各部件存取時(shí)間比較接近以上各項(xiàng)因素的綜合結(jié)果6、在集中式總線仲裁中，（ B）方式響應(yīng)時(shí)間最快。鏈?zhǔn)讲樵?xún)獨(dú)立請(qǐng)求計(jì)數(shù)器定時(shí)查詢(xún)分布7、計(jì)算機(jī)系統(tǒng)的輸入輸出接口是( C)之間的交接界面。CPU與存儲(chǔ)器存儲(chǔ)器與外圍

55、設(shè)備主機(jī)與外圍設(shè)備CPU與系統(tǒng)總線8、在計(jì)數(shù)器定時(shí)查詢(xún)方式下，每次計(jì)數(shù)從0開(kāi)始，則(A)設(shè)備號(hào)小的優(yōu)先級(jí)高設(shè)備號(hào)大的優(yōu)先級(jí)高每個(gè)設(shè)備使用總線的機(jī)會(huì)相同以上都不對(duì)9、在集中式總線仲裁中，(B)方式相應(yīng)最快。鏈?zhǔn)讲樵?xún)獨(dú)立請(qǐng)求計(jì)數(shù)器定時(shí)查詢(xún)不能確定10、系統(tǒng)總線是指(D)運(yùn)算器、控制器、寄存器之間的連接部件運(yùn)算器、寄存器、主存之間的連接部件運(yùn)算器、寄存器、外圍設(shè)備之間的連接部件CPU、主存、外圍設(shè)備之間的連接部件判斷題11、波特是信號(hào)傳輸速度的單位，波特率等于每秒內(nèi)線路狀態(tài)的改變次數(shù)。1200波特率即指信號(hào)能在1秒鐘內(nèi)改變1200次值。對(duì)12、分時(shí)傳送即指總線復(fù)用或是共享總線的部件分時(shí)使用總線。對(duì)1

56、3、實(shí)現(xiàn)高速CPU與低速外設(shè)之間工作速度上的匹配和同步是計(jì)算機(jī)接口的主要功能之一。對(duì)14、總線帶寬是衡量總線性能的重要指標(biāo)，它定義了總線本身所能達(dá)到的最高傳輸速率（但實(shí)際帶寬會(huì)受到限制）。對(duì)填空題15、 在總線上，由一個(gè)主方向多個(gè)從方進(jìn)行寫(xiě)操作稱(chēng)為(廣播)；多個(gè)從方的數(shù)據(jù)在總線上完成AND或OR操作稱(chēng)為（廣集）。16、 單處理器系統(tǒng)中的總線可以分為三類(lèi)，CPU內(nèi)部連接各寄存器及運(yùn)算部件之間的總線稱(chēng)為（內(nèi)部總線）；中、低速I(mǎi)/O設(shè)備之間互相連接的總線稱(chēng)為（I/O總線）；同一臺(tái)計(jì)算機(jī)系統(tǒng)內(nèi)的高速功能部件之間相互連接的總線稱(chēng)為（系統(tǒng)總線）。17、 按照總線仲裁電路的位置不同，總線仲裁分為(集中)式仲

57、裁和(分布)式仲裁。18、 在單機(jī)系統(tǒng)中，三總線結(jié)構(gòu)的計(jì)算機(jī)的總線系統(tǒng)由 （系統(tǒng)總線）、（內(nèi)存總線）和（I/O總線）等組成。19、 目前的CPU包括（控制器）、（運(yùn)算器）和CACHE。20、 在一個(gè)16位的總線系統(tǒng)中，若時(shí)鐘頻率是100MHz，總線的周期為5個(gè)時(shí)鐘周期，則總線帶寬是（40MB/S）簡(jiǎn)答題21、簡(jiǎn)述常見(jiàn)的總線仲裁方式。1）集中式仲裁方式： 鏈?zhǔn)讲樵?xún)方式； 計(jì)數(shù)器定時(shí)查詢(xún)方式； 獨(dú)立請(qǐng)求方式；（2）分布式仲裁方式。22、簡(jiǎn)述波特率和比特率的區(qū)別。波特是信號(hào)傳輸速度的單位，波特率等于每秒內(nèi)線路狀態(tài)的改變次數(shù)。標(biāo)準(zhǔn)波特率有：1200、2400、4800、9600、19200等，1200

58、波特率即指信號(hào)能在1秒鐘內(nèi)改變1200次值。二進(jìn)制系統(tǒng)中，信息的最小單位是比特，僅當(dāng)每個(gè)信號(hào)元素代表一比特信息時(shí)，波特率才等于比特率。23、簡(jiǎn)述接口的典型功能。接口通常具有：控制、緩沖、狀態(tài)、轉(zhuǎn)換、整理、程序中斷等功能。24、簡(jiǎn)述總線特性包括哪4個(gè)方面。物理特性：描述總線的物理連接方式（電纜式、主板式、背板式）； 功能特性：描述總線中每一根線的功能； 電氣特性：定義每一根線上信號(hào)的傳遞方向、傳遞方式（單端方式或差分方式等），以及有效電平范圍； 時(shí)間特性：定義了總線上各信號(hào)的時(shí)序關(guān)系。應(yīng)用題25、設(shè)某總線在一個(gè)總線周期中并行傳送8個(gè)字節(jié)的數(shù)據(jù)，假設(shè)一個(gè)總線周期等于五個(gè)總線時(shí)鐘周期，總線時(shí)鐘頻率為

59、60MHz，求總線帶寬等于多少？總線帶寬=8B60106/5=96MB/s26、設(shè)在異步串行傳輸系統(tǒng)中，每秒可傳輸20個(gè)數(shù)據(jù)幀，一個(gè)數(shù)據(jù)幀包含一個(gè)起始位，7個(gè)數(shù)據(jù)位，一個(gè)奇校驗(yàn)位，一個(gè)結(jié)束位，試計(jì)算其波特率和比特率。波特率=（1+7+1+1）20=200波特，比特率=207=140b/s某總線在一個(gè)總線周期中并行傳送8個(gè)字節(jié)的數(shù)據(jù)，假設(shè)一個(gè)總線周期等于一個(gè)總線時(shí)鐘周期，總線時(shí)鐘頻率為70MHZ ，求總線帶寬是多少？設(shè)總線帶寬用Dr表示，總線時(shí)鐘周期用T=1/f表示，一個(gè)總線周期傳送的數(shù)據(jù)量用D表示，根據(jù)定義可得：DrT/D=D1/8B70106/s=560MB/28、用異步通信方式傳送字符A和

60、8，數(shù)據(jù)有7位，偶校驗(yàn)1 位。起始位1位, 停止位l位，請(qǐng)分別畫(huà)出波形圖。解：字符A的ASCII碼為41H=1000001B；字符8的ASCII碼為38H=0111000B；串行傳送波形圖為：注：B：起始位C：校驗(yàn)位S：停止位 第七章單選題1、計(jì)算機(jī)的外圍設(shè)備是指： (D)輸入/輸出設(shè)備外存設(shè)備通信設(shè)備除主機(jī)外的其他設(shè)備2、下列外存中，屬于順序存取存儲(chǔ)器的是： (C)U盤(pán)硬盤(pán)磁帶光盤(pán)3、顯示器的顏色數(shù)為256色，則刷新存儲(chǔ)器每個(gè)單元的字長(zhǎng)應(yīng)該為：(B) 256位8位7位16位4、CRT的顏色數(shù)為256色，則刷新存儲(chǔ)器每個(gè)單元的字長(zhǎng)應(yīng)該為：(B) 256位8位7位16位判斷題5、光盤(pán)的優(yōu)點(diǎn)是存儲(chǔ)