usb31.靜電放電防護(hù)的最佳解決方案

1、USB3.0 靜電放電防護(hù)的最佳解決方案Project Manager在今年電腦硬體的熱門話題中，USB3.0 絕對是最受矚目的。自從西元 2000 年 USB2.0 釋出后，這項(xiàng)應(yīng)用已深植各項(xiàng)電子產(chǎn)品中，在各式各樣的連接埠規(guī)格中， USB 應(yīng)可算是使用最廣泛的了。USB3.0 的資料傳輸速率比現(xiàn)有的 USB2.0 快上十倍，剛好迎合日益大增的高畫質(zhì)、大容量需求。無論是外接式硬碟、隨身碟、相機(jī)卡均可大幅縮減的時間。除了在電腦上的應(yīng)用之外，與相機(jī)的傳輸也幾乎都是使用 USB 規(guī)格，甚至許多產(chǎn)品更直接把充電端與 USB 結(jié)合，難怪各界皆如此期待 USB3.0 的廣泛使用，好讓使用者享受 4.8Gb

2、ps 的傳輸。USB3.0 介面分成主機(jī)（Host）端與裝置（Device）端，必須先有 Host端的支援，周邊的 Device 端才能搭配；而晶片大廠英特爾及超微自 2010 年起亦已開始研發(fā)將支援 USB3.0 為南橋規(guī)格，加上微軟 Windows 7 也確定研發(fā)支援 USB3.0 的 drivers，預(yù)估 USB 3.0 取代 USB2.0 已是既定趨勢。為實(shí)現(xiàn)十倍于USB2.0 的傳輸速度，USB 3.0 控制晶片必須使用更先進(jìn)的制程來設(shè)計(jì)與制造，但這也造成USB 3.0 的控制晶片對ESD的耐受能力快速下降。除此之外，USB 3.0 會被大量用來傳輸影音資料，對資料傳輸容錯率會有越嚴(yán)

3、格的要求，使得使用額外的保護(hù)元件來防止ESD事件對資料傳輸?shù)母蓴_變得很必要。除了傳輸速度的要求之外，另一個使用者最普遍的USB應(yīng)用就是隨插即用、隨拔即關(guān)。然而這個熱插拔動作卻也經(jīng)常是造成電子系統(tǒng)工作異常、甚至造成USB連接埠元件毀壞的元兇，因?yàn)槿珈o電放電(ESD)等暫態(tài)雜訊就是來自這個熱插拔動作。要用在 USB3.0 連接埠的 ESD 防護(hù)元件必須同時符合下面三項(xiàng)要求：第一、ESD 防護(hù)元件本身的寄生電容必須要小，為不影響 USB3.0 4.8Gbps 的傳輸速率，其寄生電容必須小于 0.3。第二、防護(hù)元件對 ESD 的耐受能力必須要高，最少要能承受 IEC 61000-4-2 接觸模式 8k

4、V ESD 的轟擊。第三、也是最重要的一項(xiàng)要求，防護(hù)元件在 ESD 事件發(fā)生期間所提供的箝制電壓必須要夠低，不能造成傳輸資料的損壞。以上三項(xiàng)要求，缺少了任何一個要項(xiàng)，USB3.0 連接埠就無法被完善地保護(hù)。然而要同時符合以上三項(xiàng)要求的 ESD 防護(hù)元件，其本身的設(shè)計(jì)難度就相當(dāng)高。晶焱科技擁有先進(jìn)的 ESD 防護(hù)設(shè)計(jì)技術(shù)，特別針對 USB3.0 的防護(hù)需求，推出AZ1065 系列的 ESD 防護(hù)元件。為避免防護(hù)元件的寄生電容影響 USB3.04.8Gbps 差動(Differential)訊號的高速傳輸，AZ1065 的寄生電容已低于 0.3在極低的電容特性下，任一接腳在室溫時仍皆可承受 IEC

5、 61000-4-2 接觸模式 10kV ESD 的轟擊。最重要是，以相同寄生電容來比較，AZ1065 擁有最低的 ESD箝制電壓，可有效防止資料傳輸時被 ESD 事件所干擾，才能讓擁有 USB 3.0 連接埠的電子系統(tǒng)有機(jī)會通過 Class-A 的 IEC 61000-4-2 系統(tǒng)級靜電放電保護(hù)測試。利用傳輸線脈沖系統(tǒng)(TLP)測量 AZ1065 后，可以觀察到如圖一的 ESD 箝制電壓特性。在 IEC 61000-4-2 接觸模式 6kV 的 ESD 沖擊下(TLP 電流等效約為 17A)，箝制電壓僅有 13.4V，將得以有效避免系統(tǒng)產(chǎn)品于靜電測試時發(fā)生資料錯誤、當(dāng)機(jī)甚至損壞的情況。附圖一

6、 AZ1065-06F 的 ESD 箝制電壓測試曲線在電子產(chǎn)品的USB3.0 應(yīng)用中，AZ1065-06F 將是靜電放電防護(hù)的最佳解決方案。圖二所示即為裝有 ESD 防護(hù)元件 AZ1065-06F 的 USB3.0 連接埠順利通過5Gbps 的 Eye Diagram。TransmisLine Pulsing (TLP) Measurement1816VDD to GND14V_pu lse12Pul se from a ransm is li neL P_I100nsI/O to GND0 1 2 3 4 56 7 8 9 10 11 1TransmisLine Pulsing (TLP)

7、Voltage (V)L P_VDU 附圖二 AZ1065-06F 5Gbps 的 Eye Diagram在電子產(chǎn)品朝向輕薄短小的發(fā)展趨勢下，產(chǎn)品的印刷電路板(PCB)也隨之越來越小，但在產(chǎn)品功能強(qiáng)大的要求之下，線路也變得更加復(fù)雜，因此 PCB 的面積已變得寸土寸金，造成產(chǎn)品設(shè)計(jì)時相當(dāng)大的困擾。AZ1065 系列產(chǎn)品提供六個極低電容的接腳，可同時保護(hù) USB3.0 的兩組差動對(TX and RX)及 USB2.0 的差動對(D+ and D-)，具有縮小 PCB 面積與降低布局(Layout)復(fù)雜度等優(yōu)點(diǎn)，可節(jié)省系統(tǒng)成本。更特別的是 AZ1065-06F 首先采用交錯型式的接腳，以提供 PCB Layout 時可利用式(Feedthrough)的設(shè)計(jì)，圖三即為 AZ1065-06F 的接線方式。此種首創(chuàng)的元件接腳方式將可免除繞線時的諸多困擾，不但對縮短產(chǎn)品設(shè)計(jì)階段的 PCB Layout 工作有相當(dāng)大的幫助，同時差動訊號線的 Layout 也將更為 對稱，減少訊號傳輸錯誤的機(jī)會。1datalineTo I/O-portConnectorTo Protected ICdataline10VDD rail2VDD9*OptionalislandGND0.1FChip Cap.3NC