2022年CPU行業(yè)市場現(xiàn)狀及驅(qū)動力分析

1、2022年CPU行業(yè)市場現(xiàn)狀及驅(qū)動力分析1.CPU：計算機系統(tǒng)的運算和控制核心CPU 是計算機的運算和控制核心，是信息處理、程序運行的最終執(zhí)行單元，是計算機的核心 組成部件。CPU 即中央處理器（Central Processing Unit），其本質(zhì)是超大規(guī)模集成電路，用 于解釋計算機指令和處理計算機軟件中的數(shù)據(jù)，并負責(zé)控制、調(diào)配計算機的所有軟硬件資源。CPU 由運算器、控制器、寄存器及實現(xiàn)他們之間聯(lián)系的數(shù)據(jù)、控制及狀態(tài)的總線構(gòu)成。運 算邏輯部件可以執(zhí)行定點或浮點算術(shù)運算操作、移位操作以及邏輯操作，也可以執(zhí)行地址 運算和轉(zhuǎn)換。寄存器部件包括通用寄存器、專用寄存器和控制寄存器，分別用于保存指令

2、 中的寄存器操作數(shù)和操作結(jié)果、執(zhí)行一些特殊操作、用來指示機器執(zhí)行的狀態(tài)。控制部件 負責(zé)對指令譯碼，并發(fā)出完成每條指令所要執(zhí)行的各個操作的控制信號。按照體系結(jié)構(gòu)進行劃分，可分為馮諾依曼結(jié)構(gòu)和哈佛結(jié)構(gòu)。兩者的區(qū)別在于程序空間和數(shù) 據(jù)空間是否一體，馮諾依曼結(jié)構(gòu)的數(shù)據(jù)空間與程序空間不分開，而哈佛結(jié)構(gòu)的數(shù)據(jù)空間與 程序空間分開?，F(xiàn)代的復(fù)雜芯片中，大多是馮諾依曼結(jié)構(gòu)和哈佛結(jié)構(gòu)融合或者并存的體系。馮諾依曼結(jié)構(gòu)：也被稱為普林斯頓結(jié)構(gòu)，是一種將程序指令存儲器和數(shù)據(jù)存儲器合并在 一起的存儲器結(jié)構(gòu)。其特點為數(shù)據(jù)采用二進制，必須由輸入設(shè)備、輸出設(shè)備、運算器、控 制器、存儲器、控制器組成，另外程序和數(shù)據(jù)統(tǒng)一存儲并在程序

3、控制下自動工作。哈佛結(jié)構(gòu)：是一種將程序指令存儲和數(shù)據(jù)存儲分開的存儲器結(jié)構(gòu)。中央處理器首先到程序 指令存儲器中讀取程序指令內(nèi)容，解碼后得到數(shù)據(jù)地址，再到相應(yīng)的數(shù)據(jù)存儲器中讀取數(shù) 據(jù)，并進行下一步的操作（通常是執(zhí)行）。它的主要特點是使用兩個獨立的存儲器模塊，分 別存儲指令和數(shù)據(jù)，每個存儲模塊都不允許指令和數(shù)據(jù)并存；使用獨立的兩條總線，分別 作為 CPU 與每個存儲器之間的專用通信路徑，而這兩條總線之間毫無關(guān)聯(lián)，分離的程序總 線和數(shù)據(jù)總線允許在一個機器周期內(nèi)同時獲得指令字（來自程序存儲器）和操作數(shù)（來自 數(shù)據(jù)存儲器），從而提高了執(zhí)行速度；此外其適合于數(shù)字信號的處理。改進的哈佛結(jié)構(gòu)：其具有獨立的地址總

4、線和數(shù)據(jù)總線，兩條總線由程序存儲器和數(shù)據(jù)存儲 器分時共用。并使用公用數(shù)據(jù)總線來完成程序存儲模塊或數(shù)據(jù)存儲模塊與 CPU 之間的數(shù)據(jù) 傳輸。相對于哈佛結(jié)構(gòu)，合并了兩個存儲器的地址總線和數(shù)據(jù)總線。按照應(yīng)用領(lǐng)域劃分，CPU 可以分為微處理器（MPU）、微控制器（MCU）、數(shù)字信號處理 器（DSP）、專用處理器（ASP）。MPU 屬于通用處理芯片，是微型計算機的控制和運算核 心，通用性強、功能強大；MCU 介于通用處理芯片和專用處理芯片之間， 側(cè)重于特定場景 的控制；DSP 屬于專用處理芯片，主要功能為數(shù)字信號處理。ASP 主要針對于特定領(lǐng)域。微處理器（MPU）：MPU 涵蓋的范圍比 CPU 小，小型

5、的處理器都可以被稱作 MPU。MPU 通過較為強大的運算和處理能力執(zhí)行較為復(fù)雜的大型程序，可以視作是功能增強的 CPU。 往往被用作個人計算機和高端工作站的核心 CPU。微控制器（MCU）：MCU 也就是俗稱單片機，是專門用作嵌入式應(yīng)用而設(shè)計的單芯片型計 算機，是將計算機的 CPU、RAM、ROM、定時計數(shù)器和多種 I/O 接口集成在一片芯片上從 而形成的芯片級計算機，是隨著大規(guī)模集成電路的出現(xiàn)而產(chǎn)生的。數(shù)字信號處理器（DSP）：DSP 是由大規(guī)模或超大規(guī)模集成電路芯片組成的用來完成數(shù)字信 號處理任務(wù)的處理器。DSP 不只局限于音視頻層面，也應(yīng)用于通信與信息系統(tǒng)、自動控制、 雷達、軍事、航空航

6、天、醫(yī)療等領(lǐng)域。DSP 是為適應(yīng)高速實時信號處理任務(wù)的需要而發(fā)展 的，解決了微處理器器件較多、邏輯設(shè)計和程序設(shè)計復(fù)雜、價格較貴等問題，實現(xiàn)了對信 號的采集、變換、濾波、估值、增強、壓縮、識別。專用處理器（ASP）：ASP 是一張針對于特定領(lǐng)域設(shè)計的處理器，比如用于 HDTV、ADSL、 Cable Modem 等的專用處理器。按照下游應(yīng)用場景進行劃分，CPU 可以應(yīng)用在服務(wù)器、工作站、個人計算機（臺式機、筆 記本電腦）、移動終端和嵌入式設(shè)備等不同設(shè)備上。根據(jù)應(yīng)用領(lǐng)域不同，其架構(gòu)、功能、性 能、可靠性、能效比等技術(shù)指標也存在一定差異。2.運行原理：從不同指令集出發(fā)來理解指令集是 CPU 中用來計

7、算和控制計算機系統(tǒng)的一套指令的集合。CPU 在設(shè)計時就定下了一系 列與其他硬件電路相配合的指令系統(tǒng)，不同指令集使得 CPU 發(fā)揮不同的性能，是 CPU 性能體 現(xiàn)的重要標志。包含了基本數(shù)據(jù)類型、指令集、寄存器、尋址模式、存儲體系、中斷、異常處 理以及外部 I/O，一系列的 opcode 即操作碼（機器語言），以及由特定處理器執(zhí)行的基本命令。 按照采用的指令集，CPU 可以分為復(fù)雜指令集（CISC）和精簡指令集（RISC）兩大類。CISC 指令集：即復(fù)雜指令集，在早期為了擴展計算機功能，需要將更多更復(fù)雜的指令加入 指令系統(tǒng)，以提高計算機的處理能力，因此 CISC 強調(diào)增強指令的能力、減少目標代碼

8、的數(shù) 量，但是指令復(fù)雜，指令周期長。程序中各條指令和指令中的各個操作都是按順序串行執(zhí) 行的。優(yōu)點在于控制簡單，缺點是對于計算機各個部分的利用率不高，執(zhí)行速度較慢，主 要以 x86 架構(gòu)為代表。RISC 指令集：即精簡指令集，隨著半導(dǎo)體技術(shù)的發(fā)展，80 年代開始逐漸通過硬件的方式， 而非通過擴充指令來實現(xiàn)復(fù)雜功能，指令規(guī)模逐漸縮小，指令進一步簡化，RISC 開始應(yīng)用。 其強調(diào)盡量減少指令集、指令單周期執(zhí)行，但是目標代碼會更大。與傳統(tǒng)的 CISC 型相對而 言，RISC 型的指令格式統(tǒng)一且指令種類較少，顯著提高了處理速度，主要為 ARM、MIPS、 RISC-V 等架構(gòu)。擴展指令集能夠提升 CPU

9、 的某一方面的性能。擴展指令集重新定義了新的數(shù)據(jù)和指令，從 而能夠極大提高該方面數(shù)據(jù)處理能力，但需要有軟件支持，常見擴展指令集有 MMX、SSE、 SSE2、SSE4。MMX：MMX 發(fā)布于 1997 年，共有 57 條指令。MMX 指令與 FPU 使用同樣的 8 個通用寄存 器，可以一次處理 8 個字節(jié)的數(shù)據(jù)，理論上能提升 8 倍運算速度。代表處理器有：Pentium MMX。SSE：SSE 是 Intel 在 Pentium III 處理器中率先推出。共有 70 條指令，包含 50 條提高 3D 圖形運算效率、12 條 MMX 整數(shù)運算增強、8 條內(nèi)存中連續(xù)數(shù)據(jù)塊傳輸優(yōu)化。代表處理器 有：

10、Pentium III。SSE2：SSE2 是由 Intel 在 SSE 指令集基礎(chǔ)上發(fā)展而成。新增了 144 條指令擴展 MMX 技 術(shù)和 SSE 技術(shù)，提高了廣大應(yīng)用程序的運行性能。代表處理器有：Pentium 4。SSE4：SSE4 是 Conroe 架構(gòu)引入的新指令集。包括 16 條指令，提供完整的 128 位寬 SSE 執(zhí)行單元，并改良了插入、提取、尋找、離散、跨步負載及存儲等動作。在不同的指令集下根據(jù)馮諾依曼體系結(jié)構(gòu)，CPU 的運作可以統(tǒng)一劃分為 5 個階段。即為取 指令階段、指令譯碼階段、執(zhí)行指令階段、訪存取數(shù)和結(jié)果寫回。取指令：即將一條指令從主存儲器中取到指令寄存器的過程。程序

11、計數(shù)器中的數(shù)值，用來 指示當前指令在主存中的位置。當一條指令被取出后，程序計數(shù)器中的數(shù)值將根據(jù)指令字 長度自動遞增。指令譯碼階段：取出指令后，指令譯碼器按照預(yù)定的指令格式，對取回的指令進行拆分和 解釋，識別區(qū)分出不同的指令類別以及各種獲取操作數(shù)的方法。執(zhí)行指令階段：具體實現(xiàn)指令的功能。將 CPU 的不同部分被連接起來，執(zhí)行所需的操作。訪存取數(shù)階段：根據(jù)指令需要訪問主存、讀取操作數(shù)，CPU 得到操作數(shù)在主存中的地址， 并從主存中讀取該操作數(shù)用于運算。結(jié)果寫回階段：把執(zhí)行指令階段的運行結(jié)果數(shù)據(jù)“寫回”到某種存儲形式。結(jié)果數(shù)據(jù)會被 寫到 CPU 的內(nèi)部寄存器中，以便被后續(xù)的指令快速地存取；許多指令還

12、會改變程序狀態(tài)字 寄存器中標志位的狀態(tài)，這些標志位標識著不同的操作結(jié)果，可被用來影響程序的動作。生產(chǎn)過程：從設(shè)計，到流片，到封測CPU 的生產(chǎn)過程大致包括設(shè)計、流程、封測三大環(huán)節(jié)。設(shè)計是決定芯片功能、性能最為關(guān)鍵的環(huán)節(jié)。CPU 設(shè)計大致可以分為架構(gòu)設(shè)計、電路設(shè)計、 微碼系統(tǒng)設(shè)計、安全模塊設(shè)計、仿真模擬、產(chǎn)品設(shè)計、流片工藝設(shè)計、基板及封測工藝開 發(fā)、硅后驗證等環(huán)節(jié)。流片和封測是芯片的實體制造過程。CPU 生產(chǎn)過程即在極高純度的單晶硅片上，根據(jù)設(shè)計 圖紙即生產(chǎn)過程中表現(xiàn)形態(tài)為掩膜，進行雕刻，形成極其精細、復(fù)雜的電路。具體過程主 要包括硅提純、切割晶圓、影印、刻蝕、重復(fù)、分層、封裝、多次測試等。1）

13、硅提純：生產(chǎn) CPU 現(xiàn)階段主要的材料是 Si，這是一種非金屬元素，從化學(xué)角度來看其 位于元素周期表中金屬元素與非金屬元素的交界處，具備半導(dǎo)體性質(zhì)，適合于制造各種微 小的晶體管，是目前最適宜于制造現(xiàn)代大規(guī)模集成電路的材料之一。在硅提純的過程中， 原材料硅先被熔化并放入石英熔爐中，以便硅晶體圍繞晶種生長。2）切割晶圓：硅錠制作出來后被切割成片狀，稱為晶圓。用機器從單晶硅棒上切割下一片 事先確定規(guī)格的硅晶片，并將其劃分為多個細小的區(qū)域，每個區(qū)域都將成為一個 CPU 的內(nèi) 核（Die）。一般而言，晶圓切得越薄，相同量的硅材料能夠制造的 CPU 成品越多。3）影?。涸诮?jīng)過熱處理得到的硅氧化物層上面敷涂

14、一種光阻物質(zhì)，紫外線通過印制著 CPU 復(fù)雜電路結(jié)構(gòu)圖樣的模板照射硅基片，被紫外線照射的地方光阻物質(zhì)溶解。為了避免不需 要曝光的區(qū)域也受到光的干擾，必須制作遮罩將這些區(qū)域進行遮蔽。4）蝕刻：這是 CPU 生產(chǎn)過程中的重要操作，也是 CPU 工業(yè)中的重頭技術(shù)。蝕刻使用的是 波長很短的紫外光并配合很大的鏡頭，短波長的光將透過這些石英遮罩的孔照在光敏抗蝕 膜上使之曝光。接下來停止光照并移除遮罩，使用特定的化學(xué)溶液清洗掉被曝光的光敏抗 蝕膜，以及在下面緊貼著抗蝕膜的一層硅。之后曝光的硅將被原子轟擊，使得曝光的硅基 片局部摻雜，從而改變這些區(qū)域的導(dǎo)電狀態(tài)，以制造出 N 井或 P 井，結(jié)合制作的基片 CP

15、U 的門電路完成。5）重復(fù)、分層：為加工新的一層電路，再次生長硅氧化物，沉積一層多晶硅，涂敷光阻物 質(zhì)，重復(fù)影印、刻蝕過程，得到含多晶硅和硅氧化物的溝槽結(jié)構(gòu)。重復(fù)多遍，形成 3D 結(jié)構(gòu)， 每幾層中間都要填上金屬作為導(dǎo)體，層數(shù)決定于設(shè)計時 CPU的布局，以及通過的電流大小。6）封裝：將一塊塊的晶圓封入一個陶瓷或塑料的封殼中，以便裝在電路板上。封裝結(jié)構(gòu)各 有不同，好的封裝往往能帶來芯片電氣性能和穩(wěn)定性的提升，并能間接地為主頻的提升提 供可靠基礎(chǔ)。7）測試：這是 CPU 出廠前必要的過程，將測試晶圓的電氣性能，檢查是否出現(xiàn)了差錯。 之后晶圓上每個 CPU 核心都將被分開檢測。由于 SRAM 結(jié)構(gòu)復(fù)雜

16、、密度高，所以緩存是 CPU 中容易出問題的部分，對緩存的測試也是 CPU 測試的重要部分。3.全球 CPU 市場：Intel、AMD 份額占優(yōu)，關(guān)注中國廠商崛起CPU 市場當前處于多核集成階段，核心數(shù)量、頻率大幅提升全球 CPU 發(fā)展歷程基本與 Intel 和 AMD 的發(fā)展史相吻合，可分為四個階段。綜合 Intel 公 司和 AMD 公司技術(shù)變遷可將 CPU 分為四個階段：性能提升階段、應(yīng)用擴展階段、多元發(fā) 展階段和多核集成階段。性能提升階段（1970-1990 年）：該時期 CPU 主要向計算性能提升方向發(fā)展，晶體管數(shù)量 由千級提升至百萬級，Intel 崛起為世界一流的芯片制造公司。19

17、71 年 Intel 公司推出世界 上第一臺微處理器 4004，這是第一個用于計算器的 4 位微處理器，隨后推出 8086 和 8088 微處理器，兩者均為 16 位處理器，是 X86 架構(gòu)的鼻祖，1981 年 Intel 的 8088 芯片首次用 于 IBM PC 機中，開創(chuàng)了全新的微機時代。應(yīng)用擴展階段（1990-2000 年）：該階段 CPU 向個人應(yīng)用及多媒體方向發(fā)展，包括音、視 頻及通信方向，同時晶體管數(shù)量由百萬級提升至千萬級，Intel 的主導(dǎo)地位確定，AMD 公司 開始與 Intel 公司展開競爭。1992 年 Intel Pentium 推出，1995 年 AMD 發(fā)布 K5

18、處理器為 AMD 第一款自主設(shè)計的 CPU，1996 年奔騰 MMX 推出，處理多媒體能力提高了 60%左右， 1997 年 AMD 推出 K6 處理器，性能堪比 Intel Pentium MMX，1999 年推出 Pentium ， 首次導(dǎo)入 0.25 微米技術(shù)。多元發(fā)展階段（2000-2010 年）：該時期出現(xiàn) 64 位處理器產(chǎn)品，CPU 產(chǎn)品開始向多元化發(fā) 展，包括服務(wù)器、桌面、移動端等，同時工藝制程得以提升，Intel 公司與 AMD 公司的競爭 日趨激烈，Intel 公司逐漸取得優(yōu)勢。2001 年 Intel 至強（Xeon）處理器發(fā)布，2003 年 AMD 推出 AMD64-64

19、 位 x86 指令集擴展，由于良好的兼容性機生態(tài)取代了 Intel 推出的 EPIC 指 令集，2005 年 Intel 發(fā)布雙核 CPU Intel Pentium D，正式揭開 x86 處理器多核心時代，2006 年 Intel 推出 Core 2 跨平臺架構(gòu)體系，包括服務(wù)器版、桌面版、移動版三大領(lǐng)域。多核集成階段（2010 年-至今）：該階段 CPU 核心數(shù)量、頻率得以大幅發(fā)展，主頻突破 3GHz， 實現(xiàn)多核/多線程技術(shù)，AMD 第 1 代 APU（CPU 集成 GPU 單元）開始出現(xiàn)。2010 年 Intel 發(fā)布基于全新的 32 納米制程的 i7、i5、i3 處理器產(chǎn)品，2011 年

20、 ARM 開始了 64 位處理器 進程，發(fā)布了 64 位的 ARMv8 架構(gòu)，并于同年推出 big.LITTLE 處理技術(shù)，優(yōu)化芯片 SoCs， 2018 年 Intel i9 處理器發(fā)布，包含 8 個內(nèi)核，單核睿頻頻率高達 5.0GHz，2020 年 AMD 發(fā) 布最新 Zen3 架構(gòu)處理器 5000 系列，在多核性能和單核性能方面表現(xiàn)優(yōu)異。全球 CPU 市場有望保持平穩(wěn)增長全球微處理器出貨量與市場規(guī)模穩(wěn)定增長。微處理器為微機的中央處理器，2019 年受宏觀經(jīng) 濟市場影響供應(yīng)鏈流程暫緩，微處理器市場規(guī)模略有下滑，之后其出貨量與市場規(guī)模穩(wěn)步增 長。據(jù) IC insights 數(shù)據(jù)，2021 年

21、全球微處理器出貨量達 24.9 億臺、市場規(guī)模達 1029 億美 元，預(yù)計到 2022 年全球微處理器出貨量達 26 億臺、市場規(guī)模增長回落至 7%左右。伴隨下游應(yīng)用拓展，全球微處理器平均單臺售價呈持續(xù)增長趨勢。2021 年微處理器平均單 價達到 41.33 美元/臺，同比增速 3.31%，預(yù)計至 2022 年平均銷售價格達 42.46 美元/臺， 下游應(yīng)用場景需求增多刺激微處理器價格呈上升趨勢。下游市場來看，全球桌面 PC 出貨量回升。對細分市場進行研究，CPU 的重要應(yīng)用領(lǐng)域包 括桌面和服務(wù)器，每臺桌面通常只有一顆 CPU，而每臺服務(wù)器的 CPU 數(shù)量不定。在 桌面 領(lǐng)域，2015-201

22、8 年全球出貨量呈現(xiàn)整體下降趨勢，但平均仍保持在 2.6 億臺/年左右。 2019-2020 年全球桌面出貨量回升，2020 年達到 3.03 億臺，同比增長 13.48%，預(yù)計 2021 年全球桌面出貨量達到 3.49 億臺。服務(wù)器市場規(guī)模 2027 年將達 143.7 億美元，帶動服務(wù)器 CPU 需求上升。2015-2020 年全 球服務(wù)器出貨量呈現(xiàn)波動上升態(tài)勢，CAGR 為 4.67%，2020 年全球服務(wù)器出貨量達 1220 萬臺，同比增長 3.92%。根據(jù) QY Research 預(yù)測，下游服務(wù)器市場規(guī)模于 2020 年達到 90.8 億美元，預(yù)計未來將以 6.58%復(fù)合增長率在 2

23、027 年達到 143.7 億美元，服務(wù)器市場增長將 帶動服務(wù)器 CPU 市場規(guī)模增長。Intel、AMD 市場份額占優(yōu)，關(guān)注中國廠商崛起 目前全球CPU 市場呈現(xiàn) Intel 和 AMD 寡頭壟斷格局，Intel 主導(dǎo)全球 CPU 市場。根據(jù) CPU Benchmark 數(shù)據(jù)，在兩公司整體 CPU 出貨量中，2022 年 Q1 Intel 公司占據(jù) 64.8%的市場 份額，AMD 占 35.1%。從出貨量來看，目前全球 CPU 市場上 Intel 與 AMD 兩大巨頭基本 實現(xiàn)了對市場的寡頭壟斷，中小 CPU 企業(yè)由于自身體量、資金、技術(shù)等限制，較難在現(xiàn)有 格局下突圍。此外，Intel 出貨

24、量市場份額接近 AMD 兩倍，仍然在市場上占據(jù)主導(dǎo)地位。細分市場而言，x86 是當前服務(wù)器 CPU 的主流架構(gòu)，由國際巨頭 Intel 和 AMD 主導(dǎo)。根 據(jù) Mercury Research 數(shù)據(jù)，X86 在服務(wù)器 CPU 主流架構(gòu)占比超過 95%，處于絕對領(lǐng)先地 位。Intel 和 AMD 呈現(xiàn)寡頭壟斷格局，2021 年 Q4 AMD 公司占據(jù) 10.7%的市場份額，同比 變動 3.6pct，得益于搭載 AMD 處理器的服務(wù)器出貨的增長，其市占率創(chuàng)下新高，此外 AMD 處理器的游戲機出貨量也有較大上升。但 Intel 憑借其長期積累仍在服務(wù)器 CPU 領(lǐng)域占據(jù) 絕對優(yōu)勢地位，2021Q4

25、 市占率為 89.3%。桌面 CPU 方面，Intel 占據(jù)主導(dǎo)地位，AMD 市場份額略有下降。2021Q4 AMD 的市場份額 占比 16.2%，同比變動-3.1pct，而 Intel 則處于增長態(tài)勢，2021Q4 的市場份額達到 83.8%， 主要是因為英特爾新的酷睿處理器在臺機和筆記本的表現(xiàn)強勢，此外芯片短缺使得 AMD 的 出貨量受到影響。根據(jù)魯大師公布的 2021Q3 硬件報告，2021Q3 在臺式機處理器市場，Intel 擁有 78%的市場份額；在筆記本處理器市場，Intel 占據(jù) 73%的市場份額。移動終端 CPU 方面，聯(lián)發(fā)科、高通領(lǐng)跑智能手機處理器市場。根據(jù)全球數(shù)據(jù)調(diào)研機構(gòu)

26、Counterpoint 發(fā)布的報告，2021 年 Q4 全球智能手機處理器中聯(lián)發(fā)科占據(jù)市場份額 33%， 高通以30%的市場份額位居次位，較2020年Q4有較大提升，蘋果位列第三市占率為21%， 華為海思受美國制裁影響，市場地位下降幅度較大，由 7%降至 1%。4.產(chǎn)業(yè)驅(qū)動力：制造工藝、設(shè)計方法、微架構(gòu)迭代升級驅(qū)動力之一：芯片制造工藝進步芯片制程的進步能夠推動 CPU 的發(fā)展，一方面體現(xiàn)在可以讓芯片的集成度大大增加。芯片 容納的晶體管數(shù)量越多，性能就越高，對于 CPU 而言即是運算核心的增強和緩存單元的增 大。CPU 的高速緩存要求運行在數(shù) GHz 的高頻率上，只能使用 SRAM 類型的存儲

27、邏輯， 而 SRAM 的每一個比特位需要占用 6 個晶體管，存儲密度很低，1MB 容量的二級緩存需要 占用 5000 萬個晶體管，在這種情況下如果因為晶體管的數(shù)量越多 CPU 的尺寸就越大，對 制造成本、散熱和運行速度的提升都非常不利，因此制程的進步可以使得芯片的集成度提 高，助力 CPU 的性能提升。另一方面，芯片制程的進步能夠帶來運算性能和電氣性能的雙方面改進。芯片制程的進步 可以帶來功耗的明顯降低，而低功耗同時意味著芯片的工作效率可以繼續(xù)向上提升一個等 級。另一方面，低功耗可以使得運行過程更加節(jié)能，對散熱設(shè)計的壓力更小，安靜、低噪 的運行得以保障。芯片制程由微米級進步至納米級，仍在不斷縮

28、小。1971 年 Intel 4004 發(fā)布，這是人類歷史 上第一枚微型電腦處理器，在 3mn*4nm 的尺寸中擁有 2300 個晶體管，采用了 5 層設(shè)計， 10um 的制程，每秒運算 9 萬次，代表了當時最先進的半導(dǎo)體器件制造水平。至 1980 年進 入 800nm 的亞微米級別，再到 2000 年制程工藝步入 50nm 的納米級，迄今臺積電 3nm 制 程芯片將在下半年量產(chǎn)。制程工藝的縮小帶來性能的切實提升和功耗的降低。以晶圓代工龍頭企業(yè)臺積電為例，1987 年成立時其芯片制程為 3um，隨后逐步提升，至 1990 年達到 1um，2004 年開始采用 90nm 的制程工藝，2015 年

29、臺積電實現(xiàn) 16nm FinFET（FF）量產(chǎn)，2018 年臺積電開始量產(chǎn) 7nm 芯片，從16nm轉(zhuǎn)到7nm實現(xiàn)了3.3倍的柵極密度、約40%的性能提升、功耗降低大于65%。 2022 年臺積電公布 2nm 制程的部分技術(shù)指標，相較于其 3nm 低成本版的工藝，性能將提 升 10%-15%、功耗將降低 25%-30%。驅(qū)動力之二：芯片設(shè)計方法迭代階段一：CAD 廠商主導(dǎo)（1970s）70-80 年代，主導(dǎo)公司以早期 CAD 廠商為主。這一時期內(nèi) EDA 的主要提供者為 CAD 廠商， 如 Applicon、CALMA、ComputerVision。這一階段的主導(dǎo)公司往往與硬件高度綁定，如 A

30、pplicon 針對 VAX computer 產(chǎn)品線開發(fā) bravo!，ComputerVision 則是以售賣硬件基礎(chǔ)系 統(tǒng)、交互式終端為主，相關(guān)的設(shè)計軟件僅是處于附屬地位存在。Spice 是電路模擬的核心算法。Spice ( 仿真電路模擬器，Simulation program with integrated circuit emphasis) 是一個解非線性常微分方程的工具，主要用于 IC，模擬電路， 數(shù)?；旌想娐罚娫措娐返入娮酉到y(tǒng)的設(shè)計和仿真。Spice 是電路模擬核心算法，各軟件廠 商推出的 Vspice、Hspice 的仿真核心均為 Spice，半導(dǎo)體巨頭惠普 HP、泰克等自研

31、的 CAD 系統(tǒng)中同樣是包含了對 Spice 程序的改編。階段二：ASIC 芯片、單元庫、邏輯綜合發(fā)展推動進入 CAE 階段（1980s）ASIC 芯片半定制設(shè)計方法激發(fā)設(shè)計需求：80 年代可編程邏輯器件迅速發(fā)展。ASIC 芯片可 分為全定制、半定制、可編程三類，半定制方法采用帶有基本單元的母片或標準單元庫中 的標準單元（門/微處理器/存儲器等）,系統(tǒng)設(shè)計師可以根據(jù)基本單元選擇布線，而不需要了 解物理版圖、加工工藝，就可以利用編程語言進行設(shè)計，EDA 市場由此逐步打開。單元庫進一步提升設(shè)計的抽象化程度，使設(shè)計師能專注于系統(tǒng)設(shè)計。單元庫提供預(yù)設(shè)的標 準單元。各類單元庫包含了預(yù)先設(shè)計好的各種特性邏

32、輯門，可以幫助設(shè)計人員以調(diào)用數(shù)據(jù) 模板的方式進行芯片設(shè)計，大大減少了工程師所耗費的時間和精力投入。同時，單元庫還 能夠幫助進行設(shè)計的移植。單元庫的出現(xiàn)，使得半導(dǎo)體的設(shè)計思路得以抽象化。工程師可 以從一個更高的層次進行設(shè)計，即直接采用高級語言的設(shè)計電路板，并把底層細節(jié)歸入到 庫或者 CAE 工具中。邏輯綜合推動芯片設(shè)計進入系統(tǒng)級。邏輯綜合用于形成門級網(wǎng)表。邏輯綜合工具誕生于1986 年，由 Aart de Geus 發(fā)明，通過翻譯、優(yōu)化、映射三步，將對電路的 RTL 級描述（Register Transfer Level）轉(zhuǎn)換為門級網(wǎng)表（Gate-Level Netlist），作為后端布線布局工

33、具的輸入文件。 邏輯綜合工具推動芯片設(shè)計效率大幅提升。通過邏輯綜合工具，芯片設(shè)計從手動設(shè)計電路 進入電腦語言寫電路的時代，芯片設(shè)計的抽象程度與設(shè)計效率進一步提升，推動 IC 設(shè)計從 晶體管級、門級逐步進入架構(gòu)級、系統(tǒng)級。階段三：EDA 軟件廠商成為主導(dǎo)，IP 模式逐步興起（1990s 至今）90 年代，軟件廠商成為主導(dǎo)公司。90 年代軟件廠商成為主導(dǎo)公司，奠定了如今的 EDA 領(lǐng) 域競爭格局，Mentor、Cadence、Synopsys 在這一階段內(nèi)迅速興起，成為 EDA 領(lǐng)域的領(lǐng) 軍企業(yè)，這一三足鼎立的競爭格局延續(xù)至今。IP 模式發(fā)展，推動 EDA 產(chǎn)業(yè)發(fā)展。IP 模式由 ARM 公司在

34、90 年代開創(chuàng)，即將各種設(shè)計庫 虛擬化，形成可重復(fù)利用的、具有特定功能的集成電路模塊，并將其授權(quán)給其他企業(yè)使用， 交付的產(chǎn)品以數(shù)字形式存在。經(jīng)過 90 年代的快速發(fā)展，市場規(guī)模由 1988 年的數(shù)千美元上 升至 2003 年的超過十億美元，隨后 IP 市場持續(xù)增長，據(jù) IP Nest，2018 年全球 IP 市場規(guī) 模達到 36.02 億美元。芯片設(shè)計方法迭代推動芯片產(chǎn)業(yè)商業(yè)模式升級。我們認為，隨著芯片設(shè)計方法的迭代升級， EDA 設(shè)計工具不斷更新迭代，設(shè)計能力的提升成為芯片制程進步、性能提升的重要支撐力 量。隨著設(shè)計工具的發(fā)展，軟硬件協(xié)同逐漸成為芯片開發(fā)趨勢，晶圓廠與上游 EDA 廠商的 關(guān)

35、系也變得更加緊密，生態(tài)協(xié)同發(fā)展的模式逐漸成為主流，從而推動商業(yè)模式升級。驅(qū)動力之三：微架構(gòu)&指令集共同升級CPU 架構(gòu)是指令集架構(gòu)和微架構(gòu)的結(jié)合。指令集架構(gòu)包括指令、執(zhí)行模型、處理器寄存器、 地址和數(shù)據(jù)格式等。微架構(gòu)包括處理器的組成部分以及這些組成部分如何互連和互操作以 實現(xiàn)指令集架構(gòu)。一個給定的指令集架構(gòu)可以用不同的微架構(gòu)來實現(xiàn)，由于給定設(shè)計的不 同目標或由于技術(shù)的變化，實現(xiàn)效果可能會有所不同。由此可見，對微架構(gòu)與指令集之間 關(guān)系的拆解，是我們理解 CPU 核心能力的關(guān)鍵。指令集是 CPU 中計算和控制計算機系統(tǒng)所有指令的集合，主要分為 CISC 和 RISC。計算 機指令集可以大致分為 CISC (Complex Instruction Set Computer，即復(fù)雜指令集)和 RISC (Reduced Instruction Set Computing，精簡指令集)兩類。在計算機微處理器和指令集發(fā)展 之初，CISC 占據(jù)市場，其能夠支持匯編語言，并擁有很高的代碼密度有助于縮小程序，節(jié) 省計算