可編程邏輯器件簡答

1、精選優(yōu)質(zhì)文檔-傾情為你奉上精選優(yōu)質(zhì)文檔-傾情為你奉上專心-專注-專業(yè)專心-專注-專業(yè)精選優(yōu)質(zhì)文檔-傾情為你奉上專心-專注-專業(yè)可編程邏輯器件簡答1.簡述CPLD/FPGA的幾種配置模式?每種配置模式的基本特點是什么?答:載入配置數(shù)據(jù)的方式有三種:JTAG方式;主動配置方式和被動配置方式。JTAG方式是由JTAG命令來配置CPLD/FPGA器件的方式。主動配置方式由器件引導配置操作過程，它控制著外部存儲器和初始化過程。（3） 被動配置方式由系統(tǒng)中的其他設備發(fā)起并控制配置過程。FPGA器件在配置過程中完全是被動的，它僅輸出一些狀態(tài)信號來配合配置過程。2.大規(guī)?？删幊踢壿嬈骷木幊坦に嚢膸追N類型

2、;并說明各自的特點？答:可編程邏輯器件按照編程工藝分為以下六種類型：熔絲型器件，根據(jù)設計的熔絲圖文件來燒斷對應的熔絲，達到編程的目的。反熔絲型器件，在編程處通過擊穿漏層使得兩點之間導通。（3） UEPROM型器件（紫外線擦除電可編程邏輯器件），此類器件用較高的編程電壓進行編程，當需要再次編程時，用紫外線進行擦除，可多次編程。（4） E2PROM型器件(電可擦寫編程器件)，這是對EPROM工藝的改進，不需要紫外線擦除，而是直接用電擦除。（5）SRAM型器件（查找表結構的器件），這種編程方式可進行任意次數(shù)的編程，在編程速度、編程要求上要優(yōu)于前四種器件，SRAM型器件的編程信息存放在RAM中，在斷電

3、后就丟失了，再次上電需要再次編程，需要專用器件來完成這類配置操作。（6）Flash型器件，可以實現(xiàn)多次編程，且能做到掉電后無需重新配置。另一種解法：目前常見的大規(guī)?？删幊踢壿嬈骷木幊坦に囉邢旅?種：（1）基于電可擦除存儲單元的E2PROM或FLASH技術。CPLD一般采用此技術進行編程。CPLD被編程后改變了電可擦除存儲單元中的信息，掉電后可保持。（2）基于SRAM查找表的編程單元，對該類器件，編程信息是保存在SRAM中的，SRAM在掉電后編程信息立即丟失，在下次上電后，需重新載入編程信息。因此，該類器件的編程一般稱為配置。大部分FPGA采用此種編程工藝。（3）基于反熔絲編程單元。反熔絲技術

4、編程時一次可編程的。相比之下，電可擦除編程工藝的優(yōu)點是編程后信息不會因掉電而丟失，但編程次數(shù)有限，編程速度不快。SRAM型的FPGA配置次數(shù)為無限，在加電時可隨時更改邏輯，但掉電后芯片中的信息隨即丟失，每次上電必須重新載入信息，下載信息的保密性不如前者。3.按照結構類型劃分，可編程邏輯器件有哪幾種類型，并簡述它們各自的特點？答:（1）乘積項結構器件。其基本結構與“與或陣列”的器件相同。（2）查找表結構器件。其基本結構類似于“門陣列”的器件，他又簡單的查找表組成可編程邏輯門，再構成陣列形式。4.什么是半定制設計方法，半定制設計法按實現(xiàn)方法不同可分為幾種類型？答:半定制是一種約束性設計方式。約束的

5、主要目的是簡化設計、縮短設計周期、降低設計成本和提高芯片成品率。半定制法按邏輯實現(xiàn)的方式不同分為門陣列法、標準單元法和可編程邏輯器件法三種。5.簡述什么是被動配置方式，被動配置方式包括哪幾種具體方式，各自特點是什么？答:被動配置方式由系統(tǒng)中的其他設備發(fā)起并控制配置過程。FPGA器件在配置過程中完全是被動的，它僅輸出一些狀態(tài)信號來配合配置過程。被動配置方式又細分為：被動串行、被動串行異步、被動并行同步、被動并行異步和快速被動并行。被動串行配置方式是將配置數(shù)據(jù)從存儲器中讀出，寫入到FPGA的配置數(shù)據(jù)接口DATA0上，數(shù)據(jù)由配置時鐘DCLK的上升沿打入FPGA，每一個配置時鐘周期輸入1彼特數(shù)據(jù)。被動

6、串行異步配置方式就是將配置數(shù)據(jù)從存儲器中讀出，寫入到FPGA的串行輸入數(shù)據(jù)接口上，整個配置過程由異步控制信號來控制。被動并行同步配置方式是將配置數(shù)據(jù)從存儲器中讀出，寫入到FPGA的秉性輸入數(shù)據(jù)接口上，即在第一個配置時鐘信號的上升沿江一個字節(jié)的數(shù)據(jù)鎖存，然后由隨后的8個配置時鐘的下降沿將該字節(jié)數(shù)據(jù)一位一位移入到FPGA中?？梢?，此種配置方式速度較低。被動并行異步配置方式是將配置數(shù)據(jù)從存儲器中讀出，寫入到FPGA的并行輸入數(shù)據(jù)接口上，整個配置過程由異步控制信號來控制快速被動并行是將配置數(shù)據(jù)從存儲器中讀出，寫入到FPGA并行數(shù)據(jù)輸入接口上，數(shù)據(jù)由配置時鐘DCLK大家上升沿打入FPGA，每一個配置時鐘

7、周期輸入1字節(jié)數(shù)據(jù)，故此方式的配置速度較快。6.簡述CPLD與FPGA的異同點？答:根據(jù)結構特點和工作原理，CPLD和FPGA的分類方法是：以乘積項結構方式構成邏輯行為的器件稱為CPLD，以查找表法結構方式構成邏輯行為的器件稱為FPGA。FPGA和CPLD都是可編程ASIC器件，同時，對用戶而言，CPLD和FPGA的設計流程是相似的。它們有很多共同特點，由于CPLD和FPGA硬件結構上的差異，使得它們具有各自的特點：（1）在結構工藝方面，CPLD多為乘積項結構，工藝多為EECMOS，也包含EEPROM、Flash和反熔絲等不同工藝；FPGA多為查找表加寄存器結構；實現(xiàn)工藝多為SROM，也包含F(xiàn)

8、lash、Anti-Fuse等工藝。（2）在觸發(fā)器數(shù)量上，CPLD觸發(fā)器數(shù)量少，這使得CPLD更適合于觸發(fā)器有限而乘積項豐富的結構，即CPLD更適合完成組合邏輯；FPGA觸發(fā)器數(shù)量眾多，這使得FPGA更適合于觸發(fā)器豐富的結構，即FPGA更適合于完成復雜時序邏輯。（3）在規(guī)模與邏輯復雜度方面，CPLD的規(guī)模小，邏輯復雜度低，因而用于實現(xiàn)簡單設計；而FPGA的規(guī)模大，邏輯復雜度高，故用于實現(xiàn)復雜設計。（4）在延時方面，CPLD的Pin to Pin延時是固定的；FPGA的Pin to Pin延時是不可預測的，因此對FPGA而言，時序約束和仿真非常重要。（5）在互連結構和連線資源方面，CPLD采用集

9、總式互連結構，相對布線資源有限，CPLD的連續(xù)式布線結構決定了它的時序延遲是均勻的和可預測的；FPGA采用分布式互連結構，具有豐富的布線資源，故FPGA布線靈活，但FPGA的分段式布線結構決定了其延遲的不可預測性，使時序更難規(guī)劃。（6）在編程靈活性上，F(xiàn)PGA比CPLD具有更大的靈活性。因為CPLD是通過修改具有固定內(nèi)連電路的邏輯功能來編程，F(xiàn)PGA主要是通過改變內(nèi)部連線的布線來編程；FPGA可在邏輯門下編程，而CPLD是在邏輯塊下編程。（7）在功耗方面，一般情況下，CPLD的功耗要比FPGA大，且集成度越高越明顯。（8）在編程方式上，CPLD主要是基于EEPROM或Flash存儲器編程，編程

10、次數(shù)可達1萬次，優(yōu)點是系統(tǒng)斷電時編程信息也不丟失。FPGA大部分是基于SRAM編程，編程信息在系統(tǒng)斷電時丟失，每次上電時，需從器件外部將編程數(shù)據(jù)重新寫入SRAM中，其優(yōu)點是可以編程任意次，從而實現(xiàn)板級和系統(tǒng)級的動態(tài)配置。（9）在使用方便程度上，CPLD比FPGA使用起來更方便。CPLD的編程采用EEPROM或Flash技術，無需外部存儲器芯片，使用簡單；而FPGA的編程信息一般需存放在外部存儲器上，使用方法復雜。（10）在保密性方面，CPLD保密性好，F(xiàn)PGA保密性較差。因為一般FPGA不容易實現(xiàn)加密。（11）在成本和價格方面，CPLD成本低，價格低，更適合實現(xiàn)低成本設計；FPGA成本高，價格

11、高，適合于高速、高密度的高端數(shù)字邏輯設計領域。7.以MAX 7000為例，簡述I/O控制的作用？答: I/O控制塊允許每個I/O引腳單獨地配置為輸入、輸出和雙向工作方式。MAX 7000結構提供雙I/O反饋，且宏單元和引腳的反饋是相互獨立的。當I/O引腳被配置成輸入時，相關的宏單元可用于隱含邏輯。8.以MAX 7000為例，簡述其內(nèi)部結構組成，說明宏單元內(nèi)部結構？答: MAX 7000器件包括邏輯陣列塊、宏單元、擴展乘積項（共享和并聯(lián)）、可編程連線陣列和I/O控制塊5部分。MAX 7000還含有4個專用輸入，它們即可用作通用輸入，也可作為每個宏單元和I/O引腳的高速、全局控制信號即時鐘（Clock）、清除（Clear）及兩個輸出使能信號。每個宏單元由邏輯陣列、乘積項選擇矩陣和可編程寄存器等3個功能塊組成其中邏輯陣列用來實現(xiàn)組合邏輯，它為每個宏單元