EDA(第1講a)第1章 概述

1、EDA技術與應用課程介紹電信學院電子工程系課程主要內容掌握EDA技術的基本概念了解CPLD/FPGA器件的結構與工作原理熟練掌握硬件描述語言VHDL設計數(shù)字系統(tǒng)的方法使用CPLD/FPGA器件取代傳統(tǒng)數(shù)字電路器件使用硬件描述語言設計取代傳統(tǒng)設計方法學習本課程所需的基本知識 數(shù)字電路與邏輯設計基礎 數(shù)字系統(tǒng)的邏輯描述方法 組合邏輯/時序邏輯 邏輯電路的電氣特性 信號的傳輸延時 信號建立，保持，恢復時間 負載特性/功耗 集成電路基礎 計算機基礎課程學時安排 總學時8周32學時（理論16，實驗16）課程教學要求&考核 1、請做好每次實驗的預習，寫出預習報告2、按要求提交實驗報告及綜合設計報告3、課程

2、考核 平時成績+綜合設計課題+上機操作教材與參考書 教 材： EDA技術與VHDL潘松 參考資料： EDA技術實用教程，潘松、黃繼業(yè)等，科學出版社現(xiàn)代數(shù)字系統(tǒng)設計侯伯亨等編，西安電子科技大學出版社 可編程邏輯器件與EDA技術李景華，杜玉遠，東北大學出版社 EDA技術與VHDL 第1章概 述 EDA技術出現(xiàn)的背景1. 市場需求： 數(shù)字電路容量大，體積小，重量輕，保密程序好 品種繁多，批量小，設計周期短，便于重復使用 產品競爭力激烈 硬件、軟件協(xié)調設計需要硬件描述語言支持2. 支持EDA的技術已成熟硬件描述語言(HDL)日趨完善計算機及CAD軟件發(fā)展迅速什么是EDA?Electronic Desi

3、gn Automation 電子設計自動化 以大規(guī)?？删幊踢壿嬈骷樵O計載體，以硬件描述語言為系統(tǒng)邏輯的主要表達方式，以計算機、大規(guī)模可編程邏輯器件的開發(fā)軟件及試驗開發(fā)系統(tǒng)為設計工具，通過有關的開發(fā)軟件自動完成用軟件的方式設計的電子系統(tǒng)到硬件系統(tǒng)的邏輯編譯、化簡、分割、綜合及優(yōu)化、布局布線、仿真、直至對于特定目標芯片的適配編譯、邏輯映射、編程下載等工作，最終形成集成電子系統(tǒng)或專用集成芯片的一門新技術。EDA工程/EDA技術以計算機為工作平臺，以EDA軟件工具為開發(fā)環(huán)境，以硬件描述語言為設計語言，以可編程器件為實驗載體，以ASIC、SOC芯片為目標器件，以電子系統(tǒng)設計為應用方向的電子產品自動化的

4、設計工程/技術。EDA廣義的范圍半導體工藝設計自動化可編程器件設計自動化電子系統(tǒng)設計自動化 （狹義范圍）印刷電路板設計自動化仿真與測試故障診斷自動化基于FPGA/CPLD的EDA實驗系統(tǒng)基于FPGA/CPLD的電子系統(tǒng)實現(xiàn)方法 3.現(xiàn)場燒寫PLD芯片1.將PLD焊在PCB板上 2.接好編程電纜 ALTERA 的 ByteBlaster（MV）下載接口FPGACPLD最小用戶系統(tǒng)介紹該系統(tǒng)由實驗機結合可編程技術開發(fā)而成，適用于Altera、Lattice、 Xilinx等多種芯片教學實驗?？墒褂肰HDL、Verilog、AHDL、原理圖、狀態(tài)圖多種方式設計，通過實驗加深對前后級仿真結果的印象。（

5、1）只需要一根標準的并口線，即可對Lattice、Xilinx、Altera、等公司的不同芯核電壓的FPGA/CPLD器件的在系統(tǒng)或現(xiàn)場配置可編程性，并且為了適應將來市場發(fā)展要求可以進行軟件升級以適應更多型號的CPLD/FPGA。系統(tǒng)可配置多個公司不同邏輯資源、封裝的適配板，且系統(tǒng)主板功能及通用下載電路ASIC的硬件具備可升級性。（2）系統(tǒng)含標準5V、3.3V、2.5V、1.8V混合工作電壓功率輸出電路模塊，以便可對適配板上不同芯核電壓的FPGA/CPLD器件進行實驗和開發(fā)。（3）系統(tǒng)含標準低壓（3.3V、2.5V、1.8V）下載口可用于對外部不同芯核電壓的FPGA和CPLD器件進行編程下載。

6、（4）含 LED、數(shù)碼管等。（5）可進行任何譯碼顯示方式（直通非譯碼、BCD譯碼、16進制譯碼，掃描）的智能譯碼電路模塊設計實例：采用交通燈系統(tǒng)測量頻率電路圖 定時電路原理圖利用EDA技術進行電子系統(tǒng)的設計，具有以下幾個 ：(1) 用軟件的方式設計硬件；(2) 用軟件方式設計的系統(tǒng)到硬件系統(tǒng)的轉換是由有關的開發(fā)軟件自動完成的；(3) 設計過程中可用有關軟件進行各種仿真；(4) 系統(tǒng)現(xiàn)場可編程，在線升級；(5) 整個系統(tǒng)可集成在一個芯片上，體積小、功耗低、可靠性高。因此，EDA技術是現(xiàn)代電子設計的發(fā)展趨勢。 特點1.1 電子設計自動化技術及其發(fā)展 現(xiàn)代電子設計技術的核心已日趨轉向基于計算機的電子

7、設計自動化技術，即EDA(Electronic Design Automation)技術。 EDA技術的發(fā)展分為三個階段 20世紀70年代 20世紀80年代 20世紀90年代 EDA技術的發(fā)展階段計算機輔助設計CAD(Computer Assist Design)計算機輔助工程設計CAE(Computer Assist Engineering Design)電子設計自動化EDA(Electronic Design Automation)數(shù)字電路的發(fā)展與EDA技術在FPGA上實現(xiàn)DSP（數(shù)字信號處理）應用 EDA技術在進入21世紀后，得到了更大的發(fā)展 嵌入式處理器軟核的成熟 自主知識產權 仿真和

8、設計 電子技術領域全方位融入EDA技術 電子領域各學科的界限更加模糊、互為包容 更大規(guī)模的FPGA和CPLD器件的不斷推出 用于ASIC設計的標準單元推出 軟硬IP核在電子行業(yè)的產業(yè)領域廣泛應用 SoC高效低成本設計技術的成熟 1.2 電子設計自動化應用對象 圖1-1 EDA技術實現(xiàn)目標 KONXIN1.2 電子設計自動化應用對象 門陣列ASIC 1. 超大規(guī)模可編程邏輯器件 2. 半定制或全定制ASIC 標準單元ASIC 全定制芯片 3. 混合ASIC 1.3 硬件描述語言 1.3.1 硬件描述語言VHDL VHDL的英文全名是VHSIC(Very High Speed Integrated

9、 Circuit)Hardware Description Language，于1983年由美國國防部(DOD)發(fā)起創(chuàng)建，由IEEE(The institute of E1ectrical and E1ectronics Engineers)進一步發(fā)展，并在1987年作為“IEEE標準1076”發(fā)布。 現(xiàn)在公布的最新VHDL標準版本是IEEE 1076-2002 1.3 硬件描述語言 1.3.2 硬件描述語言的綜合 圖1-2 編譯器和綜合功能比較 KONXIN1.3 硬件描述語言 1.3.2 硬件描述語言的綜合 圖1-3 VHDL綜合器運行流程 KONXIN1.3 硬件描述語言 1.3.3 自

10、頂向下設計方法 在EDA技術應用中，自頂向下的設計方法，就是在整個設計流程中各設計環(huán)節(jié)逐步求精的過程。 應用VHDL進行自頂向下的設計，就是使用VHDL模型在所有綜合級別上對硬件設計進行說明、建模和仿真測試。 1.3 硬件描述語言 1.3.4 EDA技術設計流程 圖1-4 自頂向下的設計流程 KONXIN1.4 EDA技術的優(yōu)勢 1可以大大降低設計成本，縮短設計周期。 2庫都是EDA公司與半導體生產廠商合作、共同開發(fā)。 3極大地簡化設計文檔的管理。 4極大地提高了大規(guī)模系統(tǒng)電子設計的自動化程度。 5設計者擁有完全的自主權，再無受制于人之虞 6良好的可移植與可測試性，為系統(tǒng)開發(fā)提供可靠的保證。

11、7能將所有設計環(huán)節(jié)納入統(tǒng)一的自頂向下的設計方案中。 8在系統(tǒng)板設計結束后仍可利用計算機對硬件系統(tǒng)進行完整的測試。 1.5 面向FPGA的EDA開發(fā)流程 1.5.1 設計輸入 圖1-5 FPGA的EDA開發(fā)流程 KONXIN1.5 面向FPGA的EDA開發(fā)流程 1.5.1 設計輸入 1. 圖形輸入 原理圖輸入狀態(tài)圖輸入波形圖輸入 2. 硬件描述語言文本輸入 1.5 面向FPGA的EDA開發(fā)流程 1.5.2 HDL綜合 1.5.3 布線布局（適配） 1.5.4 仿真 時序仿真 功能仿真 1.5.5 下載和硬件測試 1.6 專用集成電路設計流程 圖1-6 ASIC分類 1.6 專用集成電路設計流程

12、1.6.1 專用集成電路ASIC設計方法 圖1-7 ASIC實現(xiàn)方法 1.6 專用集成電路設計流程 1.6.2 一般設計的流程 圖1-8 ASIC設計流程 KONXIN1.7 面向FPGA的EDA開發(fā)工具 1.7.1 設計輸入編輯器 1.7.2 HDL綜合器 FPGA/CPLD設計的HDL綜合器有如下三種：l Synopsys公司的FPGA Compiler II、DC-FPGA綜合器。l Synplicity公司的Synplify Pro綜合器。l Mentor子公司Exemplar Logic的LeonardoSpectrum綜合器和Precision RTL Synthesis綜合器。1

13、.7 面向FPGA的EDA開發(fā)工具 1.7.3 仿真器 1系統(tǒng)級仿真。2行為級仿真。3RTL級仿真。4門級時序仿真。 1.7.4 適配器(布局布線器) 1.7.5 下載器(編程器) 1.8 QuartusII概述 Quartus II是Altera提供的FPGA/CPLD開發(fā)集成環(huán)境 圖1-9 Quartus II設計流程 KONXIN1.9 IP(Intellectual Property)核 軟IP-用VHDL等硬件描述語言描述的功能塊，但是并不涉及用什么具體電路元件實現(xiàn)這些功能。 固IP-完成了綜合的功能塊。 硬IP-供設計的最終階段產品：掩膜。 1.10 EDA技術的發(fā)展趨勢 超大規(guī)模集成電路的集成度和工藝水平不斷提高。 市場對系統(tǒng)的集成度不斷提出更高的要求。 高性能的EDA工具，其自動化和智能化程度不斷提高，為嵌入式系統(tǒng)設計提供了功能強大的開發(fā)環(huán)境。 計算機硬件平臺性能大幅度提高，為復雜的SoC設計提供了物理基礎。習 題 1-1 EDA技術與ASIC設計