02：DSP原理及應(yīng)用-第2章DSP芯片的硬件結(jié)構(gòu)第2次課講稿課件

1、第2章 TMS320C54x的硬件結(jié)構(gòu)2.1 C54x的基本結(jié)構(gòu) 2.2 C54x的主要特性和外部引腳 2.3 C54x的內(nèi)部總線結(jié)構(gòu) 第1頁，共37頁。 2.1 C54x的基本結(jié)構(gòu) TMS320C54x（簡稱C54x）TI公司設(shè)計(jì)的16位定點(diǎn)數(shù)字信號處理器采用改進(jìn)的哈佛結(jié)構(gòu)，具有高度的操作靈活性和運(yùn)行速度 適應(yīng)于遠(yuǎn)程通信等實(shí)時(shí)嵌入式應(yīng)用的需要，現(xiàn)已廣泛地應(yīng)用于無線電通信系統(tǒng)中。 第2頁，共37頁。 2.1 C54x的基本結(jié)構(gòu) 1. C54x的主要優(yōu)點(diǎn) 圍繞1組程序總線、3組數(shù)據(jù)總線和4組地址總線而建立的改進(jìn)哈佛結(jié)構(gòu)，提高了系統(tǒng)的多功能性和操作的靈活性。 具有高度并行性和專用硬件邏輯的CPU設(shè)

2、計(jì)，提高了芯片的性能。 具有完善的尋址方式和高度專業(yè)化指令系統(tǒng),更適應(yīng)于快速算法的實(shí)現(xiàn)和高級語言編程的優(yōu)化。 模塊化結(jié)構(gòu)設(shè)計(jì)，使派生器件得到了更快的發(fā)展。 采用先進(jìn)的IC制造工藝，降低了芯片的功耗,提高了芯片的性能。 采用先進(jìn)的靜態(tài)設(shè)計(jì)技術(shù)，進(jìn)一步降低了功耗，使芯片具有更強(qiáng)的應(yīng)用能力。 第3頁，共37頁。 2. C54x的內(nèi)部結(jié)構(gòu) TMS320C54x的組成 中央處理器CPU I/O功能擴(kuò)展接口 內(nèi)部總線控制 特殊功能寄存器 數(shù)據(jù)存儲器RAM 程序存儲器ROM 串行口主機(jī)通信接口HPI 定時(shí)系統(tǒng) 中斷系統(tǒng)第4頁，共37頁。 2. C54x的內(nèi)部結(jié)構(gòu) TMS320C54x的硬件結(jié)構(gòu)圖 PAGEN

3、 DAGEN系統(tǒng)控制程序地址生成器數(shù)據(jù)地址生成器 CPU乘法累加器算術(shù)/邏輯運(yùn)算單元桶 形移位器比較器外部存儲器接口外部設(shè)備接口程序存儲器數(shù)據(jù)存儲器串行口并行口定時(shí)器計(jì)數(shù)器中斷系統(tǒng)控制接口PABPBCABCBDABDBEABEB特殊功能寄存器第5頁，共37頁。 2.2 C54x的主要特性和外部引腳 2.2.1 C54x的主要特性 1、CPU2、存儲器3、指令系統(tǒng)其特性還將在后面章節(jié)專門介紹 第6頁，共37頁。 2.2.1 C54x的主要特性 4在片外圍電路 具有軟件可編程等待狀態(tài)發(fā)生器 設(shè)有可編程分區(qū)轉(zhuǎn)換邏輯電路 帶有內(nèi)部振蕩器或外部時(shí)鐘源的片內(nèi)鎖相環(huán)（PLL）發(fā)生器 支持全雙工操作的串行口，

4、可進(jìn)行8位或16位串行通信第7頁，共37頁。 2.2.1 C54x的主要特性 4在片外圍電路 帶4位預(yù)定標(biāo)器(前置分頻器）的16位可編程定時(shí)器 設(shè)有與主機(jī)通信的并行接口（HPI） 具有外部總線判斷控制，以斷開外部的數(shù)據(jù)總線、地址總線和控制信號 數(shù)據(jù)總線具有總線保持器特性 第8頁，共37頁。 2.2.1 C54x的主要特性 5電源 具有多種節(jié)電模式。 可用IDLE1、IDLE2和IDLE3指令來控制芯片功耗，使CPU工作在省電方式。 可在軟件控制下，禁止CLKOUT輸出信號。 6片內(nèi)仿真接口 具有符合IEEE1149.1標(biāo)準(zhǔn)的片內(nèi)仿真接口。 第9頁，共37頁。 2.2.1 C54x的主要特性 7

5、速度 5.0V電壓的器件，其速度可達(dá)到40MIPS，指令周期時(shí)間為25ns。 3.3V電壓的器件，其速度可達(dá)到80MIPS，指令周期時(shí)間為12.5ns。 2.5V電壓的器件，其速度可達(dá)到100MIPS，指令周期時(shí)間為10ns。 1.8V電壓的器件，其速度可達(dá)到200MIPS，每個(gè)核的指令周期時(shí)間為10ns。 第10頁，共37頁。 2.2.2 C54x的引腳功能 C5402共有144個(gè)引腳，引腳分布如圖。 144143142141140139138137136135134133132131130129128127126125124123122121120119118117116115114113

6、1121111101091 2 3 4 5 6 7 8 9 101112131415161718192021222324252627282930313233343536108107106105 104 103 102 101 100 99 98 97 969594939291908988878685848382818079787776757473TMS320VC5402373839404142434445464748495051525354555657585960616263646566676869707172第11頁，共37頁。 2.2.2 C54x的引腳功能 TMS320C5402引腳：電

7、源引腳時(shí)鐘引腳 控制引腳地址和數(shù)據(jù)引腳串行口引腳 主機(jī)接口引腳通用I/O引腳 測試引腳第12頁，共37頁。 2.2.2 C54x的引腳功能 1. 電源引腳 C5402采用雙電源供電，其引腳有： CVDD（16、52、68、91、125、142）， 電壓為+1.8V，為CPU內(nèi)核提供的專用電源； DVDD（4、33、56、75、112、130）， 電壓為+3.3V，為各I/O引腳提供的電源； VSS（3、14、34、40、50、57、70、76、93、 106、111、128），接地。 第13頁，共37頁。電源電路第14頁，共37頁。 2時(shí)鐘引腳 C5402的時(shí)鐘發(fā)生器由內(nèi)部振蕩器和鎖相環(huán)PLL

8、構(gòu)成，其引腳功能如表2.2.1所示。 CLKOUT：主時(shí)鐘輸出引腳,周期為CPU的機(jī)器周期。 CLKMD1、CLKMD2和CLKMD3： 設(shè)定時(shí)鐘工作模式引腳，用來硬件配置時(shí)鐘模式。 X2/CLKIN：時(shí)鐘振蕩器引腳。 若使用內(nèi)部時(shí)鐘，用來外接晶體電路； 若使用外部時(shí)鐘，該引腳接外部時(shí)鐘輸入。 X1：時(shí)鐘振蕩器引腳。 若使用內(nèi)部時(shí)鐘，用來外接晶體電路； 若使用外部時(shí)鐘，該引腳懸空。 TOUT：定時(shí)器輸出引腳。第15頁，共37頁。時(shí)鐘電路設(shè)計(jì)內(nèi)部振蕩電路第16頁，共37頁。時(shí)鐘電路設(shè)計(jì)晶體振蕩電路3.3V第17頁，共37頁。 3控制引腳 控制引腳用來產(chǎn)生和接收外部器件的各種控制信號，引腳功能見表

9、2.2.2。 RS ：復(fù)位信號； MSTRB ：外部存儲器選通信號； PS ：外部程序存儲器片選信號； DS：外部數(shù)據(jù)存儲器片選信號； I S：I/O設(shè)備選擇信號； IOSTRB：I/O設(shè)備選通信號； R/W：讀/寫信號； READY：數(shù)據(jù)準(zhǔn)備好信號。 HOLD：請求控制存儲器接口信號；第18頁，共37頁。3控制引腳 HOLDA：響應(yīng)控制存儲器請求信號； MSC：微狀態(tài)完成信號； IAQ：中斷請求信號； IACK：中斷響應(yīng)信號； MP/MC：DSP工作方式選擇信號； INT0、INT1、INT2、INT3：外部中斷請求信號。 NMI：非屏蔽中斷。 第19頁，共37頁。專用復(fù)位芯片和單片機(jī)兩種復(fù)

10、位方式第20頁，共37頁。4地址和數(shù)據(jù)引腳 C5402芯片共有20個(gè)地址引腳和16條數(shù)據(jù)引腳 。 地址引腳用來尋址外部程序空間、外部數(shù)據(jù)空間和片外I/O空間。 A19A0：可尋址1M的外部程序空間 64K外部數(shù)據(jù)空間 64K片外I/O空間第21頁，共37頁。4地址和數(shù)據(jù)引腳 數(shù)據(jù)引腳：用于在處理器、外部數(shù)據(jù)存儲器、程序存儲器和I/O器件之間進(jìn)行16位數(shù)據(jù)并行傳輸。 D15D0：組成16位外部數(shù)據(jù)總線。 在下列情況下，D15D0將呈現(xiàn)高阻狀態(tài)。 當(dāng)沒有輸出時(shí) 當(dāng)RS有效時(shí) 當(dāng)HOLD有效時(shí) 當(dāng)EMU1/OFF為低電平時(shí)第22頁，共37頁。外擴(kuò)數(shù)據(jù)存儲器電路設(shè)計(jì)第23頁，共37頁。外擴(kuò)程序存儲器電

11、路第24頁，共37頁。液晶顯示電路設(shè)計(jì)第25頁，共37頁。5. 串行口引腳 C5402器件有兩個(gè)McBSP串行口，共有12個(gè)外部引腳。 BCLKR0：緩沖串行口0同步接收時(shí)鐘信號； BCLKR1：緩沖串行口1同步接收時(shí)鐘信號； BCLKX0：緩沖串行口0同步發(fā)送時(shí)鐘信號； BCLKX1：緩沖串行口1同步發(fā)送時(shí)鐘信號； BDR0：緩沖串行口0的串行數(shù)據(jù)接收輸入； BDR1：緩沖串行口1的串行數(shù)據(jù)接收輸入； 第26頁，共37頁。5. 串行口引腳 BDX0：緩沖串行口0的串行數(shù)據(jù)發(fā)送輸出； BDX1：緩沖串行口1的串行數(shù)據(jù)發(fā)送輸出； BFSR0：緩沖串行口0同步接收信號； BFSR1：緩沖串行口1同

12、步接收信號； BFSX0：緩沖串行口0同步發(fā)送信號； BFSX1：緩沖串行口1同步發(fā)送信號。第27頁，共37頁。6. 主機(jī)接口HPI引腳 C5402的HPI接口是一個(gè)8位并行口，用來與主設(shè)備或主處理器接口，實(shí)現(xiàn)DSP與主設(shè)備或主處理器間的通信。 HDS1： HDS2： HD7HD0：8位雙向并行數(shù)據(jù)線； HCS：片選信號，作為HPI的使能端； HAS：地址選通信號；數(shù)據(jù)選通信號，由主機(jī)控制HPI數(shù)據(jù)傳輸；第28頁，共37頁。主機(jī)控制信號。用于主機(jī)選擇所要尋址的寄存器； HR/W ：主機(jī)對HPI口的讀/寫信號； HRDY ：HPI數(shù)據(jù)準(zhǔn)備好信號； HINT/TOUT1：HPI向主機(jī)請求的中斷信號

13、； HPIENA：HPI模塊選擇信號。 6. 主機(jī)接口HPI引腳 HBIL：字節(jié)識別信號，用來判斷主機(jī)送來的數(shù)據(jù)是 第1字節(jié)還是第2字節(jié)。 HCNTL0 HCNTL1第29頁，共37頁。7. 通用I/O引腳 C5402芯片都有2個(gè)通用的I/O引腳，分別為： XF：外部標(biāo)志輸出信號，用來給外部設(shè)備發(fā)送 信號。通過編程設(shè)置，控制外設(shè)工作。 BIO：控制分支轉(zhuǎn)移輸入信號，用來監(jiān)測外設(shè)的 工作狀態(tài)。 第30頁，共37頁。測試程序：.text_c_int00: SSBX XF CALL DELAY RSBX XF CALL DELAY B _c_int00DELAY: STM #999,BRC RPTB

14、 done-1 RPT #9999 NOPdone: RET .end第31頁，共37頁。8. 測試引腳 C5402芯片具有符合IEEE1149.1標(biāo)準(zhǔn)的在片仿真接口。 TCK：測試時(shí)鐘輸入引腳； TDI：測試數(shù)據(jù)輸入引腳； TDO：測試數(shù)據(jù)輸出引腳； TMS：測試方式選擇引腳； TRST：測試復(fù)位引腳； EMU0：仿真器中斷0引腳； EMU1/OFF：仿真器中斷1引腳/關(guān)斷所有 輸出引腳。 第32頁，共37頁。在片仿真接口電路第33頁，共37頁。 2.3 C54x的內(nèi)部總線結(jié)構(gòu) TMS320C54x的結(jié)構(gòu)是以8組16位總線為核心，形成了支持高速指令執(zhí)行的硬件基礎(chǔ)。 總線結(jié)構(gòu) 1組程序總線PB3組數(shù)據(jù)總線CB、DB、EB4組地址總線PAB、CAB、DAB、EAB 第34頁，共37頁。1程序總線PB 主要用來傳送取自程序存儲器的指令代碼和立即操作數(shù)。第35頁，共37頁。2數(shù)據(jù)總線CB 、DB和EB 3條數(shù)