數(shù)字電路課件：第十一章 數(shù)模和模數(shù)轉(zhuǎn)換（電子）

1、學(xué)習(xí)要點(diǎn)： 數(shù)模和模數(shù)轉(zhuǎn)換的基本原理 常見(jiàn)的典型電路第11章 數(shù)模和模數(shù)轉(zhuǎn)換第11章 數(shù)模和模數(shù)轉(zhuǎn)換11.1 概述11.2 D/A轉(zhuǎn)換器11.3 A/D轉(zhuǎn)換器退出 11.1 概 述 轉(zhuǎn)換精度和轉(zhuǎn)換速度是衡量A/D轉(zhuǎn)換器和D/A轉(zhuǎn)換器性能優(yōu)劣的主要標(biāo)志。 數(shù)/模與模/數(shù)變換器是溝通模擬電路和數(shù)字電路的橋梁，計(jì)算機(jī)與外部設(shè)備的重要接口,也是數(shù)字測(cè)量和數(shù)字控制系統(tǒng)的重要部件。 能將模擬量轉(zhuǎn)換為數(shù)字量的電路稱為模數(shù)轉(zhuǎn)換器，簡(jiǎn)稱A/D轉(zhuǎn)換器或ADC；能將數(shù)字量轉(zhuǎn)換為模擬量的電路稱為數(shù)模轉(zhuǎn)換器，簡(jiǎn)稱D/A轉(zhuǎn)換器或DAC。分類5.2 D/A轉(zhuǎn)換器11.2.1 權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器11.2.2 倒T形電阻網(wǎng)

2、絡(luò)D/A轉(zhuǎn)換器11.2.3 權(quán)電流型D/A轉(zhuǎn)換器及其應(yīng)用11.2.6 具有雙極性輸出的D/A轉(zhuǎn)換器 11.2 D/A轉(zhuǎn)換器11.2.7 D/A轉(zhuǎn)換器的轉(zhuǎn)換精度和轉(zhuǎn)換速度 D/A 轉(zhuǎn)換器的基本原理和轉(zhuǎn)換特性 D/A轉(zhuǎn)換器的作用是將數(shù)字量轉(zhuǎn)換為相應(yīng)的模擬量。例如：對(duì)于0 5V的直流電壓，計(jì)算機(jī)用8位數(shù)字量來(lái)描述時(shí)：最小值（00000000）B = 0對(duì)應(yīng)0V， 最大值（11111111）B = 255 對(duì)應(yīng) 5V， 中間值（01111111）B = 127 對(duì)應(yīng)2. 5V 等等。 D/A的任務(wù)是接收到一個(gè)數(shù)字量后，給出一個(gè)相應(yīng)的電壓。比如收到（00111111）B ，應(yīng)給出幅度為1.25V 的電壓

3、。將輸入的每一位二進(jìn)制代碼按其權(quán)的大小轉(zhuǎn)換成相應(yīng)的模擬量，然后將代表各位的模擬量相加，所得的總模擬量就與數(shù)字量成正比，這樣便實(shí)現(xiàn)了從數(shù)字量到模擬量的轉(zhuǎn)換?；驹磙D(zhuǎn)換特性二進(jìn)制數(shù)dn-1dn-2d1d0，量之間的轉(zhuǎn)換關(guān)系。D/A轉(zhuǎn)換器的轉(zhuǎn)換特性，是指其輸出模擬量和輸入數(shù)字圖示是輸入為3位二進(jìn)制數(shù)時(shí)的D/A轉(zhuǎn)換器的轉(zhuǎn)換特性。理想的D/A轉(zhuǎn)換器的轉(zhuǎn)換特性，應(yīng)是輸出模擬量與輸入數(shù)字量成正比。即：輸出模擬電壓 uo=KuD或輸出模擬電流io=KiD。其中Ku或Ki為電壓或電流轉(zhuǎn)換比例系數(shù)，D為輸入二進(jìn)制數(shù)所代表的十進(jìn)制數(shù)。如果輸入為n位則輸出模擬電壓為：11.2 D/A轉(zhuǎn)換器求和放大器基準(zhǔn)電源權(quán)電阻求

4、和網(wǎng)絡(luò)電子模擬開(kāi)關(guān)11.2.1 權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器 當(dāng) D = 1 時(shí)，T2 管飽和導(dǎo)通，T1 管截止，則 S 與 a 點(diǎn)通 ； 當(dāng) D = 0 時(shí)，T1 管飽和導(dǎo)通，T2 管截止，則 S 被接地 。 前者相當(dāng)于開(kāi)關(guān)S 接到 “ 1 ” 端 ，后者則 相當(dāng)于開(kāi)關(guān)S 接到“ 0 ”端 。電子模擬開(kāi)關(guān)的簡(jiǎn)化原理電路T1T2SDa求和放大器基準(zhǔn)電源權(quán)電阻求和網(wǎng)絡(luò)電子模擬開(kāi)關(guān)10101010VREF為正電壓時(shí)輸出電壓vO始終為負(fù)值；要使vO為正， VREF必須取為負(fù)值設(shè)RF=R/2輸出的模擬電壓正比于輸入的數(shù)字量，實(shí)現(xiàn)了從數(shù)字量到模擬量的轉(zhuǎn)換 對(duì)n位的權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器，當(dāng)反饋電阻取R/2時(shí)，

5、輸出電壓為：雙級(jí)權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器 優(yōu)點(diǎn)是結(jié)構(gòu)比較簡(jiǎn)單； 缺點(diǎn)是各個(gè)電阻的阻值相差較大，難于保證精度，且大電阻不宜于集成在IC內(nèi)部。11.2.2 倒T形電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器希望用較少類型的電阻，仍然能得到一系列權(quán)電流RRRR10101010集成D/A轉(zhuǎn)換器CB7520(A/D7520)的電路原理圖 輸入為10位二進(jìn)制數(shù)，采用CMOS電路構(gòu)成的模擬開(kāi)關(guān)。 使用時(shí)需要外接運(yùn)算放大器。其反饋電阻可以外接也可以用內(nèi)設(shè)的。 這是一個(gè)4位D/A轉(zhuǎn)換器，圖上的開(kāi)關(guān)Si是受數(shù)字位di控制的，當(dāng)di = 0時(shí)開(kāi)關(guān)接地，否則，開(kāi)關(guān)接運(yùn)放的反向輸入端。每個(gè)恒流源電流的數(shù)值與輸入的二進(jìn)制數(shù)對(duì)應(yīng)位的“權(quán)”成正比。1

6、1.2.3 權(quán)電流型D/A轉(zhuǎn)換器每個(gè)支路均為恒流源，其電流大小不再受開(kāi)關(guān)內(nèi)阻和壓降的影響。 為了電流恒定，應(yīng)當(dāng)確保REi兩端的電壓恒定.顯然:恒流源常采用圖示結(jié)構(gòu)8位數(shù)字量輸入端求和電流輸出端基準(zhǔn)電流發(fā)生電路中運(yùn)算放大器的反相輸入端和同相輸入端外接補(bǔ)償電容正電源輸入端負(fù)電源輸入端可計(jì)算出在給定參數(shù)下輸入的數(shù)字量在全0到全1之間變化時(shí)，輸出模擬電壓的變化范圍 例：輸入為三位二進(jìn)制補(bǔ)碼。最高位為符號(hào)位，正數(shù)為0，負(fù)數(shù)為1補(bǔ)碼輸入 對(duì)應(yīng)的十進(jìn)制數(shù) 要求的輸出電壓D2 D1 D0011+3+3V010+2+2V001+1+1V00000V111-1-1V110-2-2V101-3-3V100-4-4V

7、11.2.6 具有雙極性輸出的DAC 當(dāng)輸入數(shù)字量是以補(bǔ)碼形式輸入的正、負(fù)數(shù)時(shí)，希望輸出的模擬電壓也相應(yīng)具有極性。一、原理絕對(duì)值輸入對(duì)應(yīng)的輸出偏移后的輸出D2 D1 D0111+7V+3V110+6V+2V101+5V+1V100+4V0V011+3V-1V010+2V-2V001+1V-3V0000V-4V補(bǔ)碼輸入對(duì)應(yīng)的十進(jìn)制要求的輸出D2 D1 D0011+3+3V010+2+2V001+1+1V00000V111-1-1V110-2-2V101-3-3V100-4-4VD/A*將符號(hào)位反相后接至高位輸入*將輸出偏移使輸入為100時(shí)，輸出為0二、電路實(shí)現(xiàn)*將符號(hào)位反相后接至高位輸入*將輸出

8、偏移使輸入為100時(shí)，輸出為0 分辨率用來(lái)表示DAC能夠分辨輸出最小電壓的能力。分辨率也可用DAC輸出的最小電壓與輸出最大電壓之比表示。輸出最小電壓是指輸入數(shù)字量只有最低有效位為1時(shí)的輸出電壓。輸出最大電壓是指輸入數(shù)字量各位全為1時(shí)的輸出電壓。 DAC的位數(shù)越高，它的分辨率就越小。分辨率小說(shuō)明在相同條件下，輸出最小電壓小。l、分辨率n為被轉(zhuǎn)換的二進(jìn)制數(shù)的位數(shù) 分辨率可用DAC的位數(shù)表示。n位DAC的輸出電壓能夠給出2n個(gè)不同的數(shù)量等級(jí)。當(dāng)然DAC的位數(shù)高，它的輸出電壓等級(jí)就多，每個(gè)電壓等級(jí)對(duì)應(yīng)的電壓值就越小。這從理論上講可以表示DAC的精度。（一）轉(zhuǎn)換精度11.2.7 DAC的轉(zhuǎn)換精度與速度2

9、、轉(zhuǎn)換誤差 由于DAC的各環(huán)節(jié)不可避免地存在參數(shù)和性能方面的誤差，使得DAC也不可避免地存在誤差。轉(zhuǎn)換誤差常用輸出電壓滿刻度FSR（FULL SCALE RANGE）的百分?jǐn)?shù)表示。 例如AD7520的線性誤差等于0.05%FSR，就是說(shuō)轉(zhuǎn)換誤差等于滿刻度的萬(wàn)分之五。 如果給出的轉(zhuǎn)換誤差等于1/2LSB，就是說(shuō)輸出電壓的絕對(duì)誤差小于或等于輸入只有最低有效位為1時(shí)的輸出模擬電壓的一半。 有的也用最低有效位的倍數(shù)來(lái)表示。 (1) 比例系數(shù)誤差：VREF波動(dòng)引起的誤差。 DAC產(chǎn)生誤差的主要原因有參考電壓VREF的波動(dòng)，運(yùn)算放大器的零點(diǎn)漂移，電阻網(wǎng)絡(luò)中電阻的阻值偏差，模擬開(kāi)關(guān)的導(dǎo)通電阻和導(dǎo)通電壓的變化

10、等。 (2) 漂移誤差：由運(yùn)算放大器的零點(diǎn)漂移引起的。 (3) 非線性誤差： (a) 由于模擬開(kāi)關(guān)的導(dǎo)通電阻和導(dǎo)通電壓不等于0，而且每個(gè)模擬開(kāi)關(guān)的導(dǎo)通電阻和電壓也不等，模擬開(kāi)關(guān)接VREF和接地時(shí)的壓降也不一定相等。這些原因使得誤差電壓不僅不是常數(shù)，而且又不與輸入數(shù)字量成正比。這種性質(zhì)的誤差叫做非線性誤差。 (b) 電阻網(wǎng)絡(luò)中的電阻值存在偏差。每個(gè)支路的阻值偏差也不同。不同支路上的電阻阻值偏差對(duì)輸出電壓的影響也不同。這也使得誤差電壓與輸入數(shù)字量之間不存在線性關(guān)系。 一些產(chǎn)品通常規(guī)定為輸入由全0變?yōu)槿?(或由全1變?yōu)槿?)起，到輸出穩(wěn)定電壓的一段時(shí)間。建立時(shí)間短，說(shuō)明該DAC的轉(zhuǎn)換速度快。 通常，

11、不包含參考電壓電源和運(yùn)算放大器的DAC，建立時(shí)間最短可在0.l微秒以內(nèi)。而包含參考電壓電源和運(yùn)算放大器的DAC，建立時(shí)間最短的可達(dá)1.5微秒。 建立時(shí)間tset DAC的指標(biāo)不止這些。在使用DAC時(shí)還必須查手冊(cè)，了解其他參數(shù)。 （ 二）轉(zhuǎn)換速度 從輸入數(shù)字量發(fā)生突變開(kāi)始，直到輸出電壓進(jìn)入與穩(wěn)態(tài)值相差1/2LSB范圍以內(nèi)的這段時(shí)間。本節(jié)小結(jié)：D/A轉(zhuǎn)換器的功能是將輸入的二進(jìn)制數(shù)字信號(hào)轉(zhuǎn)換成相對(duì)應(yīng)的模擬信號(hào)輸出。D/A轉(zhuǎn)換器根據(jù)工作原理基本上可分為二進(jìn)制權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器和T型電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器兩大類。由于T型電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器只要求兩種阻值的電阻，因此最適合于集成工藝，集成D/A轉(zhuǎn)換器普

12、遍采用這種電路結(jié)構(gòu)。如果輸入的是n位二進(jìn)制數(shù)，則D/A轉(zhuǎn)換器的輸出電壓為：11.3 A/D轉(zhuǎn)換器11.3.1 A/D轉(zhuǎn)換器的基本原理11.3.2 取樣-保持電路11.3.3 直接A/D轉(zhuǎn)換器11.3.5 A/D轉(zhuǎn)換器的轉(zhuǎn)換精度與轉(zhuǎn)換速度11.3.4 間接A/D轉(zhuǎn)換器11.3.1 A/D轉(zhuǎn)換器的基本原理模擬電子開(kāi)關(guān)S在采樣脈沖CPS的控制下重復(fù)接通、斷開(kāi)的過(guò)程。S接通時(shí)，ui(t)對(duì)C充電，為采樣過(guò)程；S斷開(kāi)時(shí)，C上的電壓保持不變，為保持過(guò)程。在保持過(guò)程中，采樣的模擬電壓經(jīng)數(shù)字化編碼電路轉(zhuǎn)換成一組n位的二進(jìn)制數(shù)輸出。一、模數(shù)轉(zhuǎn)換的基本過(guò)程 模擬信號(hào)是一種幅度上及時(shí)間上都是連續(xù)的信號(hào)，而數(shù)字信號(hào)是

13、一種幅度及時(shí)間上皆離散的信號(hào)，要將模擬信號(hào)轉(zhuǎn)換為數(shù)字就需要完成這兩個(gè)方面的轉(zhuǎn)換。 首先是將時(shí)間上進(jìn)行離散化處理，完成這一步是通過(guò)取樣來(lái)實(shí)現(xiàn)的。 另一步幅度離散是通過(guò)量化來(lái)實(shí)現(xiàn)的。 A/D轉(zhuǎn)換實(shí)際的過(guò)程分為： 取樣、保持、量化、編碼四個(gè)過(guò)程。取樣（Sample） 取樣就是將一個(gè)時(shí)間上連續(xù)的模擬信號(hào)轉(zhuǎn)換為時(shí)間上離散變化的信號(hào)。具體說(shuō)就是將隨時(shí)間連續(xù)變化的信號(hào)轉(zhuǎn)換為一串脈沖，這個(gè)脈沖是等距離的，并且其幅度取決于輸入的模擬量。如下圖所示: 在圖中，如果取樣頻率較低時(shí)其輸出的波形將不能嚴(yán)格保留輸入信號(hào)的信息，如果取樣頻率較高時(shí)，其轉(zhuǎn)換的輸出與輸入波形形狀能做到較好的一致。 這頻率的選擇原則根據(jù)一個(gè)著名的

14、定理，即取樣定理。取樣定理描述了欲將模擬信號(hào)轉(zhuǎn)變成離散信號(hào)，并且從離散信號(hào)中可以恢復(fù)出其原始信號(hào)所需要的最低取樣頻率。如果原始信號(hào)的最高頻率為FH，則取樣頻率fs應(yīng)遵循下面的公式： 上面公式給定了最低的取樣頻率，實(shí)際使用的頻率一般為原始信號(hào)最高頻率的35倍左右。 那么取樣的頻率如何確定呢？fs2FH 常見(jiàn)的幾種取樣情況的基帶信號(hào)（即原始信號(hào)）頻率和取樣頻率的對(duì)照表：保持（Hold）為了將采樣后的輸出信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)，需要一定的時(shí)間對(duì)采樣值進(jìn)行量化和編碼，在這段時(shí)間內(nèi)，采樣值應(yīng)保持穩(wěn)定不變，這樣才可以穩(wěn)定地進(jìn)行量化編碼。因此，采樣后的輸出信號(hào)必須通過(guò)保持電路保持一段時(shí)間。典型的取樣保持電路原理

15、圖 保持電路實(shí)際上是使用了電容的存儲(chǔ)特性，實(shí)際使用時(shí)取樣與保持兩個(gè)是合二為一的。 當(dāng)vL為高電平時(shí)，T導(dǎo)通。輸入經(jīng)R1和T向電容CH充電；若取R1= RF，充電結(jié)束后vo= vC= - vi -采樣。 當(dāng)vL為低電平時(shí)，T截止。-保持量化和編碼 取樣保持后的信號(hào)仍然是一個(gè)時(shí)間上離散的模擬量，它的取樣信號(hào)取值是任意的，而數(shù)字信號(hào)的取值是有限的或離散的，如用四位二進(jìn)制數(shù)來(lái)表示，其只有00001111共十六種狀態(tài)，因此要實(shí)現(xiàn)幅度數(shù)字化就是用具體的數(shù)字量來(lái)近似表示對(duì)應(yīng)的模擬值，這個(gè)過(guò)程就是量化。 在進(jìn)行A/D轉(zhuǎn)換時(shí)，必須把取樣電壓表示為某個(gè)規(guī)定的最小數(shù)量單位的整數(shù)倍，這個(gè)過(guò)程是量化。 量化過(guò)程中所取最

16、小數(shù)量單位稱為量化單位，用表示。 在量化過(guò)程中，由于取樣電壓不一定能被整除，所以量化前后不可避免地存在誤差，即量化誤差。 在數(shù)字電路的量化中采用一種“只舍不入”的量化規(guī)則，或采用“四舍五入”的舍入規(guī)則，如圖所示。例：把01V模擬電壓轉(zhuǎn)換成3位二進(jìn)制代碼。=1/8V，最大量化誤差可達(dá)=2/15V，最大量化誤差可達(dá)1/2劃分量化電平的方法只舍不入舍去不足一個(gè)量化單位的尾部，取其整數(shù)。如當(dāng)1 =1V時(shí)，Vi=3.8伏，量化值=3伏 Vi=5.2伏，量化值=5伏四舍五入大于/2量化單位的尾部歸整，舍去小于/2量化單位的尾部。如當(dāng)1 =1V時(shí)，Vi=3.8伏，量化值=4伏 Vi=5.2伏，量化值=5伏

17、量化的方法不同其輸出的格式也不同，即輸出編碼的形式不同，這就需要進(jìn)一步編碼。即編碼就是將量化的結(jié)果轉(zhuǎn)換為需要的代碼形式。二、模數(shù)轉(zhuǎn)換的幾種方法 模數(shù)轉(zhuǎn)換的方法很多，其在轉(zhuǎn)換速度、轉(zhuǎn)換精度、抗干擾能力方面各有特色。直接A/D轉(zhuǎn)換間接A/D轉(zhuǎn)換A/D轉(zhuǎn)換并聯(lián)比較型反饋比較型V-T型V-F型 1、并行比較型ADC 各比較器的輸出送到D觸發(fā)器組成的緩沖存儲(chǔ)器中，以避免由于各比較器響應(yīng)速度的差異而造成的邏輯誤差。（一）直接型A/D轉(zhuǎn)換 并行比較型ADC，它通過(guò)電阻分壓方式形式形成的各種比較電平作為刻度。 輸入的模擬信號(hào)經(jīng)采樣保持后的信號(hào)與這刻度進(jìn)行比較。當(dāng)高于比較器的比較電平時(shí)，該比較器輸出高電平，反之

18、為低電平。 緩沖器的輸出送到優(yōu)先編碼器，經(jīng)過(guò)編碼器將其輸出的狀態(tài)轉(zhuǎn)移為三位二進(jìn)制信號(hào)。 并行比較型ADC的精度取決于： (1) 量化電平的劃分；劃分越細(xì)（越?。?，精度越高，比較器和觸發(fā)器的數(shù)目越多。 從圖上可以看出，當(dāng)輸出位數(shù)增加一位，其比較器的個(gè)數(shù)增加一倍，由于比較器屬于模擬電路，其集成度不是很高，給制造帶來(lái)不便，價(jià)格較高，一般較少使用。但這種轉(zhuǎn)換電路的最大優(yōu)點(diǎn)是速度快，這是其它轉(zhuǎn)換電路無(wú)法實(shí)現(xiàn)的，故在速度較高的場(chǎng)合，如視頻信號(hào)的ADC等常有使用。 (2) 參考電壓的穩(wěn)定度。 (3) 分壓電阻的精度和比較器的靈敏度。 另外，含寄存器的A/D轉(zhuǎn)換電路可以不用附加取樣保持電路。2、反饋比較型AD

19、C 反饋比較方法的基本思想是，每次取一個(gè)數(shù)字量加到DAC，經(jīng)D/A轉(zhuǎn)換便得到了一個(gè)模擬電壓。用這個(gè)模擬電壓和被轉(zhuǎn)換的輸入模擬電壓去比較，如果不相等，調(diào)整所取的數(shù)字量，直至兩個(gè)模擬電壓相等為止。 反饋比較的方法是采用器件少的設(shè)計(jì)方案。 針對(duì)這兩種方法實(shí)現(xiàn)反饋比較有計(jì)數(shù)和逐次逼近兩種方式。 反饋比較方法和用天秤稱重物的過(guò)程相似。用天秤稱重物有兩種方法。 (1) 計(jì)數(shù)型A/D轉(zhuǎn)換器 每次加一個(gè)等值的砝碼，直到砝碼和重物相等為止。每次加一個(gè)砝碼的做法實(shí)質(zhì)是在做加法計(jì)數(shù)。下圖是計(jì)數(shù)型A/D轉(zhuǎn)換器的原理框圖：轉(zhuǎn)換控制信號(hào)首先，計(jì)數(shù)器置零，且vL=0，使門(mén)G封鎖，vo=0 之后vL = 1 ，計(jì)數(shù)器開(kāi)始加法

20、計(jì)數(shù)，當(dāng)vo vi時(shí)，vB = 1僅當(dāng)vi = vo時(shí)，vB = 0，使門(mén)G封鎖，此時(shí)計(jì)數(shù)器停止工作。此時(shí)計(jì)數(shù)器所存儲(chǔ)的數(shù)字就是所求的輸出數(shù)字信號(hào)。 當(dāng)轉(zhuǎn)換完成時(shí)，用vL的下降沿將計(jì)數(shù)器的數(shù)字信號(hào)輸入寄存器中。 這種方法的缺點(diǎn)是轉(zhuǎn)換時(shí)間太長(zhǎng)。當(dāng)輸出為n位二進(jìn)制時(shí)，最長(zhǎng)時(shí)間為：2 n -1個(gè)時(shí)鐘周期。 首先，計(jì)數(shù)器置零，且vL= 0，使門(mén)G封鎖，vo = 0 之后vL = 1 ，計(jì)數(shù)器開(kāi)始加法計(jì)數(shù)，當(dāng)vo vo時(shí)，“1” 保留，vi vo時(shí)，“1”去掉，置為零。然后將寄存器的次高位置1,這樣逐次比較下去直到最低位為止。此時(shí)寄存器所存儲(chǔ)的數(shù)字就是所求的輸出數(shù)字信號(hào)。3位逐次比較型A/D轉(zhuǎn)換器的原理

21、圖：FA、FB和FC組成三位數(shù)碼寄存器門(mén)G1G9組成邏輯控制電路FF1FF5組成5位環(huán)形計(jì)數(shù)器初始條件：QaQbQc = 000 Q1Q2Q3Q4Q5=100001、常態(tài)：時(shí)鐘運(yùn)行，VL=02、啟動(dòng)：VL = 1，轉(zhuǎn)換開(kāi)始3、第1個(gè)CP脈沖：QaQbQc = 100 Q1Q2Q3Q4Q5 = 01000 當(dāng)vi vo時(shí)，vB = 0；4、第2個(gè)CP脈沖：QaQbQc = 110 或 010 ，記為Qa10 Q1Q2Q3Q4Q5 = 001005、第3個(gè)CP脈沖：QaQbQc = Qa11或Qa01，記為QaQb1 Q1Q2Q3Q4Q5 = 000106、第4個(gè)CP脈沖：QaQbQc = QaQ

22、b1 或 QaQb0，記為QaQbQc Q1Q2Q3Q4Q5 = 00001 輸出 = QaQbQc7、第5個(gè)CP脈沖：QaQbQc = 000 Q1Q2Q3Q4Q5 = 100001、雙積分型ADC 雙積分型ADC電路與上面的幾種方法是不相同的，雙積分式是一種間接轉(zhuǎn)換的方法。常態(tài)：VL = 0； S0通；計(jì)數(shù)器清零啟動(dòng)：VL = 1轉(zhuǎn)換分兩個(gè)積分過(guò)程： (1) 對(duì)輸入信號(hào)VI的積分 S0斷；S1接VI；進(jìn)行固定時(shí)間T1的積分。(2) 對(duì)參考電壓 -VREF 的積分 S0斷；S1接 -VREF；進(jìn)行反向積分，直到積分器輸出Vo = 0為止，經(jīng)歷的時(shí)間為T(mén)2。得： 因?yàn)門(mén)1，VREF為常數(shù)，所以

23、T2與VI成正比。因此，計(jì)數(shù)器的計(jì)數(shù)值與VI成正比 （二）間接型A/D轉(zhuǎn)換下圖為雙積分式的結(jié)構(gòu)框圖：加電以后，時(shí)鐘就開(kāi)始工作。右圖是雙積分型A/D轉(zhuǎn)換器的電壓波形圖從電壓波形圖上可以直觀地看到前面結(jié)論的正確性。 由于 D 只與N，VREF，VI有關(guān)，與電路的其它參數(shù)無(wú)關(guān)，所以電路工作穩(wěn)定。 結(jié)論：1、CP脈沖的頻率穩(wěn)定性不影響轉(zhuǎn)換精度； 2、電路中的電阻和電容值穩(wěn)定性不影響轉(zhuǎn)換精度；3、電路要求VREF必須穩(wěn)定。 雙積分型ADC具有很強(qiáng)的抗干擾能力，因?yàn)榉e分器可以將平均值為零的噪聲干擾去掉. 雙積分型ADC轉(zhuǎn)換速度很低，一般每秒10次左右。 設(shè)：時(shí)鐘周期為T(mén)c（fc = 1/Tc） 計(jì)數(shù)器的計(jì)

24、數(shù)值： D = T2/Tc = (T1/Tc)(VI/VREF) 若取T1為T(mén)c的整數(shù)倍，即T1 = N Tc，則上式可以化成： D =（N/VREF）VI 其實(shí)，T1為T(mén)c的整數(shù)倍很容易實(shí)現(xiàn)（用計(jì)數(shù)器產(chǎn)生T1）。 轉(zhuǎn)換控制信號(hào)VL = 0時(shí)，N位計(jì)數(shù)器和FFA被清零，S0接通。 轉(zhuǎn)換控制信號(hào)VL = 1時(shí)，N位計(jì)數(shù)器開(kāi)始計(jì)數(shù)，同時(shí)積分器開(kāi)始對(duì)VI積分，當(dāng)計(jì)數(shù)器回到“0”狀態(tài)時(shí)，S1轉(zhuǎn)換，積分器開(kāi)始對(duì)-VREF積分。 當(dāng)積分器的輸出為零時(shí)，門(mén)G被封鎖，計(jì)數(shù)器停止計(jì)數(shù)，這時(shí)計(jì)數(shù)器中的數(shù)值與輸入信號(hào)相對(duì)應(yīng)。 VL = 0，電路復(fù)位，等待下次啟動(dòng)。2、V-F變換型三、模數(shù)轉(zhuǎn)換的主要技術(shù)指標(biāo) 1、分辨

25、率 表征ADC對(duì)輸入信號(hào)分辨能力的參數(shù)。常用二進(jìn)制或十進(jìn)制數(shù)的位數(shù)來(lái)表示，n位ADC能夠分辨輸入電壓的最小差異為 2、轉(zhuǎn)換誤差 量化必然引起誤差，轉(zhuǎn)換誤差通常用相對(duì)誤差表示。它表示ADC實(shí)際輸出的數(shù)字量和理想數(shù)字量之間的差別。例如，相對(duì)誤差=1/2 LSB就表明了ADC實(shí)際輸出的數(shù)字量與理想的數(shù)字量之差不大于ADC最低有效位為 1 的一半。 分辨率和轉(zhuǎn)換誤差一起反映了ADC的精度。ADC的位數(shù)多，相對(duì)誤差小，當(dāng)然它的轉(zhuǎn)換精度就高。 如：10位A/D，最大輸入電壓為5V，則能夠分辨輸入電壓的最小差異為：5/210 = 4.88mV 3、轉(zhuǎn)換速度 轉(zhuǎn)換速度常用完成一次轉(zhuǎn)換所需時(shí)間來(lái)表示。轉(zhuǎn)換時(shí)間是

26、指ADC接受到模擬信號(hào)到有穩(wěn)定的數(shù)字量輸出的一段時(shí)間。轉(zhuǎn)換時(shí)間短，說(shuō)明轉(zhuǎn)換速度快。 ADC的指標(biāo)不止這些。在使用ADC時(shí)還必須查手冊(cè)，了解其他參數(shù)。 第四節(jié) A/D與D/A應(yīng)用知識(shí)一、選擇A/D與D/A轉(zhuǎn)換器常識(shí) 選擇轉(zhuǎn)換器應(yīng)根據(jù)系統(tǒng)的要求，從以下六個(gè)方面來(lái)考慮： 1、輸入/輸出 從輸入/輸出方面應(yīng)考慮： (1) 輸入信號(hào)范圍，滿刻度值及極性； (2) 數(shù)字碼：自然二進(jìn)制碼，2的補(bǔ)碼和BCD碼等； (3) 輸入和輸出阻抗，信號(hào)源內(nèi)阻和負(fù)載要求； (4) 邏輯電平的兼容性：輸入/輸出是TTL電平，還是CMOS電平，二者是否兼容，同時(shí)還要注意電平的極性； (5) 輸出信號(hào)（DAC）：電流或電壓。

27、2、精度 精度是一個(gè)重要指標(biāo)，可以用兩個(gè)指標(biāo)來(lái)衡量。 (1) 分辨率（分解度）：轉(zhuǎn)換器的位數(shù)； (2) 轉(zhuǎn)換誤差：相對(duì)誤差，非線性誤差，失調(diào)誤差等。 3、速度 轉(zhuǎn)換速度在DAC中，用建立時(shí)間表示，而在ADC中，則用轉(zhuǎn)換時(shí)間表示，時(shí)間短，轉(zhuǎn)換速度就快。 4、環(huán)境條件 環(huán)境條件包括溫度、噪聲電平、電源的敏感性等。 ADC與DAC器件的選擇要從上述六個(gè)方面考慮，但是，一般是在速度、精度、價(jià)格三方面權(quán)衡。 在滿足上述五條要求的前提下，還應(yīng)從經(jīng)濟(jì)觀點(diǎn)出發(fā)，選擇價(jià)格低的器件。 6、價(jià)格 5、微處理器接口 為便于轉(zhuǎn)換器同微處理器連接，ADC應(yīng)為三態(tài)輸出，DAC應(yīng)有輸出鎖存。二、集成化A/D與D/A轉(zhuǎn)換器介紹

28、 1、DAC0832介紹 集成DAC的種類很多，按DAC的輸出方式分成電流輸出DAC和電壓輸出DAC兩種。 下面以美國(guó)國(guó)家半導(dǎo)體公司生產(chǎn)的電流輸出DAC0832為例予以介紹。 下圖表示出了DAC0832的結(jié)構(gòu)框圖 。圖中的八位DAC為D/A轉(zhuǎn)換電路，是DAC0832的核心。兩個(gè)寄存器對(duì)數(shù)據(jù)起緩沖作用。使0832不僅有直通工作方式、單緩沖工作方式、二級(jí)緩沖工作方式，而且工作速度快。 DAC0832采用CMOS工藝，有20個(gè)引腳，為雙列直插式。它有以下特點(diǎn) ：1、可與所有八位微處理器直接相連; 2、輸入數(shù)字量為八位二進(jìn)制碼; 3、邏輯電平與TTL電平兼容; 4、有二級(jí)緩沖、單級(jí)緩沖和直通三種工作方式; 5、電流建立時(shí)間為1微秒; 6、單電源供電515V;7、功耗為20mW。 右圖給出了DAC0832的管腳排列圖 DAC0832引腳功能如下： DI0DI7：八位數(shù)據(jù)輸入端。其中DIO為最低位，DI7為最高位。 (CS)：片選端。當(dāng)/CS = 0，且ILE = l，/WR = 0時(shí)，數(shù)據(jù)送入寄存器。 ILE：允許輸入鎖存端。在ILE = l，且/CS = 0，/WR= 0時(shí)，數(shù)據(jù)送入輸入寄存器中。當(dāng)ILE從高電平變?yōu)榈碗娖綍r(shí)，輸入寄存器中的數(shù)據(jù)被鎖