-數(shù)電06CMOS邏輯門-PPT課件

1、3 邏輯門電路3.1 MOS邏輯門電路3.2 TTL邏輯門電路*3.3 射極耦合邏輯門電路*3.4 砷化鎵邏輯門電路3.5 邏輯描述中的幾個問題3.6 邏輯門電路使用中的幾個實際問題* 3.7 用VerilogHDL描述邏輯門電路3.1 MOS邏輯門3.1.1 數(shù)字集成電路簡介3.1.2 邏輯門的一般特性3.1.3 MOS開關(guān)及其等效電路3.1.4 CMOS反相器3.1.5 CMOS邏輯門電路3.1.6 CMOS漏極開路門和三態(tài)輸出門電路3.1.7 CMOS傳輸門3.1.8 CMOS邏輯門電路的技術(shù)參數(shù)1 、邏輯門:實現(xiàn)基本邏輯運算和復合邏輯運算的單元電路。2、邏輯門電路的分類二極管門電路三極

2、管門電路TTL門電路MOS門電路PMOS門CMOS門邏輯門電路分立門電路集成門電路NMOS門3.1.1 數(shù)字集成電路簡介1.CMOS集成電路:廣泛應(yīng)用于超大規(guī)模、甚大規(guī)模集成電路 4000系列74HC 74HCT74VHC 74VHCT速度慢與TTL不兼容抗干擾功耗低74LVC 74AUC速度加快與TTL兼容負載能力強抗干擾功耗低速度兩倍于74HC與TTL兼容負載能力強抗干擾功耗低低(超低)電壓速度更加快與TTL兼容負載能力強抗干擾功耗低 74系列74LS系列74AS系列 74ALS2.TTL 集成電路:廣泛應(yīng)用于中大規(guī)模集成電路3.1.1 數(shù)字集成電路簡介3.1.2 邏輯門電路的一般特性1.

3、 輸入和輸出的高、低電平輸出高電平的下限值 VOH(min)輸入低電平的上限值 VIL(max)輸入高電平的下限值 VIH(min)輸出低電平的上限值 VOL(max)輸出高電平+VDD VOH(min)VOL(max) 0 G門vO范圍 vO 輸出低電平 輸入高電平VIH(min) VIL(max) +VDD 0 G門vI范圍 輸入低電平 vI vIvO1負載門輸入高電平時的噪聲容限：負載門輸入低電平時的噪聲容限：2. 噪聲容限VNH =VOH(min)VIH(min) VNL =VIL(max)VOL(max)表示門電路的抗干擾能力。 1 驅(qū)動 vo 1 負載 vI 噪聲 類型參數(shù)74HC

4、VDD=5V74HCTVDD=5V74LVCVDD=3.3V74AUCVDD=1.8VtPLH或tPHL(ns)782.10.93.傳輸延遲時間表征門電路開關(guān)速度它說明門電路在輸入脈沖波形的作用下，其輸出波形相對于輸入波形延遲了多長的時間。CMOS電路傳輸延遲時間 tPHL 輸出 50% 90% 50% 10% tPLH tf tr 輸入 50% 50% 10% 90% 4. 功耗靜態(tài)功耗：指的是當電路沒有狀態(tài)轉(zhuǎn)換時的功耗，是電源總電流ID與電源電壓VDD的乘積。動態(tài)功耗：指的是電路在輸出狀態(tài)轉(zhuǎn)換時的功耗。對于TTL門電路來說，靜態(tài)功耗是主要的。CMOS電路的靜態(tài)功耗非常低。CMOS門電路動態(tài)

5、功耗正比于轉(zhuǎn)換頻率，也正比于電源電壓的平方。5. 延時功耗積是速度功耗綜合性的指標.延時功耗積，用符號DP表示DP=tPd PD扇入數(shù)：取決于邏輯門的輸入端的個數(shù)。6. 扇入與扇出數(shù)扇出數(shù)：是指其在正常工作情況下，所能帶同類門電路的最大數(shù)目。(a)拉電流負載：負載電流從驅(qū)動門流向外電路(b)灌電流負載：負載電流從外電路流入驅(qū)動門（a)帶拉電流負載當負載門的個數(shù)增加時，總的拉電流將增加，會引起輸出高電壓的降低。但不得低于輸出高電平的下限值，這就限制了高電平輸出電流的最大值，從而限制了負載門的個數(shù)。高電平扇出數(shù):IOH :驅(qū)動門的輸出端為高電平時，允許輸出的最大電流IIH :負載門的輸入端為高電平

6、時，允許輸入的最大電流。(b)帶灌電流負載當負載門的個數(shù)增加時，總的灌電流將增加，會引起輸出低電壓的升高。但不得高于輸出低電平的上限值，這就限制了低電平輸出電流的最大值，從而也限制了負載門的個數(shù)。IOL ：驅(qū)動門的輸出端為低電平時，允許輸出的最大電流IIL ：負載門的輸入端為低電平時，允許輸入的最大電流低電平扇出數(shù):復習：MOS管ID電流方向:P襯底DGSID流進漏極開啟電壓VTN 01） VGS VTN時導通（開關(guān)閉合） 2） VGS VTN時截止（開關(guān)斷開） 另：襯底B與S之間零偏或反偏。BS可連在一起，或NMOS可將B接電路的最低電位增強型NMOS管復習：MOS管ID電流方向:流出漏極增

7、強型PMOS管開啟電壓VTP 01） VGS VTP時截止（開關(guān)斷開） 另：襯底B與S之間零偏或反偏。BS可連在一起，或PMOS可將B接電路的最高電位N襯底DGSID3.1.3 MOS開關(guān)及其等效電路：MOS管通過飽和區(qū)到達可變電阻區(qū)，輸出 低電平: MOS管截止， 輸出高電平當I VTN3.1.4 CMOS 反相器1.工作原理AL1+VDD+10VD1S1vivOTNTPD2S20V+10VvivGSNvGSPTNTPvO0 V 0V-10V截止導通10 V10 V10V 0V導通截止0 VVTN = 2 VVTP = - 2 V邏輯圖邏輯表達式vi (A)0vO(L)1邏輯真值表10采用兩

8、個極性相反的增強型MOS管2. 電壓傳輸特性和電流傳輸特性電壓傳輸特性+VDDvivOTNTP3.CMOS反相器的工作速度在由于電路具有互補對稱的性質(zhì)，它的開通時間與關(guān)閉時間是相等的。平均延遲時間：10 ns。 帶電容負載A BTN1 TP1 TN2 TP2L0 00 11 01 1截止導通截止導通導通導通導通截止截止導通截止截止截止截止導通導通1110與非門1.CMOS 與非門vA+VDD+10VTP1TN1TP2TN2ABLvBvLAB&(a)電路結(jié)構(gòu)(b)工作原理VTN = 2 VVTP = - 2 V0V10VN輸入的與非門的電路?輸入端增加有什么問題?3.1.5 CMOS 邏輯門或非

9、門2.CMOS 或非門+VDD+10VTP1TN1TN2TP2ABLA B TN1 TP1 TN2 TP2L0 00 11 01 1截止導通截止導通導通導通導通截止截止導通截止截止截止截止導通導通1000AB10V10VVTN = 2 VVTP = - 2 VN輸入的或非門的電路的結(jié)構(gòu)?輸入端增加有什么問題?3. 異或門電路4.輸入保護電路和緩沖電路采用緩沖電路能統(tǒng)一參數(shù)，使內(nèi)部邏輯不同的集成邏輯門電路具有相同的輸入和輸出特性。例：CMOS邏輯門的緩沖電路輸入、輸出端加了反相器作為緩沖電路，所以電路的邏輯功能也發(fā)生了變化。增加了緩沖器后的邏輯功能為與非功能1.CMOS漏極開路門1）CMOS漏極

10、開路門的提出輸出短接，在一定情況下會產(chǎn)生低阻通路，大電流有可能導致器件的損毀，并且無法確定輸出是高電平還是低電平。 3.1.6 CMOS漏極開路（OD）門和三態(tài)輸出門電路+VDDTN1TN2AB+VDDAB012）漏極開路門的結(jié)構(gòu)與邏輯符號(c) 可以實現(xiàn)線與功能;+VDDVSSTP1TN1TP2TN2ABL電路邏輯符號(b)與非邏輯不變漏極開路門輸出連接(a)工作時必須外接電源和電阻;3) 上拉電阻對OD門動態(tài)性能的影響Rp的值愈小，負載電容的充電時間常數(shù)亦愈小，因而開關(guān)速度愈快。但功耗大,且可能使輸出電流超過允許的最大值IOL(max） 。電路帶電容負載10CLRp的值大，可保證輸出電流不

11、能超過允許的最大值IOL(max）、功耗小。但負載電容的充電時間常數(shù)亦愈大，開關(guān)速度因而愈慢。當VO=VOL，+V DDIILRP&n&m&kIIL（total)IOL(total) 因為OD門內(nèi)沒有電源，所以無論輸出電平為高或低，輸出電流均從外電路流入OD門 必須保證VOLVOL(max)，所以RP要足夠大，有一個最小值RP(min)。最不利的情況：只有一個 OD門導通110+V DDIILRP&n&m&kIIL（total)IOL（max)IOL(max) ：OD門的輸出端為低電平時，允許的最大負載電流IIL(total) ：=nIIL。IIL ：負載門的輸入端為低電平 時，允許輸入的電流

12、。n：負載門數(shù)目（與非門負載） 接入的輸入端數(shù)目（或非門負載）當VO=VOH+V DDRP&n&m&111IIH（total)IOZ（total) 必須保證VOHVOH(min)，所以RP要足夠小，有一個最大值RP(max)。IOZ(total) ：全部OD門的輸出高電平時的漏電流總合。IIH(total) ：=nIIH。IIH ：負載門的輸入端為高電平 時，允許輸入的電流。n： 接入的輸入端數(shù)目2.三態(tài)(TSL)輸出門電路10011截止導通111高阻 0 輸出L輸入A使能EN001100截止導通010截止截止X1邏輯功能：高電平有效的同相邏輯三態(tài)門013.1.7 CMOS傳輸門(雙向模擬開關(guān)

13、) 1. CMOS傳輸門電路電路邏輯符號I / Oo/ IC等效電路2、CMOS傳輸門電路的工作原理 設(shè)TP:|VTP|=2V， TN:VTN=2VI的變化范圍為5V到+5V。 5V+5V5V到+5VGSN0, TP截止1）當c=0， c =1時c=0=-5V， c =1=+5V電路+5V5VGSP= 5V (3V+5V)=2V 10VGSN=5V (5V+3V)=(102)V b、I=3V5VGSNVTN, TN導通a、I=5V3VTN導通，TP導通GSP |VT|, TP導通C、I=3V3V2）當c=1， c =0時電路傳輸門組成的數(shù)據(jù)選擇器C=0TG1導通, TG2斷開 L=XTG2導通, TG1斷開 L=YC=1傳輸門的應(yīng)用CMOS邏輯集成器件發(fā)展使它的技術(shù)參數(shù)從總體上來說已經(jīng)達到或者超過TTL器件的水平。CMOS器件的功耗低、扇出數(shù)大，噪聲容限大，靜態(tài)功耗小，動態(tài)功耗隨頻率的增加而增加。參數(shù)系列傳輸延