計(jì)算機(jī)組成原期末考試復(fù)習(xí)題,樣卷,練習(xí)題含答案

1、一、單項(xiàng)選擇題1、下列數(shù)中最大的數(shù)是()。A、(10011001) 2 =153 B、(227) 8 =151C、(98) 16=152 D (152) 102、在小型或微型計(jì)算機(jī)里，普遍采用的字符編碼是()。A BCD碼B、16進(jìn)制C、格雷碼D ASCII碼3、在下列機(jī)器數(shù)()中，零的表示形式是唯一的。A、原碼R補(bǔ)碼C、反碼D、原碼和反碼4、假定下列字符碼中有奇偶校驗(yàn)位，但沒有數(shù)據(jù)錯(cuò)誤，采用偶校驗(yàn)的字符碼是 ()。A 11001011B、 1101011 C、 1100D 11001001 TOC o 1-5 h z 5、在CPU,跟蹤后繼指令地址的寄存器是()。A指令寄存R程序計(jì)數(shù)器C、地

2、址寄存器D、狀態(tài)條件寄存器 6、EPRO睡指()。A、讀寫存儲(chǔ)器B、只讀存儲(chǔ)器C可編程的只讀存儲(chǔ)器D光擦除可編程的只讀存儲(chǔ)器7、堆棧尋址方式中，設(shè)A為累加器，SP為堆棧指示器，MS次SP指示的棧頂單 元。如果進(jìn)棧操作的動(dòng)作順序是(A) -MSP (SP) 一ySR那么出棧操作 的動(dòng)作順序應(yīng)為()。A (MSP戶A, (SP)+1-SPB (MSP戶A, (SP) SPC (SP 1)-SP, (MSP戶AD (SP)+1-SP, (MSP戶A8、在主存和CP0間增加cache存儲(chǔ)器的目的是()。A、增加內(nèi)存容量B、提高內(nèi)存可靠性C解決CPlffi主存之間的速度匹配問題D、增加內(nèi)存容量，同時(shí)加快

3、存取速度 9、CPLEfc要包括()。A控制器B、控制器、 運(yùn)算器、cacheC運(yùn)算器和主存D、控制器、ALU和主存10、設(shè)變址寄存器為X,形式地址為D, (X)表示寄存器X的內(nèi)容，變址尋址方 式的有效地址為()。A EA=(X)+D B、EA=(X)+(D) C、EA=(X)+D) D、EA=(X)+(D) 11、信息只用一條傳輸線，且采用脈沖傳輸?shù)姆绞椒Q為()0A串行傳輸B、并行傳輸C、并串行傳輸D、分時(shí)傳輸12、下述I/O控制方式中，主要由程序?qū)崿F(xiàn)的是()。A PPU卜圍處理機(jī))方式 B、中斷方式C、DMAJ式 D、通道方式13、系統(tǒng)總線中地址線的功能是()。A、用于選擇主存單元地址B、

4、用于選擇進(jìn)行信息傳輸?shù)脑O(shè)備C、用于選擇外存地址D用于指定主存和I/O設(shè)備接口電路的地址14、CRT的分辨率額為1024X 1024,顏色7知變?yōu)?位，則刷新存儲(chǔ)器的存儲(chǔ)容 量是()0A 2MB B、1MB C、8MBD、1024B15、某一 SRAM5片，其容量為512X8位，考慮電源端和接地端，該芯片引出線 TOC o 1-5 h z 的最小數(shù)目應(yīng)為()。A 23B、25C、50D 191、若十進(jìn)制數(shù)為37.25,則相應(yīng)的二進(jìn)制數(shù)是()。(A) 100110.01(B) 110101.01(C) 100101.1(D) 100101.012、若x反=1.1011,貝 U x=(A) -0.0

5、101(B) -0.0100(C) 0.1011(D) -0.10113、某機(jī)器字長16位，含一位數(shù)符，用補(bǔ)碼表示，則定點(diǎn)小數(shù)所能表示的最小正 數(shù)是()0(A) 2-15(B) 216(C) 2-1(D) 1-2-154、若采用雙符號(hào)位補(bǔ)碼運(yùn)算，運(yùn)算結(jié)果的符號(hào)位為10,則()。(A)產(chǎn)生了負(fù)溢出(下溢)(B)產(chǎn)生了正溢出(上溢)(C)運(yùn)算結(jié)果正確，為負(fù)數(shù)(D)運(yùn)算結(jié)果正確，為正數(shù)5、在用比較法進(jìn)行補(bǔ)碼一位乘法時(shí)，若相鄰兩位乘數(shù)yiyi+1為01時(shí)，完成的操作是()。(A)無(B)原部分積+X補(bǔ)，右移一位(C)原部分積+-X補(bǔ)，右移一位(D)原部分積+Y補(bǔ)，右移一位6、堆棧指針SP的內(nèi)容是()。

6、(A)棧頂?shù)刂?B)棧底地址(C)棧頂內(nèi)容 (D)棧底內(nèi)容 TOC o 1-5 h z 7、在寄存器間接尋址方式中，操作數(shù)是從()。(A)主存儲(chǔ)器中讀出(B)寄存器中讀出(C)磁盤中讀出(D) CPU中讀出8、在微程序控制器中，一條機(jī)器指令的功能通常由()0(A) 一條微指令實(shí)現(xiàn)(B) 一段微程序?qū)崿F(xiàn)(C) 一個(gè)指令碼實(shí)現(xiàn)(D) 一個(gè)條件碼實(shí)現(xiàn)9、在申行傳輸時(shí)，被傳輸?shù)臄?shù)據(jù)()在發(fā)送設(shè)備和接受設(shè)備中都是進(jìn)行串行到并行的變換在發(fā)送設(shè)備和接受設(shè)備中都是進(jìn)行并行到串行的變換發(fā)送設(shè)備進(jìn)行串行到并行的變換，在接受設(shè)備中都是進(jìn)行并行到串行的變換發(fā)送設(shè)備進(jìn)行并行到串行的變換，在接受設(shè)備中都是進(jìn)行串行到并行的

7、變換10、系統(tǒng)總線是指()。運(yùn)算器、控制器和寄存器之間的信息傳送線運(yùn)算器、寄存器和主存之間的信息傳送線運(yùn)算器、寄存器和外圍設(shè)備之間的信息傳送線CPU、主存和外圍設(shè)備之間的信息傳送線11、計(jì)算機(jī)系統(tǒng)中的存貯器系統(tǒng)是指()0(A)RAM存貯器(B)ROM存貯器(C)主存貯器(D)cache主存貯器和外存貯器12、中斷向量地址是()。(A)子程序入口地址(B)中斷服務(wù)例行程序入口地址(C)中斷服務(wù)例行程序入口地址的指示器(D)中斷返回地址13、某計(jì)算機(jī)字長32位，其存儲(chǔ)容量為4MB,若按半字編址，它的尋址范圍是()。(A) 4MB(B) 2MB(C) 2M(D) 1M14、CRT的分辨率為1024X

8、 1024像素，像素的顏色數(shù)為256,則刷新存儲(chǔ)器的 容量為()。(A) 512KB(B)1MB(C)256KB(D)2MB15、為了便于實(shí)現(xiàn)多級(jí)中斷，保存現(xiàn)場信息最有效的辦法是采用()。(A)通用寄存器(B)堆棧(C)存儲(chǔ)器(D)外存設(shè)計(jì)題1.用2Kx 4位/片的RAM存儲(chǔ)器芯片設(shè)計(jì)一個(gè) 8KB的存儲(chǔ)器，設(shè)CPU的地址總線為 A12A0 (低)，數(shù)據(jù)總線為D7D0 (低)，由線控制讀寫。該存儲(chǔ)器需要多少片 2K X 4位/片的存儲(chǔ)器芯片。請(qǐng)?jiān)O(shè)計(jì)并畫出該存儲(chǔ)器的邏輯圖。2.圖1所示的處理機(jī)邏輯框圖中，有兩條獨(dú)立的總線和兩個(gè)獨(dú)立的存貯器。已知指令存貯器IM最大容量為16384字(字長18位)，數(shù)

9、據(jù)存貯器 DM最大容量是65536字(字長16位)。各寄存器均有“打入”(RG和“送出” (Rout)控制命令，但圖中未標(biāo)出。圖1設(shè)處理機(jī)指令格式為：1710 90OPX加法指令可寫為“ ADD X(R) ”。其功能是(AG) + ( (R) + X ) 一AC, 其中(R) + X)部分通過尋址方式指向數(shù)據(jù)存貯器，現(xiàn)取 R為R。試畫出ADD 指令從取指令開始到執(zhí)行結(jié)束的操作序列圖，寫明基本操作步驟和相應(yīng)的微操作 控制信號(hào)。(12分)(1)共需8片(2)如下邏輯圖解：加法指令“ ADD X (R) ”是一條隱含指令，其中一個(gè)操作數(shù)來自AC0,另一個(gè)操作數(shù)在數(shù)據(jù)存貯器中，地址由通用寄存器的內(nèi)容(

10、 R)加上指令格式中的 X量值決定，可認(rèn)為 這是一種變址尋址。因此，指令周期的操作流程圖如圖B3.4,相應(yīng)的微操作控制信號(hào)列在框圖外。PJIAR | PC*. IAR/IM -IDR 讀 IM h DR IRJR”AC】DAR AC1, (DARipDM f DDR 讀 DM .DDR ；.AC o + DD R * A C 圖 B3.4請(qǐng)解釋下列的名詞：.微程序：一條機(jī)器指令編寫成一段微程序。每一個(gè)微程序包含若干條 微指令，每 條微指令對(duì)應(yīng)一條或多條微操作.指令周期：執(zhí)行一條指令所需要的時(shí)間，一般由若干個(gè) 機(jī)器周期 組成，是從取指 令、分析指令到執(zhí)行完所需的全部時(shí)間。. CISC:復(fù)雜指令計(jì)

11、算機(jī)，指采用一整套計(jì)算機(jī)指令進(jìn)行操作的計(jì)算機(jī)。.微命令：控制部件通過控制線向執(zhí)行部件發(fā)出各種控制命令。在微指令的控制字段中，每一位代表一個(gè)微命令。.并行傳輸:傳輸中有多個(gè)數(shù)據(jù)位同時(shí)在設(shè)備之間進(jìn)行的傳輸.存儲(chǔ)器帶寬:單位時(shí)間里存儲(chǔ)器所存取的信息量. RISC:簡指令集計(jì)算機(jī)，指令數(shù)目和尋址方式都做了精簡，使其實(shí)現(xiàn)更容易，指令并行執(zhí)行程度更好, 編譯器的效率更高.中斷向量地址：存儲(chǔ)中斷向量的 存儲(chǔ)單元地址,中斷服務(wù)例行程序入口地址 的指示器。.全相聯(lián)映像：指內(nèi)存和cache接固定相同的大小進(jìn)行分塊。.中斷向量：中斷服務(wù)程序的入口地址.總線：是計(jì)算機(jī)各種功能部件之間傳送信息的公共通信干線，是各部門共

12、 享的傳輸介質(zhì)。.微操作：在微程序控制中，執(zhí)行部門接受微程序指令進(jìn)行的操作問答題：.簡述微程序控制器的組成及各組成部分的功能。答：組成：它主要由控制存儲(chǔ)器、微指令寄存器和地址轉(zhuǎn)移邏輯三大部分功能：控制存儲(chǔ)器：用來存放實(shí)現(xiàn)全部指令系統(tǒng)的微程序，它是一種只讀存儲(chǔ)器。一旦微程序 固化，機(jī)器運(yùn)行時(shí)則只讀不寫。其工作過程是：每讀出一條微指令，則執(zhí)行這條微指令；接著又讀出 下一條微指令，又執(zhí)行這一條微指令 。微指令寄存器用來存放由控制存儲(chǔ)器讀出的一條微指令信息。其中微地址寄存器決定將要訪問的下一條微指令的地址，而微命令寄存器則保存一條微指令的操作控制字段和判別測試字段的信息。微指令由控制存儲(chǔ)器讀出后直接給

13、出下一條微指令的地址，地址轉(zhuǎn)移邏輯就承擔(dān)自動(dòng)完成修改微地址的任務(wù)。. Cache與主存之間的地址映像方法有哪幾種？各有何特點(diǎn)？ 答：映像方式有直接映像，全相聯(lián)映像，組相聯(lián)映像三種。直接映像是每個(gè)主存塊只能放到一個(gè)唯一對(duì)應(yīng)的Cache塊中，實(shí)現(xiàn)簡單但 Cache利用率低；全相聯(lián)映像是每個(gè)主存塊可以放到任何一個(gè)Cache塊中，最靈活但實(shí)現(xiàn)的成本代價(jià)最大；組相聯(lián)映像時(shí)每個(gè)主存塊唯一對(duì)應(yīng)一個(gè)cache組，但可放到組內(nèi)任何一個(gè)塊中，是前兩種方式的折中。.某機(jī)有五個(gè)中斷源，按中斷響應(yīng)的優(yōu)先順序由高到低為L0,L1,L2,L3,L4 ,現(xiàn)要求優(yōu)先順序改為L3,L2,L4,L0,L1 ,寫出各中斷源的屏蔽字。

14、中斷源屏蔽字0 1 2 3 4L0L1L2L3L4.簡述I/O指令對(duì)外設(shè)的統(tǒng)一編址和單獨(dú)編址的兩種編址方式。答：在統(tǒng)一編址方式中，外圍設(shè)備中的控制寄存器、數(shù)據(jù)寄存器和狀態(tài)寄存 器被視為與內(nèi)存單元一樣，將它們和內(nèi)存單元聯(lián)合在一起編排地址， 在單獨(dú)編址 方式中，為外圍設(shè)備的每個(gè)寄存器分配端口地址，它們與內(nèi)存地址相互獨(dú)立，互不干擾。5、CPU有哪些主要寄存器？簡述這些寄存器的功能。答：(1)指令寄存器(IR)：用來保存當(dāng)前正在執(zhí)行的一條指令。(2)程序計(jì)數(shù)器(PQ：用來確定下一條指令的地址。(3)地址寄存器(AR:用來保存當(dāng)前 CPU所訪問的內(nèi)存單元的地址。(4)緩沖寄存器(DR :接口集成電路.計(jì)

15、算機(jī)存儲(chǔ)系統(tǒng)分那幾個(gè)層次？每一層次主要采用什么存儲(chǔ)介質(zhì)？其存儲(chǔ)容量和存取速度的相對(duì)值如何變化？答：分為高速Cache_主存一一輔存三級(jí)層次結(jié)構(gòu),容量從打到小，速度從高到低，存儲(chǔ)介質(zhì)：Cache SRAM主存：DRAMffl存：磁表面存貯器. Cache與主存之間的地址映像方法有哪幾種？各有何特點(diǎn)？.簡述指令在取指周期完成的操作任務(wù)。答：計(jì)算機(jī)所以能自動(dòng)地工作， 是因?yàn)閏pu 能從存放程序的內(nèi)存里取出一條指令并執(zhí)行這條指令；緊接著又是取指令，執(zhí)行指令，如此周而復(fù)始，構(gòu)成了一個(gè)封閉的循環(huán)。除非遇到停機(jī)指令，否則這個(gè)循環(huán)將一直繼續(xù)下去。9、某機(jī)指令宇長12位，每個(gè)地址段3位，試提出一種字段分配方案，

16、使該機(jī)指令系統(tǒng)能有6條三地址指令和8條二地址指令。010，三地址指令4條Oil J(100)位100 ni二地址指令8條(101OP=9位一9.高速緩存Cache用來存放什么內(nèi)容？設(shè)置它的主要目的是什么?答：答：(1)用來存放當(dāng)前活躍的數(shù)據(jù)與程序，作為主存活躍區(qū)的副本；(2)設(shè)置它，是為了解決cpu與主存的速度匹配；.試解釋采用存儲(chǔ)器間接尋址方式讀取操作數(shù)的過程。答：在存儲(chǔ)器間接尋址方式下，指令的地址碼是一個(gè)存儲(chǔ)器地址， 根據(jù)這個(gè)地址從存儲(chǔ)器中讀取的是操作數(shù)的地址，再根據(jù)這個(gè)操作數(shù)的地址從存儲(chǔ)器中讀出操 作數(shù)。.簡述I/O指令對(duì)外設(shè)的統(tǒng)一編址和單獨(dú)編址的兩種編址方式。答：在統(tǒng)一編址方式中，外圍

17、設(shè)備中的控制寄存器、數(shù)據(jù)寄存器和狀態(tài)寄存器被視為與內(nèi) 存單元一樣，將它們和內(nèi)存單元聯(lián)合在一起編排地址，在單獨(dú)編址方式中，為外圍設(shè)備的每個(gè)寄存器分配端口地址，它們與內(nèi)存地址相互獨(dú)立，互不干擾。用2Kx 16位/片的存儲(chǔ)芯片構(gòu)成16Kx 16位的存儲(chǔ)器，地址線為 Ai5(高)A(低)。問：(1)需要幾片這種存儲(chǔ)芯片？(2)存儲(chǔ)器共需要幾位地址線？是哪幾位地址線？(3)加至各芯片的地址線是哪幾位？ 用于產(chǎn)生片選信號(hào)的地址線是哪幾位(譯碼法)?答：(1)共需8片(2)共需要14位地址：A13-A0(3) A10-A0(4)A13, A12, A11.設(shè)CPUS有16根地址線，8根數(shù)據(jù)線，并用MREQ作

18、訪存控制信號(hào)，用R/W作讀寫控制信號(hào)，現(xiàn)有下列存儲(chǔ)芯片：RAIM 1KX 8 位、2Kx 4 位、4Kx 8 位ROM 2Kx 8 位、4Kx 8 位以及74138譯碼器和各種門電路(自定),畫出CPUt存儲(chǔ)器連接圖。要求: (1)最大4K地址空間為系統(tǒng)程序區(qū)，與其相鄰2K地址空間為用戶程序區(qū)。 (2)合理選用上述存儲(chǔ)芯片，說明各選幾片？寫出每片存儲(chǔ)芯片的地址圍。 (3)詳細(xì)畫出存儲(chǔ)芯片的片選邏輯。A i A0PD/ProgrROMCSDn D0G 2AG2B上V6YoAi A074138. CP島構(gòu)如下圖所示，其中有一個(gè)累加寄存器 AC 一個(gè)狀態(tài)條件寄存器和其他4個(gè)寄存器，各部件之間的連線表

19、示數(shù)據(jù)通路，箭頭表示信息傳送方向標(biāo)明4個(gè)寄存器的名稱。簡述指令從主存取出送到控制器的數(shù)據(jù)通路。簡述數(shù)據(jù)在運(yùn)算器和主存之間進(jìn)行存取訪問的數(shù)據(jù)通路答：(1): a為數(shù)據(jù)緩沖寄存器DR, b為指令寄存器IR, c為主存地址寄存器，d 為程序計(jì)數(shù)器PC。(2):主存一緩沖寄存器DR一指令寄存器一操作控制器(3):存儲(chǔ)器讀：M-DR-ALU-AC 存儲(chǔ)器寫：AC-DR-M2.設(shè)計(jì)算機(jī)的CPU(據(jù)通路及其與存儲(chǔ)器的連接結(jié)構(gòu)如下圖所示，其中， R0- R3為通用寄存器，IR為指令寄存器，PC為程序計(jì)數(shù)器，SP為堆棧指針，C和D 為暫存器，MA時(shí)存儲(chǔ)器地址寄存器，MD時(shí)存儲(chǔ)器數(shù)據(jù)緩沖寄存器，AB為地址 總線，

20、DB為數(shù)據(jù)總線，CB為控制總線。試寫出指令LOAD R1 (R2)的執(zhí)行流程。指令功能為數(shù)據(jù)傳送操作，其中， R1 為采用寄存器尋址的目的操作數(shù)，(R2)為采用寄存器間接尋址的源操作數(shù)。15.設(shè)CPU共有16根地址線，8根數(shù)據(jù)線, 并用MREQ （低電平有效）作訪存控制信 號(hào)，R/-W作讀/寫命令信號(hào)（高電平為讀， 低電平為寫），現(xiàn)有這些存儲(chǔ)芯片： ROM （2KX8位，4KX4位，8KX8位）， RAM （1KX4位，2KX8位，4KX8位）， 及74138譯碼器和其他門電路（門電路自 定）。試從上述規(guī)格中選用合適的芯片，畫出CPU和存儲(chǔ)芯片的連接圖。要求如下：（1）最小4K地址為系統(tǒng)程序區(qū)

21、, 44196-16383地址范圍為用戶程序區(qū)：（2）指出選用的存儲(chǔ)芯片類型及數(shù)量；A| i* A* A? 1, A.j Aj .h A( 000 0000000000000000011I1IIILI1II0 0 0 ()00000000000-相翱LiKKg也;1 用戶程序區(qū)第二步.根掘地址舐刖的容曼及其在訐算機(jī)系維中的作用.需定最小 最小前經(jīng)程序區(qū)選行訓(xùn)4K X行幺相鄰的12KH用戶盤序區(qū)選抨3月4K X8位RAIL第三鼻 甘悅CIW地址線.FCPI . .l.r Jr.；. -A11-r. 72J：4K x 400MI34K X MZItA M的地址線相珪.第四步,形成升送信號(hào)將7413*詳科耨的先制端 N*+5V，*G1A0G 2E分期辦15科M R KQXPLI的寓14A 13rAi 2分擅接在洋碼新的GR八蠕一”作為并聯(lián)的兩片BOM的片選信號(hào)V1/VAY3分別作為出用版片RA Mfttj片選佶r-i TI 附加練習(xí)：1.在機(jī)器數(shù) 中，零的表示形式是唯一的。A原碼 B 補(bǔ)碼 C 移碼 D 反碼2,若十進(jìn)制數(shù)為-80 ,則其對(duì)應(yīng)的8位補(bǔ)碼兇補(bǔ)為（）A.11010000B.10110000C.10101111D,01010000.在計(jì)算機(jī)中磁盤存儲(chǔ)器一般用作（）A,主存B,高速緩存C,輔存D,只讀存儲(chǔ)器4,