存儲器組織ppt課件

1、第五章 存儲器組織電子信息科學(xué)與技術(shù)張愛萍 存儲器概述 半導(dǎo)體存儲器 主存儲器設(shè)計 高速緩沖存儲器及虛擬存儲器本章主要教學(xué)內(nèi)容第5章一、存儲器根本概念存儲基元 存儲一位二進制信息的最小物理基體叫存儲基元。存儲基元由一個雙穩(wěn)態(tài)半導(dǎo)體電路或一個CMOS晶體管或磁性資料來實現(xiàn)。存儲單元 假設(shè)干個存儲基元組成一個存儲單元，一個存儲單元可以放一個字節(jié)，一個存儲單元有一個對應(yīng)的地址編號。存儲體 許多存儲單元可構(gòu)成一個存儲體或者存儲矩陣。存儲器 由存儲體與其相應(yīng)的控制電路配合構(gòu)成。1 存儲器概述第5章二、存儲器分類存儲器內(nèi)存儲器外存儲器外設(shè)隨機存儲器RAMRandom Access Memory只讀存儲器R

2、OMRead OnlyMemory靜態(tài)存儲器SRAM動態(tài)存儲器DRAM掩膜ROM可編程PROM可多次編程EPROM電可擦除EEPROM閃速ROM硬盤軟盤磁帶光盤半導(dǎo)體存儲器第5章第5章內(nèi)存儲器特點：1、存放正在運轉(zhuǎn)的程序和數(shù)據(jù)；2、最大容量取決于CPU地址總線的數(shù)目，容量小，速度快，價錢高；3、不需求接口直接與CPU總線相連。外存儲器特點：1、存放暫時不需求運轉(zhuǎn)的程序和數(shù)據(jù)；2、經(jīng)過接口和CPU銜接；3、存取容量大，價錢小，存取速度慢。第5章ROM只讀存儲器Read Only Memory)1)、內(nèi)容只可讀出不可寫入；2)、最大優(yōu)點是所存信息可長期保管，斷電時，ROM中的信息不會消逝；3)、主

3、要用于存放各種系統(tǒng)軟件、運用程序和常數(shù)、表格等。RAM隨機讀寫存儲器Random Access Memory)1)、內(nèi)容可讀出、寫入或改寫，運用靈敏；2)、主要用于存放各種現(xiàn)場的輸入、輸出數(shù)據(jù)、中間計算結(jié)果及作堆棧用等暫時或者緩沖存儲；3)、掉電后內(nèi)容喪失。三、存儲器的性能目的存儲器容量: 2pq, 其中p為半導(dǎo)體存儲器芯片的地址線數(shù)目，q為存儲器芯片的數(shù)據(jù)線數(shù)目 計算機內(nèi)的存儲器容量通常以字節(jié)Byte)為單位，容量較大時可用KB、MB、GB表示。例如: 1KB=2108bit 2Kb=2111bit 32KB第5章2、存取速度存取時間 從CPU給存儲器開場發(fā)出命令，到完成讀寫操作所閱歷的時間

4、，高速為20ns,中速為60-100ns,低速為100ns以上。存取周期 指延續(xù)兩次獨立的存儲器讀/寫操作所需的最小時間間隔。由于存儲器在完成讀寫操作之后需求恢復(fù)一段時間，所以存儲周期略大于存取時間。第5章第5章3、功耗 功耗通常是指每個存儲單元耗費的功率，單位為微瓦/位W/位或者毫瓦/位mW/位4、可靠性 可靠性普通是指對電磁場及溫度變化等的抗干擾才干，用平均缺點間隔時間(mean time between failure,簡寫MTBF) 來衡量，普通平均無缺點時間為數(shù)千小時以上。5、集成度 存儲器芯片的集成度越高，所需的芯片數(shù)目越少第5章6、性能比存儲容量MB訪問時間S不同類型存儲器的性能

5、比較10-310110-110-50.11101001000軟盤磁帶硬盤光盤RAM/ROM磁帶技術(shù)磁盤技術(shù)半導(dǎo)體技術(shù)第5章1.要求： 系統(tǒng)對存儲器的要求是容量大、速度快、本錢低，但這三者在同一個存儲器中不可兼得。2.處理： 采用分級存儲器構(gòu)造，通常將存儲器分CPU內(nèi)部存放器組、高速緩沖存儲器、主存儲器和外存存儲器四級.四、 存儲器系統(tǒng)的組織構(gòu)造第5章Cache 高速緩沖存儲器 Cache 是位于CPU和主存DRAM之間規(guī)模較小、速度很高的靜態(tài)存儲器SRAM。 在Cache中通常存放CPU當(dāng)前用的最多的程序和數(shù)據(jù)，是使CPU能以最高的速度任務(wù)。 設(shè)置高速緩沖存儲器是高檔微型計算機中最常用的一種方

6、法，目前普通也將它們或它們的一部分制造在CPU芯片中。存放器組高速緩存Cache系統(tǒng)主存儲器硬盤磁盤存儲器磁帶存儲設(shè)備光盤存儲設(shè)備微型計算機系統(tǒng)中的存儲器層次在CPU內(nèi)部的通用存放器集成度小的靜態(tài)RAM簡稱內(nèi)存，用于存放運轉(zhuǎn)的程序和數(shù)據(jù)紅區(qū)為半導(dǎo)體存儲器綠區(qū)其它介質(zhì)存儲器2 半導(dǎo)體存儲器一、RAM存儲器芯片的普通構(gòu)造 地址譯碼器存儲體數(shù)據(jù)緩沖器012n-101m控制邏輯CSR/Wn位地址m位數(shù)據(jù)圖 RAM的根本構(gòu)造OE第5章存儲體： 是存儲器的中心，由假設(shè)干個存儲單元組成；每個存儲單元都是以字節(jié)的方式組織存儲器；每個存儲單元都有一個特定的地址；存儲體的容量取決于地址線數(shù)目。數(shù)據(jù)緩沖器： 用來暫

7、存來自CPU的寫入數(shù)據(jù)或從存儲體內(nèi)讀出的數(shù)據(jù)，是雙向的。暫存的目的是為了協(xié)調(diào)CPU與存儲器之間速度上的差別。第5章 地址譯碼器： 接納來自CPU的n位地址信息，經(jīng)譯碼后產(chǎn)生2n個地址選擇信號，實現(xiàn)對存儲單元的選址。譯碼方法： 單譯碼方式：僅用一個譯碼器，適用于小容量存儲器； 雙譯碼方式：運用X、Y兩個譯碼器。采用二維編碼方案，存儲單元以矩陣陳列，由X、Y選擇線獨一確定某一存儲單元。 優(yōu)點：減少譯碼選擇線，提高集成度，適用于大容量存儲器； 缺陷：添加驅(qū)動電路。第5章第5章圖 雙譯碼構(gòu)造 控制邏輯電路： 接納片選信號CS及來自CPU的讀/寫控制信 號，經(jīng)控制電路綜合處置后，發(fā)出一組時序信號來控制存

8、儲器的讀、寫操作。CS為低電平芯片被選中。第5章二、隨機存儲器RAM1、靜態(tài)存儲器SRAM(Static Random Access Memory) 原理：利用雙穩(wěn)態(tài)MOS管觸發(fā)器電路來表示二進制信息的， 靜態(tài)RAM的根本存儲電路即存儲元普通是由6個MOS管組成的雙穩(wěn)態(tài)電路。第5章圖 SRAM根本存儲電路 電路中T1、T2為任務(wù)管，構(gòu)成一個雙穩(wěn)態(tài)觸發(fā)器，T3、T4分別為T1、T2的負(fù)載電阻。T1、T2、T3、T4構(gòu)成的雙穩(wěn)態(tài)觸發(fā)器可以存儲1位二進制信息。T5、T6為兩個控制門，起開關(guān)作用。 :4213/jsjzcyl/resource/cai/素材庫/fig/Flas

9、h/3-2.swf特點：1存取速度快，常用于作為高速緩沖存儲器Cache2可讀寫，斷電后信息喪失；3集成度小(在主板上占用一定面積)，功耗大,速度快單片存儲容量小, 高穩(wěn)定性，不用刷新，可提高整體的任務(wù)效率。典型芯片： 61162K8位 62648K8位 6212816K8位 6225632K8位 INTEL2114(1K 4位第5章圖 SRAM的內(nèi)部構(gòu)造(以2114為例32*32的存儲矩陣行譯碼器列譯碼器讀/寫控 制三態(tài)數(shù)據(jù)緩沖器A0A41232 R/W CS A9 A8 A7 A6 A51 2 32輸入/輸出數(shù) 據(jù)OE62648K8位NCA12A7A6A5A4A3A2A1A0D0D1D2地

10、12345678910111213142827262524232221201918171615VccWECS2A8A9A11OEA10CS1D7D6D5D4D3 6264芯片引腳圖OE 輸出允許信號線 只需當(dāng)OE = 0 時，才允許芯片將某單元的數(shù)據(jù)送到數(shù)據(jù)線上。WE 寫允許信號線 WE = 0 時，允許將數(shù)據(jù)寫入芯片：WE =1 時，允許芯片的數(shù)據(jù)讀出。D0D7：雙向數(shù)據(jù)線 決議芯片中每個存儲單元存儲了多少二進制位，運用時與總線的數(shù)據(jù)線相連。第5章WECS1CS2OED0D70011寫入1010讀出011010三態(tài)（高阻）表 6264真值表第5章任務(wù)過程寫入數(shù)據(jù)：在芯片的 A12A0上加上要

11、寫入單元的地址；在D7D0上加上要寫入的數(shù)據(jù)；使CS1和CS2同時有效；在WE上加上有效的低電平，OE無效高電平。A12A0CS1CS2WED7D0第5章動態(tài)存儲器DRAM (Dynamic Random Access Memory) 存儲原理：利用電路中的柵極電容來保管信息，信號“1表示電容上有電荷，信號“0表示電容上無電荷。CQ行線圖 單管動態(tài)存儲電路位線CD第5章:4213/jsjzcyl/resource/cai/素材庫/fig/Flash/3-6.swf特點：1由于采用對電容的充放電，存放信息，較SRAM存取速度慢；2可讀寫，失電后信息喪失；3功耗小，集成度

12、高，單片存儲容量大，常用作內(nèi)存條；DRAM芯片集成度高，存儲容量大，因此要求地址線引腳數(shù)量多。 DRAM芯片常將地址輸入信號分成兩組，采用兩路復(fù)用鎖存方式，即分兩次把地址送入芯片內(nèi)部鎖存起來，以減少引腳數(shù)量。第5章典型芯片：211616K 1位 2164A64K 1位4定時對DRAM進展刷新DRAM的刷新刷新就是不斷地每隔一定時間普通每隔2ms對DRAM的一切單元進展讀出，經(jīng)讀出放大器放大后再重新寫入原電路中，以維持電容上的電荷，進而使所存信息堅持不變。對DRAM的刷新是按行進展的，每刷新一次的時間稱為刷新周期。從上一次對整個存儲器刷新終了到下一次對整個存儲器全部刷新一遍所用的時間間隔稱為最大

13、的刷新時間間隔，普通為2ms。第5章 2164A的引腳A7A0：地址引線復(fù)用 CPU對DRAM芯片尋址的地址信號分成行地址和列地址，分別由芯片上的地址線送入芯片內(nèi)部進展鎖存、譯碼而選中要尋址的單元。DIN、DOUT：數(shù)據(jù)線RAS、CAS：分別是行地址鎖存信號和列地址鎖存信號。WE：寫允許信號第5章任務(wù)過程讀出數(shù)據(jù)：RASCAS行地址列地址WE =1DOUT有效數(shù)據(jù)第5章三、只讀存儲器ROM第5章圖 ROM存儲器的普通構(gòu)造注：只需給定ROM一個地址碼，就有一個相應(yīng)的固定不變的數(shù)據(jù)輸出， 所以ROM也是一種編碼器。A0A100單元01單元02單元03單元D0D1D2D3地址譯碼器Vcc1. 掩膜R

14、OM由制造廠對芯片進展二次光刻而制成，通常采用MOS工藝制造，一旦制出廢品之后，其存貯的信息即可讀出運用，但用戶不能修正其芯片內(nèi)的內(nèi)容。運用場所：用于批量大的定型產(chǎn)品第5章00012. 可編程的ROM( PROM)圖 熔絲式PROM存儲電路根據(jù)用戶自已的需求寫入存儲信息。PROM中的存儲內(nèi)容一旦寫入就無法更改，是一種一次性寫入的只讀存儲器。運用場所：適用于小批量的定型產(chǎn)品。 第5章 只讀存儲器有多種類型，由于UVEPROM和EEPROM存儲容量大，可多次擦除后重新對它進展編程而寫入新的內(nèi)容，運用非常方便。尤其是廠家為用戶提供了獨立的擦除器、編程器或插在各種微型機上的編程卡，大大方便了用戶。第5

15、章第5章3.可多次編程的只讀存儲器EPROMErasable PROM 紫外線可擦除可編程只讀存儲器UVEPROM 特點：1只讀， 失電后信息不喪失；2紫外線透過窗口照射2030分鐘后，讀出各單元的內(nèi)容均為FFH時，芯片中內(nèi)容已被擦除；3信息擦除可重新灌入新的信息程序，可多次編程，比較靈敏。 典型芯片27XX 27162K8位，27648K 8位 第5章高阻5V12.5V高低編程制止數(shù)據(jù)輸出5V12.5V低低編程校驗數(shù)據(jù)輸入5V12.5V高由低到高脈沖編程高阻5V5V無關(guān)高維持高阻5V5V高無關(guān)輸出制止數(shù)據(jù)輸出5V5V低低讀D0D7VCC VPP PGM 信號線任務(wù)方式OE第5章存儲器與微處置

16、器的銜接方法一(以2764為例)譯碼A12-A0A12-A0CEAn-A13OEIO/MRD2764第5章譯碼A12-A0A12-A0OEAn-A13CEIO/MRD2764存儲器與微處置器的銜接方法二(以2764為例)第5章譯碼A12-A0A12-A0CEAn-A13OEIO/M2764存儲器與微處置器的銜接方法三(以2764為例)第5章2. 電可擦除可編程只讀存儲器EEPROM特點：1只讀， 失電后信息不喪失；2加特定電后，可有選擇地擦除信息；3信息擦除可寫入新的信息程序，可改100-10000次，速度快；4在智能化儀器儀表、控制安裝、單片機測控等運用。典型芯片28XX28162K8位，2

17、8648K 8位第5章圖 2864的引腳第5章表 2864的任務(wù)方式第5章3主存儲器設(shè)計一、設(shè)計主要思索的問題一CPU總線的帶負(fù)載才干CPU經(jīng)過總線與內(nèi)存、I/O接口芯片銜接。8086系統(tǒng)常運用8282地址鎖存器和8286數(shù)據(jù)驅(qū)動器以添加總線的驅(qū)動才干。 二內(nèi)存與CPU銜接時的速度匹配 對CPU來說，讀/寫存儲器的操作都有固定的時序。 第5章三內(nèi)存容量的配置、地址分配 1. 內(nèi)存容量配置 CPU尋址才干地址總線的條數(shù) 軟件的大小對于通用計算機，這項不作為主要要素 2. 區(qū)域的分配: RAM ROM 3. 數(shù)據(jù)組織 按字節(jié)組織 16位數(shù)據(jù)，低位字節(jié)在前，高位字節(jié)在后，存儲器奇偶分體四存儲器芯片選

18、擇 根據(jù)微機系統(tǒng)對主存儲器的容量和速度以及所存放程序的不同等方面的要求來確定存儲器芯片。它包括芯片型號和容量的選擇。 第5章00000H3FFFFH40000H9FFFFHA0000HBFFFFHC0000HEFFFFHF0000HF6000HFFFFFHRAM640KBROM256KB保管128KB 系統(tǒng)板上 RAM 256KBI/O通道中擴展 RAM 384KB 保管的 RAM 128KB 擴展 ROM 200KB 16KB 根本 ROM40KBIBM-PC機內(nèi)存配置第5章ROM子系統(tǒng)第5章系統(tǒng)板上的ROM電路第5章ROM子系統(tǒng)中譯碼器管理的存儲器地址第5章IBM-PC/XT的讀寫存儲器子

19、系統(tǒng)的組成框圖第5章不同CPU的尋址范圍虛地址維護方式第5章第5章二、存儲器的擴展 在實踐運用中，由于單片存儲芯片的容量總是有限的，很難滿足實踐存儲容量的要求，因此需求將假設(shè)干個存儲芯片銜接在一同，構(gòu)成大容量的存儲器。存儲器的擴展通常有位擴展、字?jǐn)U展，以及字和位同時擴展三種方式。 位擴展是指添加存儲字長。位擴展可利用芯片地址并聯(lián)的方式實現(xiàn)，即將各芯片的數(shù)據(jù)線分別接到數(shù)據(jù)總線的各位，而各芯片的地址線、讀/寫信號線和片選信號線對應(yīng)地并聯(lián)在一同。 1位擴展例5.1:用兩片1K4b的SRAM芯片2114，組成1K8b的存儲器。 第5章1KB存儲單元的地址 就是000H3FFH第5章2字?jǐn)U展 字?jǐn)U展是指

20、添加存儲器字的數(shù)量，字?jǐn)U展可利用芯片地址串聯(lián)的方式實現(xiàn)。【例5.2】 用兩片2K8b的RAM芯片6116組成4K8b的存儲器。 第5章1#芯片的地址范圍是000H7FFH，2#芯片的地址范圍是800HFFFH。 3字和位擴展 字和位擴展是字?jǐn)U展和位擴展的組合?！纠?.3】 用四片1K4b的RAM芯片2114，組成2K8b的存儲器。 第5章第5章第5章 可見，無論需求多大容量的存儲器系統(tǒng)，均可利用有限的存儲器芯片，經(jīng)過字和位的擴展來構(gòu)成。 第5章第5章三、CPU與存儲器的銜接地址線的銜接 CPU對存儲單元進展訪問，首先要選擇存儲器芯片，即片選。然后在被選中的芯片中選擇所要訪問的存儲單元。在硬件上

21、這種尋址的過程就是地址譯碼。譯碼分片外譯碼和片內(nèi)譯碼。片外譯碼CPU的高位地址線產(chǎn)生片選信號,用來選擇存儲器芯片 ；片內(nèi)譯碼存儲器的地址線直接與CPU的低位地址線相連，用來選擇芯片內(nèi)的存儲單元。 片內(nèi)譯碼由存儲器內(nèi)置的譯碼器完成，而片外譯碼那么需求由用戶設(shè)計譯碼電路完成。常用的譯碼電路：1、與非門或&2、非門3、或非門1或4、 74LSABCG1G2AG2BY0Y1Y7當(dāng)G1=1，G2A=0，G2B=0Y7=0 1 1 1Y6=0 1 1 0Y5=0 1 0 1Y4=0 1 0 0Y3=0 0 1 1Y2=0 0 1 0Y1=0 0 0 1Y0=0 0 0 0 C B A 圖 74LS引腳圖表

22、 74LS的邏輯功能片外譯碼的方法：1全譯碼法除片內(nèi)地址線外，其他高位地址線全部接到片外譯碼電路中參與譯碼，構(gòu)成片選信號。存儲芯片中的任一單元都有獨一確實定的地址 。例5.4：經(jīng)過以下圖銜接可將6116SRAM放在8088CPU固定的地址區(qū)域 A0A10CSA11A196116CPU全譯碼法的優(yōu)點是可以使每片或組芯片的地址范圍不僅是獨一確定的，而且也是延續(xù)的，不會產(chǎn)生地址重疊景象，但對譯碼電路要求較高。 例 書5.4、5.5 第5章第5章2部分譯碼法 除片內(nèi)地址線外，部分高位地址不是全部高位地址接到片外譯碼電路中參與譯碼，構(gòu)成片選信號。對應(yīng)于存儲芯片中的單元可有多個地址 A0A10CPUCSA

23、11A176116例：以下圖中A18，A19沒有參與譯碼C0000HC07FFH A18，A19=1，16116SRAM 對應(yīng)了4個地址空間。即：00000H007FFH A18，A19=0，040000H407FFH A18，A19=0，180000H807FFH A18，A19=1，0第5章3線選法：直接將高位地址線或接反相器接到存儲器芯片的片選CS，用地址線的低位實現(xiàn)對芯片的片內(nèi)地址選擇。每一根地址線選通一塊芯片，這種方法稱為線選法。例：用6232(4KB)的存儲器芯片來實現(xiàn)16KB的存儲系統(tǒng)(16232CS6232CS6232CS6232CSCPUA0A11A12A13A14A1512

24、34存儲器4地址范圍存儲器3地址范圍存儲器2地址范圍存儲器1地址范圍存儲器地址的構(gòu)成A15 A14 A13 A12A11- A0地址范圍0 1 1 1 0-07000H0 1 1 1 1-17FFFH1 0 1 10-0B000H1 0 1 11-1BFFFH1 1 0 10-0D000H1 1 0 11-1DFFFH1 1 1 00-0E000H1 1 1 01-1EFFFH第5章線選法的優(yōu)點是銜接簡單，選擇芯片無需專門的譯碼電路。線選法的缺陷是把地址空間分成了相互隔離的區(qū)域，不能充分利用系統(tǒng)的存儲空間。即尋址才干的利用率太低,使大量地址空間浪費，在運用時要予以留意。運用場所：當(dāng)存儲器容量不

25、大，所運用的存儲芯片數(shù)量不多，而CPU尋址空間遠遠大于存儲器容量時。第5章三種譯碼法的選擇：在系統(tǒng)中假設(shè)不要求提供CPU可直接尋址的全部存儲單元，那么可采用線選法或部分譯碼法，否那么采用全譯碼法。 第5章第5章2. 數(shù)據(jù) 線的銜接 1 當(dāng)CPU的數(shù)據(jù)線條數(shù)與單片存儲器的數(shù)據(jù)線條數(shù)一樣時，將數(shù)據(jù)線對位直接銜接。例：D0D7D0D7CPU存儲器27168088第5章2 當(dāng)CPU的數(shù)據(jù)線條數(shù)和存儲器個數(shù)相等時，將多個存儲器的數(shù)據(jù)線組合起來與CPU數(shù)據(jù)線對位銜接。例：CPUD0D7存儲器80882164D DA0A19地址譯碼3. 控制 線的銜接 RAM：RD和OE接，或者將OE直接接地； WR和WE

26、接； CE接地址譯碼器輸出。 ROM： 通常有兩條控制線CE和OE, 其中CE用于片選， OE的接法有兩種，一種直接接地，另一 種與CPU的 RD銜接。第5章四、存儲器的擴展設(shè)計舉例進展存儲器擴展設(shè)計時，通常按以下步驟進展。 根據(jù)系統(tǒng)實踐裝機存儲容量，確定存儲器在整個存儲空間中的位置。 選擇適宜的存儲器芯片，列出地址分配表。 按照地址分配表選用譯碼器件，畫出相應(yīng)的地址位圖，依次確定片選和片內(nèi)單元的地址線，進而畫出片選譯碼電路。 畫出存儲器與CPU系統(tǒng)總線的銜接圖。 第5章【例】 為某8位機地址總線為16位設(shè)計一個32KB容量的存儲器。要求采用2732芯片構(gòu)成8KB EPROM區(qū)，地址從0000H開場；采用6264芯片構(gòu)成24KB RAM區(qū)，地址從2000H開場。片選信號采用全譯碼法。解：第一步，確定實現(xiàn)24KB RAM存儲體所需求的RAM芯片的數(shù)量。 由于每片6264提供2138位的存儲容量，所以實現(xiàn)24KB存儲容量所需求的RAM芯片數(shù)量是 RAM數(shù)量= =3片 第5章第二步，確定實現(xiàn)8KB ROM存儲體所需求的EPROM芯片數(shù)量。由于每片2732提供2128位的存儲容量，所以實現(xiàn)8KB存儲容量所需求的EPROM芯片數(shù)量是 EPROM數(shù)量= =2片 第三步，存儲器芯片片選擇信號的產(chǎn)生及電路設(shè)計。采用74LS譯碼器全譯碼的方法產(chǎn)生