數(shù)字電路課件：第3章門電路

1、第三章 門 電 路杭州電子科技大學(xué)電子信息學(xué)院 教材原著：數(shù)字電路 龔之春 編著第三章 門電路現(xiàn)代數(shù)字集成電路，就是在半導(dǎo)體硅一類材料的芯片上，用特殊工藝制造出大量晶體管，同時(shí)布上適當(dāng)?shù)倪B線，再經(jīng)測(cè)試和封裝而成。數(shù)字集成電路中晶體管工作在開關(guān)狀態(tài)模擬電路中晶體管工作在線性狀態(tài)3-1 晶體管的開關(guān)特性及反相器二極管三極管一、二極管開關(guān)特性正向閾值對(duì)硅管約為0.70.8V對(duì)鍺管約為0.3V1、二極管特點(diǎn)二極管的近似特性曲線導(dǎo)通區(qū)：導(dǎo)通內(nèi)阻，約數(shù)十歐截止區(qū)：反向內(nèi)阻，約數(shù)千歐反向擊穿區(qū)：擊穿內(nèi)阻，約數(shù)歐0.70.8V 硅管0.3V 鍺管(1)加正向電壓VF時(shí)，二極管導(dǎo)通，管壓降VD可忽略。二極 管相

2、當(dāng)于一個(gè)閉合的開關(guān)。非理想情況下，導(dǎo)通壓降：0.70.8V 硅管0.3V 鍺管 可見，二極管在電路中表現(xiàn)為一個(gè)受外加電壓vi控制的開關(guān)。當(dāng)外加電壓vi為一脈沖信號(hào)時(shí)，二極管將隨著脈沖電壓的變化在“開”態(tài)與“關(guān)”態(tài)之間轉(zhuǎn)換。tON：截止到導(dǎo)通所需要的時(shí)間；較小tOFF：導(dǎo)通到截止所需要的時(shí)間；較大，幾納秒 (2)加反向電壓VR時(shí)，二極管截止，反向電流IS可忽略。 二極管相當(dāng)于一個(gè)斷開的開關(guān)。1.PN結(jié)加正向電壓時(shí)的導(dǎo)電情況 PN結(jié)加正向電壓時(shí)的導(dǎo)電情況如圖所示。外電場內(nèi)電場內(nèi)電場IFPN結(jié)特性:單向?qū)щ娦?、肖特基二極管肖特基二極管是一種專門設(shè)計(jì)的、開關(guān)時(shí)間極短的二極管，開關(guān)時(shí)間tOFF僅為10

3、0ps。另外，肖特基二極管的正向閾值電壓Vth約為0.3V，也比硅管的低1、晶體管特性二、 三極管(BJT)的開關(guān)特性0.70.8V 硅管0.3V 鍺管兩個(gè)PN結(jié)都是正偏的0.3V0.1V0.8V0.3V0.3V 硅管0.1V 鍺管三極管飽和時(shí)：飽和晶體管的等效電路BCE忽略飽和壓降，C點(diǎn)相當(dāng)于接地。三極管截止時(shí)等效電路：CBEC和E點(diǎn)相當(dāng)于斷開。三、場效應(yīng)管（FET）開關(guān)結(jié)型場效應(yīng)管（J-FET）：用于分立的脈沖電路及 模擬集成電路金屬氧化物半導(dǎo)體場效應(yīng)管（MOS-FET）：用于數(shù)字集成電路常用的N溝道增強(qiáng)型MOS管構(gòu)成的反向器反向器的傳輸時(shí)延不論是晶體管或是場效應(yīng)管的開關(guān)電路，當(dāng)計(jì)及分布電

4、容及管子的開關(guān)惰性后，電路的輸入、輸出波形都不可能躍變，而且輸出總是滯后于輸入。反向器的平均時(shí)延為：第二節(jié) 早期門電路一、二極管門電路二極管門電路的缺點(diǎn)：1、與門的輸出低電平要上浮0.7V, 而或門的輸出高電平要下移0.7V 不利于實(shí)行多級(jí)邏輯運(yùn)算二、二極管晶體管邏輯門（DTL）與門非門優(yōu)點(diǎn)：實(shí)行多級(jí)邏輯運(yùn)算，電平不會(huì)上浮或者下移。缺點(diǎn)：因?yàn)轱柡凸艿南r(shí)間長，門的傳輸時(shí)延大，可達(dá)25ns無源上拉電阻輸出3-3 晶體管晶體管邏輯門（TTL）早期門電路：由分立的晶體管和電阻、二極管等構(gòu)成， 體積較大，性能不夠理想混合集成電路：可以部分集成，體積有所縮小， 性能得到改進(jìn)集成邏輯門：所有元器件，連同

5、相應(yīng)布線，都可集成在 一小片硅芯片上，形成真正的集成邏輯門， 即集成塊（IC）1、標(biāo)準(zhǔn)型TTL門電路TTL與非門的基本結(jié)構(gòu)+VV12312312313DTR輸入級(jí)輸出級(jí)中間級(jí)T4Tc22R3b1BRc4Aoe211k1.6kVc2TCCVR（+5V）e24k130以2輸入與非門（1/4 7400)為代表A=0V，V0=3.6V。A=5V，V0=0.3V。TTL電路54系列：軍用品， 工作溫度范圍74系列：民用品（工業(yè)用） 工作溫度范圍溫度會(huì)使各參數(shù)發(fā)生變化，但總的變化不會(huì)超出圖示區(qū)域范圍傳輸時(shí)延 ，用來說明輸出波形相對(duì)于輸入波形延遲的概念TTL與非門多余輸入端的處理一般不讓多余的輸入端懸空，容

6、易拾取干擾信號(hào)，造成邏輯功能混亂圖3.5.32 TTL或非門的電路二、TTL門電路的外部特性及參數(shù)1、電壓轉(zhuǎn)換特性、噪聲容限及傳輸時(shí)延電壓轉(zhuǎn)換特性又稱為電壓傳輸特性，它就是門的輸出電壓隨輸入電壓變化的曲線74系列不同類型的TTL與非門的轉(zhuǎn)換特性轉(zhuǎn)換區(qū)輸入信號(hào)的關(guān)門（截止）電平VI ,三極管導(dǎo)通。轉(zhuǎn)換區(qū)門的輸入閾值電平Vth: 曲線轉(zhuǎn)折的中點(diǎn)所對(duì)應(yīng)的輸入電壓對(duì)LS型約為1.0V 對(duì)S型約為1.3V 對(duì)F型約為1.5V 對(duì)標(biāo)準(zhǔn)型約為1.4V各類74系列TTL電路輸入、輸出電平的極限值電流參數(shù)：流入為正，流出為負(fù)OFFVONVTTL的門與門之間的級(jí)聯(lián)，必須滿足：前級(jí)輸出邏輯電平，一定要落在后級(jí)輸入邏

7、輯電平允許范圍之內(nèi)，如LS-TTL0.5V高電平噪聲容限低電平噪聲容限0.5V扇出系數(shù)： （反映負(fù)載能力強(qiáng)弱）:定義：門電路驅(qū)動(dòng)同類門的數(shù)目。低電平時(shí)的扇出系數(shù)驅(qū)動(dòng)門最大輸出低電平電流（灌電流）負(fù)載門最大低電平輸入電流高電平時(shí)的扇出系數(shù)驅(qū)動(dòng)門最大輸出高電平電流（拉電流）負(fù)載門最大高電平輸入電流兩個(gè)值以絕對(duì)值較小的作為門電路的標(biāo)稱扇出系數(shù)標(biāo)準(zhǔn)型：10 S型：10 LS型：20 F型：33拉電流負(fù)載能力灌電流負(fù)載能力電源及功耗電源中的電流尖峰，會(huì)對(duì)整個(gè)數(shù)字系統(tǒng)造成干擾，必須對(duì)電源總線添加去耦措施：串接高頻電感或并接去耦電容，0.1uf。門截止時(shí)的功耗：門導(dǎo)通時(shí)的功耗：平均功耗：4、 輸入端的負(fù)載特

8、性 在實(shí)際使用時(shí)，有時(shí)需要在輸入端和地之間或輸入端和信號(hào)源低電平之間接入電阻RP。如圖3.5.21所示由圖可知，RP上的壓降即為反相器的輸入電壓vI，即 在RPR1（較?。┑臈l件下，vI隨RP幾乎線性上升。但當(dāng)vI上升到1.4V以后，T2和T5的發(fā)射結(jié)同時(shí)導(dǎo)通，將vB1鉗位在2.1V左右，此時(shí)vI不再隨RP的增加而上升。TTL反相器輸入端負(fù)載特性曲線如圖2.3.22所示。 故一般對(duì)于TTL門電路，若輸入端通過電阻接地，一般當(dāng)RP0.7K時(shí)，構(gòu)成低電平輸入方式；當(dāng)RP1.5K時(shí)，構(gòu)成高電平輸入方式。例: 電路如圖3.4.22所示，試寫出各個(gè)電路輸出端的表達(dá)式。解：若把兩門的輸出端并接起來高電平低

9、電平導(dǎo)通導(dǎo)通由于兩門的輸出均呈現(xiàn)低阻抗，并接后的電流 , 將大大超過晶體管的允許值，而使芯片燒壞。故嚴(yán)禁TTL圖騰柱輸出端并接使用三、TTL門的其他輸出、輸入結(jié)構(gòu)1 .集電極開路門OC門的結(jié)構(gòu)特點(diǎn)圖3.3.36 如圖3.3.36所示為OC門的電路和結(jié)構(gòu)和符號(hào)，輸出管的集電極開路允許輸出端并聯(lián)工作的集電極開路輸出和三態(tài)輸出結(jié)構(gòu)允許輸出端并聯(lián)工作的集電極開路輸出和三態(tài)輸出結(jié)構(gòu)集電極開路門（OC門）TTL 2輸入或非門（OC門）：74LS020.3V0.3V1V1V截止截止截止A、外接上拉電阻，使輸出F為高電平高電平低電平反向?qū)▽?dǎo)通低電平電路功能：或非門B、符號(hào)C、輸出并接線與功能d、外接負(fù)載電阻

10、RL的計(jì)算 外接電阻RL的取值合適與否，決定驅(qū)動(dòng)門輸出電平是否在允許值之內(nèi) 當(dāng)輸出為高電平時(shí)，所有的驅(qū)動(dòng)管都截止。RL取值不能太大，否則VOH會(huì)降低，小于VOH（min），如圖3.5.40所示a. 驅(qū)動(dòng)管輸出為高電平時(shí)圖3.5.40 輸出為高電平的情況VOHIOHIIH則圖3.5.40 輸出為高電平的情況VOHIOHIIH其中n驅(qū)動(dòng)管的個(gè)數(shù) m負(fù)載管輸入端的個(gè)數(shù)IOH每個(gè)OC門T5管截止時(shí)的漏電流；IIH負(fù)載門每個(gè)輸入端的高電平輸入電流b. 驅(qū)動(dòng)管輸出為低電平時(shí) 當(dāng)驅(qū)動(dòng)管輸出為低電平時(shí)，若只有一個(gè)驅(qū)動(dòng)門的T5管導(dǎo)通，則RL取值不能太小，否則VOL會(huì)提高，大于VOL（max），如圖3.5.41所

11、示則：圖3.5.41 輸出為高電平的情況VOLIOLIIL2、三態(tài)輸出門（3S門)A、三種輸出狀態(tài)高電平 1低電平 0高阻輸出狀態(tài) Z使能端選通端01截止截止電路的工作狀態(tài)完全受A的控制，0.3V1.0V截止截止高電平B、符號(hào)C、輸出有條件并接三態(tài)輸出標(biāo)記三態(tài)門的用途：可將多個(gè)三態(tài)門的輸出并接到一條總線（BUS）上，實(shí)現(xiàn)多路信號(hào)的串行傳送利用四總線緩沖器，將四路并行輸入數(shù)據(jù)D1、D2、D3、D4，變成串行數(shù)據(jù)出現(xiàn)在總線上，只要四個(gè)使能信號(hào)C1、C2、C3、C4輪流為低電平即可。圖3.5.50 數(shù)據(jù)的雙向傳輸五、集成電路的封裝一、互補(bǔ)MOS反相器（CMOS）兩管互為負(fù)載，故稱為互補(bǔ)MOS電路，因

12、此在電路中見不到電阻3-6 金屬氧化物半導(dǎo)體邏輯（MOSL）4000及14000系列，稱為標(biāo)準(zhǔn)系列，VDD可選318VHC及AC等系列，VDD則可選26V1.靜態(tài)CMOS門電路高電平導(dǎo)通截止低電平低電平低電平截止截止導(dǎo)通導(dǎo)通高電平 2.改進(jìn)電路均采用帶緩沖級(jí)的結(jié)構(gòu)，如圖3.3.23為帶緩沖級(jí)的CMOS與非門電路其他類型的CMOS邏輯門圖3.3.23 帶緩沖級(jí)的與非門帶緩沖級(jí)的CMOS門電路其輸出電阻、輸出高低電平均不受輸入端狀態(tài)的影響，電壓傳輸特性更陡。圖3.3.33為CMOS傳輸門的電路圖及邏輯符號(hào)。3.CMOS傳輸門其他類型的CMOS邏輯門其中T1為NMOS管， T2為PMOS管，C和C為

13、一對(duì)互補(bǔ)控制信號(hào)圖3.3.33 CMOS傳輸門電路結(jié)構(gòu)及邏輯符號(hào)4、三態(tài)輸出的CMOS門電路其他類型的CMOS邏輯門 其電路如圖3.3.38所示，這是三態(tài)反相器，也稱為輸出緩沖器，輸出的狀態(tài)不僅有高電平、低電平，還有第三態(tài)高阻態(tài)圖3.3.38 CMOS三態(tài)門的電路及符號(hào)5.OD門的邏輯符號(hào) 其他類型的CMOS邏輯門圖3.3.2 OD門的邏輯符號(hào)工作原理 在使用OD門時(shí)，一定要將輸出端通過電阻（叫做上拉電阻）接到電源上，如圖3.3.26所示OD門所以輸出為低電平。二、 NMOS門電路1NMOS非門邏輯關(guān)系： 輸入高電平，T1導(dǎo)通（2）當(dāng)輸入Vi為低電平0V時(shí)，2NMOS門電路（1）與非門 T1截止，輸出為高電平。 所以電路實(shí)現(xiàn)了非邏輯。0101BLA0011輸 入1110輸出 與非真值表（2）或非門0101BLA0011輸 入1000輸出 或