計(jì)算機(jī)組成基礎(chǔ)學(xué)習(xí)知識(shí)原理試卷及其規(guī)范標(biāo)準(zhǔn)答案

1、/.、選擇題.假定下列字符碼中有奇偶校驗(yàn)位，但沒有數(shù)據(jù)錯(cuò)誤，采用偶校校 驗(yàn)的字符碼是。A 11001011 B 11010110 C 11000001 D11001001. 8位定點(diǎn)字長的字，采用2的補(bǔ)碼表示時(shí)，一個(gè)字所能表示的整 數(shù)范圍是。A.T28+127B. T27 +127 C. T29+128D.-128+128.下面浮點(diǎn)運(yùn)算器的描述中正確的句子是： a）浮點(diǎn)運(yùn)算器可用階碼部件和尾數(shù)部件實(shí)現(xiàn) b）階碼部件可實(shí)現(xiàn)加、減、乘、除四種運(yùn)算 c）階碼部件只進(jìn)行階碼相加、相減和比較操作 d）尾數(shù)部件只進(jìn)行乘法和減法運(yùn)算.某計(jì)算機(jī)字長16位，它的存貯容量是64KB,若按字編址，那 么它的尋址范圍

2、是A. 64K B. 32K C. 64KB D. 32 KB.雙端口存儲(chǔ)器在 情況下會(huì)發(fā)生讀/寫沖突。a）左端口與右端口的地址碼不同b）左端口與右端口的地址碼相同c）左端口與右端口的數(shù)據(jù)碼不同d）左端口與右端口的數(shù)據(jù)碼相同.寄存器間接尋址方式中，操作數(shù)處在。A.通用寄存器 B.主存單元 C.程序計(jì)數(shù)器 D.堆棧.微程序控制器中，機(jī)器指令與微指令的關(guān)系是 。a）每一條機(jī)器指令由一條微指令來執(zhí)行b）每一條機(jī)器指令由一段微指令編寫的微程序來解釋執(zhí)行c）每一條機(jī)器指令組成的程序可由一條微指令來執(zhí)行d） 一條微指令由若干條機(jī)器指令組.按其數(shù)據(jù)流的傳遞過程和控制節(jié)拍來看，陣列乘法器可認(rèn)為是全用行運(yùn)算的乘

3、法器全并行運(yùn)算的乘法器串一并行運(yùn)算的乘法器并一用型運(yùn)算的乘法器.由于CPU內(nèi)部的操作速度較快，而CPU訪問一次主存所花的時(shí) 問較長，因此機(jī)器周期通常用 來規(guī)定。a）主存中讀取一個(gè)指令字的最短時(shí)間主存中讀取一個(gè)數(shù)據(jù)字的最長時(shí)間主存中寫入一個(gè)數(shù)據(jù)字的平均時(shí)間主存中讀取一個(gè)數(shù)據(jù)字的平均時(shí)間.程序控制類指令的功能是 。A進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算B進(jìn)行主存與CPU之間的數(shù)據(jù)傳送C 進(jìn)行CPU和I / O設(shè)備之間的數(shù)據(jù)傳送D改變程序執(zhí)行順序.從器件角度看，計(jì)算機(jī)經(jīng)歷了四代變化。但從系統(tǒng)結(jié)構(gòu)看，至今 絕大多數(shù)計(jì)算機(jī)仍屬于型計(jì)算機(jī)。A.并行B.馮.諾依曼C.智能D.實(shí)時(shí)處理.關(guān)運(yùn)算器的描述，是正確的。A.只做加

4、法B.只做算術(shù)運(yùn)算C.既做算術(shù)運(yùn)算又做邏輯運(yùn)算D.只做邏輯運(yùn)算.下列數(shù)中最小的數(shù)是。A. (100101) 2 B. (50) 8 C. (100010) bcd D. (625) 16. 4. 表示法主要用于表示浮點(diǎn)數(shù)中的階碼。A.原碼B.補(bǔ)碼C.反碼 D.移碼.長32位，其中1位符號(hào)位，31位表示尾數(shù)。若用定點(diǎn)小數(shù)表示， 則最大正小數(shù)為。A + (1 - 2-32)B + (1 - 2-31)C 2-32D 2-31.儲(chǔ)器是計(jì)算機(jī)系統(tǒng)中的記憶設(shè)備，它主要用來 。A.存放數(shù)據(jù)B.存放程序C.存放微程序D.存放數(shù)據(jù)和程序.以下四種類型指令中，執(zhí)行時(shí)間最長的是。A.RR型指令 B.RS型指令 C

5、.SS型指令D.程序控制指令.單地址指令為了完成兩個(gè)數(shù)的算術(shù)運(yùn)算，除地址指明的一個(gè)操作 數(shù)外，另一個(gè)操作數(shù)常采用 尋址方式。A.堆棧 B.立即 C.隱含D.間接.某計(jì)算機(jī)字長32位，其存儲(chǔ)容量為4MB,若按半字編址，它的 尋址范圍是。A 4MB B 2MB C 2M D 1M.貯器和CPU之間增加cache的目的是。A 解決CPU和主存之間的速度匹配問題B擴(kuò)大主存貯器容量C 擴(kuò)大CPU中通用寄存器的數(shù)量D既擴(kuò)大主存貯器容量，又?jǐn)U大 CPU中通用寄存器的數(shù)量、填空題. (26)io (63)16 (135)8的信用十進(jìn)制表示為A. Cache是一種A存儲(chǔ)器、是為了解決 CPU?口 B之間C上不匹

6、配而采用的一項(xiàng)重要硬件技術(shù)。.選擇型DMA空制器在物理上可以連接A 個(gè)設(shè)備、在邏輯上只允許連接B個(gè)設(shè)備，適合連接C設(shè)備。.指令格式是指指令用A 表示的結(jié)構(gòu)形式，通常由B字段和C字段組成。. DM所口 CPU分時(shí)使用內(nèi)存的三種方式是： A , B 2C.若浮點(diǎn)數(shù)格式中介碼的基數(shù)已定，尾數(shù)用規(guī)格化表示，浮點(diǎn)數(shù)的 表示范圍取決于A 的位數(shù)，精度取決于B 的位數(shù)。.指令格式中，操作碼字段表征指令的A,地址碼字段指示 B 。.模4交叉存儲(chǔ)器是一種A存儲(chǔ)器，它有B 個(gè)存儲(chǔ)模塊，每個(gè)模塊有它自己的地址存儲(chǔ)器，和 C寄存器。.按IEEE754標(biāo)準(zhǔn)，一個(gè)浮點(diǎn)數(shù)由 ,階碼E ,尾數(shù)m三部 分組成。其中階碼E的值等

7、于指數(shù)的 ，加上一個(gè)固定 c.儲(chǔ)器的技術(shù)指標(biāo)有 , , ,和存儲(chǔ)器帶寬。.指令操作碼字段表征指令的 ,而地址碼字段指示。. 一個(gè)定點(diǎn)數(shù)由 ?口 網(wǎng)部分組成。根據(jù)小數(shù)點(diǎn)位置不同，定點(diǎn)數(shù)有和純整數(shù)之分。.對存儲(chǔ)器的要求是, , 。為了解決這三方 面的矛盾計(jì)算機(jī)采用多級存儲(chǔ)體系結(jié)構(gòu)。.當(dāng)今的CPU芯片除了包括定點(diǎn)運(yùn)算器和控制器外，還包括 , 運(yùn)算器和 管理等部件。. RISC指令系統(tǒng)的最大特點(diǎn)是： ; ; 種類 少。只有取數(shù)/存數(shù)指令訪問存儲(chǔ)器。三、計(jì)算題.已知X= - 0. 1010, Y= +0. 1111,用補(bǔ)碼并行乘法或布斯算法求X*Y補(bǔ)的積， 并求出X*Y的積的真值。(提示：要求先寫出X、

8、Y的補(bǔ)碼形式，然后進(jìn)行補(bǔ)碼并 行乘法或布斯算法的計(jì)算).已知四位信息碼為1110,設(shè)計(jì)可糾一位錯(cuò)的海明碼。在傳送此海明校驗(yàn)碼的過程中，接收方收到數(shù)據(jù)后，進(jìn)行檢查結(jié)果&S=101, 說明什么問題？如何處理？.設(shè)有兩個(gè)浮點(diǎn)數(shù)Ni = 2j1 X Si , N = 2j2 X S2 ,其中階碼2位，階符1位， 尾數(shù)四位，數(shù)符一位。設(shè)：j 1 = (-10 ) 2 ,S 1 = ( +0.1001) 2j 2 = (+10 ) 2 ,S 2 = ( +0.1011) 2求：Ni XN ,寫出運(yùn)算步驟及結(jié)果，積的尾數(shù)占 4位，要規(guī)格化結(jié)果，用原碼陣列乘法器求尾數(shù)之積。.已知 x = - 0.01111

9、,y = +0. 11001,求x 補(bǔ)，-x 補(bǔ)，y 補(bǔ)，-y 補(bǔ) x + y = ? , x - y = ?.已知 x = - 0.01111 ,y = +0.11001,求x 補(bǔ)，-x 補(bǔ)，y 補(bǔ),-y 補(bǔ) x + y = ? , x - y = ?四、簡答題1、簡述一下中斷響應(yīng)的條件 2、某指令系統(tǒng)指令長度固定長度12位，操作碼部分長4位。試提出一種分配 方案，使指令系統(tǒng)有12條二地址指令，45條單地址指令和200條零地址指令。3.計(jì)算機(jī)中的存儲(chǔ)系統(tǒng)通常采用高速緩存（Cache）,其中Cache和主存之間的 映射關(guān)系有哪三種？這三種映射中哪種映射實(shí)現(xiàn)所需要硬件電路最少？它的缺 點(diǎn)是什么？

10、4.某指令系統(tǒng)指令長度固定長度12位，操作碼部分長4位。有人提出一種分配 方案，使指令系統(tǒng)有12條二地址指令，56條單地址指令和200條零地址指 令。此方案能否成功？如果成功寫出各種指令的操作碼范圍，如果不成功說明原因。五、綜合題1、指令格式如下所示，OP為操作碼字段，試分析指令格式特點(diǎn)31262218 1716 150OP源寄存器變址寄存器偏移量2、某機(jī)器中，已知配有一個(gè)地址空間為（0000 1FFF）16的ROME域，現(xiàn)在用一 個(gè)SRAMK片（8KX 8位）形成一個(gè)16Kx 16位的ROME域，起始地址為（2000）16 。假設(shè)SRAME片有CS和WE空制端，CPLM址總線A15A ,數(shù)據(jù)

11、總線 為25D0 ,控制信號(hào)為R / W （讀/寫），MREQ當(dāng)存儲(chǔ)器讀或?qū)憰r(shí)，該信 號(hào)指示地址總線上的地址是有效的）。要求：（1）滿足已知條件的存儲(chǔ)器，畫出地址譯碼方案。（2）畫出ROMf RAM同CPU連接圖。3、某計(jì)算機(jī)的數(shù)據(jù)通路如圖2所示，其中M 一主存，MBR一主存數(shù)據(jù)寄存器， MAR一主存地址寄存器， R0-R3通用寄存器，IR一指令寄存器，PC一程序計(jì)數(shù)器（具有自增能力），C、D-暫存器，ALU一算術(shù)邏輯單元（此處做加法器看待），移位器一左移、右移、直通傳送。所有雙向箭頭表示信息可以雙 向傳送。請按數(shù)據(jù)通路圖畫出“ ADD （R1）, （R2） +”指令的指令周期流程圖。該指令的

12、 含義是兩個(gè)數(shù)進(jìn)行求和操作。其中源操作地址在寄存器 R1中，目的操作數(shù)尋址 方式為自增型寄存器間接尋址（先取地址后加 1）。4、已知某種RAM芯片規(guī)格為4K*4 ,請用此芯片構(gòu)成一個(gè)8K*8的存儲(chǔ)器。畫 出存儲(chǔ)器與CPU的連線，門電路自選。如果此存儲(chǔ)器的首地址為1000H那么此存儲(chǔ)器最后一個(gè)存儲(chǔ)單元的地址為多少？5、某計(jì)算機(jī)有如下部件：ALU移位器,主存 M主存數(shù)據(jù)寄存器MDR主存地 址寄存器MAR指令寄存器IR,通用寄存器RR ,暫存器C和Do(1)請將各邏輯部件組成一個(gè)數(shù)據(jù)通路，并標(biāo)明數(shù)據(jù)流向。(2)畫出“ADDR, (R)”指令的指令周期流程圖，指令功能是(R)+(R)CR2MDRMAR

13、6、運(yùn)算器結(jié)構(gòu)如下圖所示，Ri , R2, R3是三個(gè)寄存器，A和B是兩個(gè)三選一 的多路開關(guān)，通路的選擇由AS。,ASi和BSo , BSi端控制，例如BSoBSi = 11時(shí)， 選才 R3 , BS0BS1 = 01時(shí)，選擇R1,ALU是算術(shù)/邏輯單元。S1S2為它的 兩個(gè)操作控制端。其功能如下：S1S2 = 00 時(shí)，ALU 輸出=AS1S2 = 01 時(shí)，ALU 輸出=A + BS1S2 = 10 時(shí)，ALU 輸出=A - BS1S2 = 11 時(shí)，ALU 輸出=A B 請?jiān)O(shè)計(jì)控制運(yùn)算器通路的水平微指令格式。練習(xí)題參考答案:一、選擇二、填空三、計(jì)算1、解： 兇補(bǔ)=1 . 0110, (1

14、 分)Y補(bǔ)=0.1111, 將數(shù)據(jù) X=(1) . 0110 Y=(0) . 1111,送入并行補(bǔ)碼乘法電路(1) . 0110X (0) . 1111(1)01100110(1)0110+(0)(0)(0)(0)(0)(1).01101010(1)0110X*Y補(bǔ)=1 . 01101010X*Y = - 0 . 100101102、解：因?yàn)?X+Y+1 y = 15 (-13) = -195四、簡答1、答：有中斷請求信號(hào)發(fā)生且該中斷請求未被屏蔽CPU處于開中斷狀態(tài)沒有更重要的事要處理(沒有優(yōu)先級更高的中斷請求或工作)CPU剛剛執(zhí)行的指令不是停機(jī)指令在一條指令結(jié)束時(shí)響應(yīng)2、答：00001011

15、:二地址指令11000000- 1110110Q 單地址指令111011010000111110010111 零地址指令3、答：全相聯(lián)映射、直接映射、組相聯(lián)映射。其中直接映射所需電路最少，但是操作過程 中Cache與主存數(shù)據(jù)替換過程中沖突率最高，是它的缺點(diǎn)。4、答：不成功，因?yàn)槿绻ＷC有12條二地址指令，56條單地址指令，那么最多還可以分配128條零地址指令。0000 1011:二地址指令11000000 11110111:單地址指令111110000000111111111111:零地址指令五、綜合1、解： (1)操作碼字段為6位，可指定26 = 64種操作，即64條指令。(2)單字長(32

16、)二地址指令。(3) 一個(gè)操作數(shù)在源寄存器(共 16個(gè))，另一個(gè)操作數(shù)在存儲(chǔ)器中(由變址寄存 器內(nèi)容+偏移量決定)，所以是RS型指令。2、解：存儲(chǔ)器地址空間分布如圖 1所示，分三組，每組 8K X 16位。由此可得存儲(chǔ)器方案要點(diǎn)如下：組內(nèi)地址：A12 A0 (A。為低位)；組號(hào)譯碼使用2 : 4譯碼器；RAM 1 , RAM 2各用兩片SRAM芯片位進(jìn)行并聯(lián)連接， 其中一片組成高8 位，另一片組成低 8位。用MREQ作為2 : 4譯碼器使能控制端，該信號(hào)低電平(有效)時(shí)，譯碼器工作。_ _CPU的R / W B 號(hào)與SRAM的 WE端連接，當(dāng) R / W = 1時(shí)存儲(chǔ)器執(zhí)行讀 操作，當(dāng)R /

17、W = 0時(shí)，存儲(chǔ)器執(zhí)行寫操作。如圖2圖10000IFFFZDOOJFFP 40005FFF 60007FFFMREQCRIWROMcsQlD* 1Ol5RAMBKX4RAM KX4Ji .I;1 RAM 8KX4RAM8KX4- 0一。3、解：“ADD (R1), (R2) +”指令是SS型指令，兩個(gè)操作數(shù)均在主存中。其中源操作數(shù)地址在R1中，所以是 R1間接尋址。目的操作數(shù)地址在R2中，由R2間接尋址，但 R2的內(nèi)容在取出操作數(shù)以后要加1進(jìn)行修改。指令周期流程圖如下:送指令地址PCMAR取指令“TMBRf瓦(PC)川1譯碼(花1)一 MAR取源操作數(shù)(7?X)*MAR取目的操作效一 MBR 一。加(C)+DAMBR修改 (D)+E -7?才4、解：(8K*8 ) / (4K*4 ) =4圖略。首地址1000H,末地址2FFFH5、解：(1)各功能部件聯(lián)結(jié)成如圖所示數(shù)據(jù)通路:(2)此指令為RS型指令，一個(gè)操作數(shù)在 相加結(jié)果放在Ri中。Ri中，另一個(gè)操作數(shù)在