PSoC系統(tǒng)中組織結(jié)構(gòu)及內(nèi)核原理分析ppt課件

1、PSoC系統(tǒng)構(gòu)造PSoC內(nèi)部可分為4部分：PSoC內(nèi)核可編程數(shù)字系統(tǒng)可編程模擬系統(tǒng)系統(tǒng)資源PSoC總體構(gòu)造圖 PSoC內(nèi)核包括：CPU內(nèi)核、SRAM、監(jiān)控ROMSROM、Flash存儲(chǔ)器、中斷控制器、睡眠與看門狗、一組時(shí)鐘源CPU內(nèi)核M8C采用哈佛Harvard構(gòu)造全面可配置的內(nèi)部CPU時(shí)鐘2KB32KB的Flash128B2KB的SRAMCPU內(nèi)核可對(duì)一切用戶單元組成的特殊功能存放器進(jìn)展存取操作，這一才干使PSoC能對(duì)其一切用戶模塊進(jìn)展全面重構(gòu)內(nèi)核的功能部件可由系統(tǒng)總線經(jīng)過通用I/O口與外部引腳構(gòu)成銜接每個(gè)引腳具有8中不同的驅(qū)動(dòng)方式，不同的驅(qū)動(dòng)方式為外部銜接提供了強(qiáng)大的靈敏性，引腳上高低電位

2、變化或最近一次讀操作時(shí)引腳上數(shù)據(jù)的改動(dòng)都會(huì)觸發(fā)一次外部中斷可編程數(shù)字系統(tǒng)由14個(gè)數(shù)字行組成，1個(gè)數(shù)字行包含4個(gè)根本數(shù)字單元4個(gè)數(shù)字單元包括2個(gè)數(shù)字根本單元DBB和2個(gè)數(shù)字通訊單元DCB都可以配置為具有獨(dú)立功能的數(shù)字用戶模塊，如：定時(shí)器、計(jì)數(shù)器、PWM等多個(gè)DBB可以組成一個(gè)超越8位的數(shù)字用戶模塊DCB可以配置成主或從SPI模塊或全雙工UART模塊每個(gè)DBB或DCB的輸入和輸出都可以經(jīng)過行輸入總線、行輸出總線或行廣播總線與其他數(shù)字單元相連，也可以經(jīng)由行輸入或輸出中線到全局輸入或輸出總線與通用I/O相連數(shù)字單元的輸出也可作為模擬RC單元的時(shí)鐘同步信號(hào) 可編程模擬系統(tǒng)模擬陣列按列陳列，1、2或4列每

3、一列有3個(gè)根本模擬單元每一列的第一個(gè)單元被稱為延續(xù)時(shí)間模擬單元CT，第二、三個(gè)單元被稱為開關(guān)電容模擬單元SC每一列都有一個(gè)輸入時(shí)鐘多路選擇器，可選擇系統(tǒng)時(shí)鐘或來自數(shù)字單元的時(shí)鐘信號(hào)，主要用于SC單元，其大致決議了模擬輸入信號(hào)的帶寬每一列還有一個(gè)模擬總線和一個(gè)比較總線 系統(tǒng)資源包括：數(shù)字時(shí)鐘帶32位累加器的乘法器采樣抽取器：用于數(shù)字信號(hào)處置I2C接口：能實(shí)現(xiàn)I2C主從設(shè)備功能內(nèi)部參考電壓：1.3V開關(guān)式升壓泵SMP模擬多路復(fù)用器USB接口：支持5個(gè)端點(diǎn)，全速12Mb/S系統(tǒng)復(fù)位PSoC內(nèi)核系統(tǒng) PSoC內(nèi)核是系統(tǒng)的中心部件，其總體構(gòu)造如下圖包括：CPU內(nèi)核M8C、SROM 、Flash存儲(chǔ)器、S

4、RAM、中斷控制器、通用輸入輸出、睡眠、看門狗、一組時(shí)鐘源 M8C CPU內(nèi)核 CPU內(nèi)核M8C采用哈佛Harvard構(gòu)造處置器時(shí)鐘頻率范圍93.7K24MHz24M時(shí)鐘下可達(dá)4MIPS的運(yùn)算才干 內(nèi)部存放器 M8C有5個(gè)內(nèi)部存放器，用于指令的運(yùn)轉(zhuǎn)，分別為累加器Accumulation，A索引存放器Index，X指令計(jì)數(shù)器Program Counter，PC堆棧指針Stark Pointer，SP標(biāo)志存放器Flags，F(xiàn)除了指令計(jì)數(shù)器PC是16位，其他均為8位。地址空間 M8C具有三塊地址空間：ROM、RAM、存放器ROM包含SROM和片上FlashFlash被分配成64Byte的假設(shè)干小塊存

5、放器地址空間512Byte被分配成兩組，即Bank0配置空間和Bank1用戶空間。經(jīng)過設(shè)置標(biāo)志存放器F的XIO位可以實(shí)現(xiàn)對(duì)兩組存放器區(qū)的選擇 SRAM M8C是一種8位CPU，8位地址總線用于SRAM和存放器的尋址，尋址范圍僅為256Byte。為提高SRAM的容量，PSoC對(duì)其SRAM采用了分頁存儲(chǔ)構(gòu)造。這里需求用到3個(gè)頁指針存放器和標(biāo)志存放器的PgMode字段，由它們共同決議所訪問的SRAM頁，而由地址總線上的地址決議訪問該頁的哪個(gè)存儲(chǔ)單元。中斷控制器 中斷控制器為PSoC提供了一種程序轉(zhuǎn)移機(jī)制，當(dāng)中斷發(fā)生時(shí)，不用思索當(dāng)前正在執(zhí)行的程序和義務(wù)，就可改動(dòng)流程，跳轉(zhuǎn)到新的地址去執(zhí)行中斷處置程序。

6、中斷處置程序終了后，程序又將接著從發(fā)生中斷的地方往下執(zhí)行。中斷控制器構(gòu)造由上圖可以看出，一個(gè)中斷從產(chǎn)生到傳送到M8C核的中斷懇求端，需同時(shí)滿足以下條件：硬件中斷源產(chǎn)生中斷，如定時(shí)器溢出或GPIO引腳產(chǎn)生中斷；INT_CLRx1該中斷沒有被去除，即該中斷成為一個(gè)提交中斷Posted Interrupt；INT_MSKx1該中斷沒有被屏蔽，即提交中斷成為一個(gè)掛起中斷Pending Interrupt；GIE1，即全局中斷使能翻開。優(yōu)先級(jí)編碼器對(duì)在一切掛起中斷中進(jìn)展排序，首先送出優(yōu)先級(jí)最高的中斷由M8C核呼應(yīng)。中斷處置過程 激活中斷懇求執(zhí)行完當(dāng)前指令執(zhí)行內(nèi)部中斷例程，需求耗時(shí)13個(gè)周期。在此期間，執(zhí)

7、行如下操作：將PCHPC15：8、PCLPC7：0和CPU_F按順序壓棧；將CPU_F清0，此時(shí)GIE被置0，因此其他中斷被暫時(shí)制止；將PCH清0；從中斷控制器讀取中斷向量并裝入PCL中；此時(shí)PC就指向中斷向量表中的適宜地址，比如，對(duì)于GPIO中斷，此值為001Ch。執(zhí)行該中斷向量。中斷向量表中典型的中斷向量就是一條LJMP指令，跳轉(zhuǎn)到用戶的中斷處置程序ISR。執(zhí)行ISR。ISR中，可以經(jīng)過設(shè)置GIE1重新開放中斷，以實(shí)現(xiàn)中斷嵌套，但需求留意防止堆棧的溢出。執(zhí)行中斷前往指令RETI前往ISR。ISR將CPU_F、PCL和PCH從堆棧中彈出，恢復(fù)這些存放器原來的值；將CPU_F的GIE重新被置為

8、1，中斷再次使能。繼續(xù)執(zhí)行下一條指令，即發(fā)生中斷前指令的下一條。假設(shè)沒有掛起中斷，程序?qū)⒗^續(xù)處置這些中斷。中斷優(yōu)先級(jí) 在同一指令周期內(nèi)，假設(shè)有多個(gè)掛起中斷發(fā)生，那么就要思索中斷的優(yōu)先級(jí)，中斷優(yōu)先級(jí)編碼器會(huì)將優(yōu)先級(jí)最高的中斷懇求的中斷向量送出。PSoC的中斷源及其優(yōu)先級(jí)下表所示，0級(jí)最高。 中斷相關(guān)存放器中斷去除存放器INT_CLRx用于去除單個(gè)中斷源的提交中斷，每一位對(duì)應(yīng)一個(gè)中斷源中斷屏蔽存放器INT_MSKx用于產(chǎn)生單個(gè)中斷源的掛起中斷中斷向量去除存放器INT_VC通用輸入輸出端口GPIO GPIO擔(dān)任將PSoC內(nèi)部設(shè)備與I/O引腳進(jìn)展銜接，為M8C內(nèi)核與外界提供了數(shù)據(jù)交換接口，PSoC的數(shù)

9、字和模擬系統(tǒng)提供了多種輸入輸出驅(qū)動(dòng)方式。 GPIO構(gòu)造與類型 GPIO包含輸入緩沖器、輸出驅(qū)動(dòng)器和配置邏輯，配置邏輯用于將PSoC的數(shù)字和模擬系統(tǒng)銜接至外部引腳，其配置信息由相關(guān)的存放器位存儲(chǔ)。PSoC的輸入輸出引腳分為8個(gè)一組，稱為端口Port，因此每個(gè)端口對(duì)應(yīng)8個(gè)GPIO。每個(gè)GPIO可以配置為以下3大類型：由軟件控制的數(shù)字輸入輸出數(shù)字IO數(shù)字可編程模塊的輸入輸出全局IO模擬可編程模塊的輸入模擬輸入 GPIO驅(qū)動(dòng)方式每個(gè)GPIO提供了多種輸入輸出驅(qū)動(dòng)方式，同時(shí)還具有中斷才干。一切GPIO都可以作全局IO和數(shù)字IO，單只需部分GPIO在內(nèi)部能與可編程模擬模塊相連而作為模擬輸入。詳見教材P13

10、2 數(shù)字IO 可經(jīng)過讀寫端口數(shù)據(jù)存放器PRTxDR實(shí)現(xiàn)對(duì)IO端口的讀寫向PRTxDR寫入時(shí)，每個(gè)GPIO對(duì)應(yīng)1位，GPIO將根據(jù)寫入的數(shù)值和所設(shè)置的驅(qū)動(dòng)方式驅(qū)動(dòng)相應(yīng)的管腳M8C經(jīng)過讀取PRTxDR獲得端口值，即當(dāng)前端口引腳電壓值所對(duì)應(yīng)的邏輯值全局IO 經(jīng)過設(shè)置端口選擇存放器PRTxGS和端口驅(qū)動(dòng)方式位存放器PRTxDMx實(shí)現(xiàn)。假設(shè)設(shè)為全局輸入：PRTxGS相應(yīng)位置位，設(shè)置PRTxDMx選擇高阻抗數(shù)字輸入方式；假設(shè)設(shè)為全局輸出：PRTxGS相應(yīng)位置位，設(shè)置PRTxDMx選擇高阻抗數(shù)字輸入以外的其他方式注：以上配置可經(jīng)過PSoC Designer的互聯(lián)視圖中的引腳設(shè)置框選擇 模擬輸入輸出 模擬輸入

11、配置可在PSoC Designer的互聯(lián)視圖中的引腳設(shè)置框選擇高阻抗模擬輸入方式。模擬輸出功能是經(jīng)過模擬列總線和模擬輸出驅(qū)動(dòng)器，而非GPIO實(shí)現(xiàn)的。 GPIO中斷 每個(gè)GPIO都可以單獨(dú)設(shè)置中斷功能中斷觸發(fā)可以選擇引腳高電平觸發(fā)、低電平觸發(fā)或引腳電平變化三種觸發(fā)方式 GPIO中斷步驟 在端口中斷控制存放器PRTxICx中設(shè)置中斷方式；在端口中斷使能存放器PRTxIE中設(shè)置相應(yīng)位以開啟中斷；設(shè)置中斷屏蔽存放器INT_MSKx中GPIO相應(yīng)的中斷屏蔽位；設(shè)置全局中斷使能GIE。以上步驟中前兩步可以經(jīng)過PSoC Designer的互聯(lián)視圖中的引腳設(shè)置框的中斷選項(xiàng)設(shè)置。一切引腳中斷都以線或的方式銜接到系統(tǒng)GPIO中斷，任何一個(gè)引腳中斷都將引發(fā)GPIO中斷。因此當(dāng)有多個(gè)引腳的中斷使能都翻開時(shí)，用戶中斷處置程序中必需確定哪一個(gè)引腳是中斷源。GPIO存放器 PRTxDR端口數(shù)據(jù)存