模擬電子技術(shù)課件：2集成邏輯門(mén)電路

1、2.1 基本邏輯門(mén)電路第 2 章集 成 邏 輯 門(mén) 電 路FVD1VD2AB+5VA&BF 2.1.1二極管門(mén) 1.二極管與門(mén)uAuBuF0V0V0.3V0V3V0.3V3V0V0.3V3V3V3.3VABF0000101001111FVD1VD2ABA1BF 2.二極管或門(mén)uAuBuF0V0V0.0V0V3V2.7V3V0V2.7V3V3V2.7VABF000011101111+5VAFAF0110AF 1 3. 三極管非門(mén)22.2 TTL集成門(mén)電路 （Transistor- Transistor Logic. 雙極性)國(guó)際主流的TTL產(chǎn)品主要有4個(gè)系列，既標(biāo)準(zhǔn)74系列(通用系列)、高速74

2、H系列、肖特基74S系列和低功耗肖特基74LS系列。 4個(gè)系列的TTL電路的主要差別反映在典型門(mén)的平均傳輸延遲時(shí)間和平均功耗這兩個(gè)參數(shù)上，其它參數(shù)和外引線(xiàn)排列基本上彼此相容。國(guó)標(biāo)加CT。 對(duì)應(yīng)54軍品級(jí)，溫度-55 125/0 70 ；電壓波動(dòng)范圍10/5% 商業(yè)級(jí)、工業(yè)級(jí)、軍品級(jí)、宇航級(jí)分立元件門(mén)帶負(fù)載能力差；速度低；開(kāi)關(guān)特性不理想；各種門(mén)之間的輸入、輸出電平不匹配；體積大、工作不可靠。幫助理解門(mén)的原理。3多發(fā)射極三極管的等效二極管組合 2.2.1 TTL集成門(mén)結(jié)構(gòu)和工作原理TTL與非門(mén)原理圖 4TTL與非門(mén) F=1、F=0 等效原理圖52.2 .2 TTL技術(shù)參數(shù)ABCDE3UiUo3.6

3、&+5Vuiu01. 電壓傳輸特性V1V2V3V4AB: V1飽和， V2 V3截止， V4導(dǎo)通UO=3.6VBC: V1放大， V2導(dǎo)通，V3截止，UO線(xiàn)型CD:V1放大， V2導(dǎo)通， V3導(dǎo)通， V4截止DE:V1截止， V2 V3飽和， V4截止UO=0.3VVB1鉗制2.1V6（1）輸出標(biāo)準(zhǔn)高電平UOH： 保證電路輸出為邏輯“1”的標(biāo)準(zhǔn)電壓。UH的典型值為3.6V。（2）輸出最低高電平UOHL： 保證電路輸出為邏輯“1”的最低電壓。UHL2.4V。（3）輸出標(biāo)準(zhǔn)低電平UOL： 保證電路輸出為邏輯“0”的標(biāo)準(zhǔn)電壓。UL的典型值為0.3V。（4）輸出最高低電平UOLH： 保證電路輸出為邏輯

4、“0”的最高電壓。ULH0.8V。（5）輸入低電平上限UILH（關(guān)門(mén)電平UOFF）：關(guān)門(mén)：門(mén)輸出為高電平；在額定負(fù)載條件下，使輸出為輸出最低高電平UOHL時(shí)的輸入最大電平。 典型值為UILH0.4V（6）輸入高電平下限UIHL（開(kāi)門(mén)電平UON）：開(kāi)門(mén)：門(mén)輸出為低電平在額定負(fù)載條件下，使輸出為輸出最高低電平UOLH時(shí)的輸入最小電平。（7）轉(zhuǎn)折電壓（閾值電壓）。電路分析和工程實(shí)測(cè)量中為區(qū)分輸入高低電平的方便簡(jiǎn)潔起見(jiàn)，定義一個(gè)轉(zhuǎn)折電壓。TTL邏輯系統(tǒng)一般近似取UTH1.4V。 2. TTL邏輯系統(tǒng)輸入和輸出的高、低電壓值各種電平區(qū)分1/078開(kāi)門(mén)、關(guān)門(mén)電阻開(kāi)門(mén)電阻：為保證與非門(mén)輸出為標(biāo)準(zhǔn)低電平所允許

5、的 RI 的最小電阻值。(RI RON RI UF ) RON 2 K關(guān)門(mén)電阻：為保證與非門(mén)輸出為標(biāo)準(zhǔn)高電平90%所允許的RI 的最大電阻值。 （ RI ROFF RI UF ） ROFF 0 .91 K 例 P281。 邏輯門(mén)的輸入端不可以隨便加接電阻-電阻上壓降影響邏輯電平 電阻越大，壓降越大。2. 邏輯門(mén)輸入端加接電阻不可以改變輸入電平。3.電阻大(2 K)，輸入為1， 電阻小(0 .9 K)，輸入為0。V1V2V3V4R1 RONROFF9 4. 噪 聲 容 限例：CT7410UOL=0.4； UOH=2.4； UIL=0.8； UIH=2.0；高電平噪聲容限： UNH= UOH UI

6、HL =3.6-2.4=1.2；低電平噪聲容限： UNL= UOL UILH =0.3-0.8=0.5；高電平噪聲容限： UNH= UOH UIHL低電平噪聲容限： UNL= UOL UILH10體現(xiàn)輸出負(fù)載能力，帶同類(lèi)IC的數(shù)目8 5. 扇出系數(shù)N ？ULIILIIHUH灌電流 5mA拉電流 1mA負(fù)載門(mén) I I L驅(qū)動(dòng)門(mén) IOLOLN = 負(fù)載門(mén) I I H驅(qū)動(dòng)門(mén) IOHOHN = IOHIOL11 6.傳輸延遲時(shí)間tuiotuootpd1tpd2tpd1 +tpd2Tpd =2AF 1 AF122.2.3 OC門(mén)、三態(tài)門(mén)OC TTL門(mén)U（1）改變輸出電平 （接口）（2） 增加帶負(fù)載能力（

7、灌電流大于拉電流）（3） 線(xiàn)與基本TTL門(mén)集電極懸空符號(hào)AB&OC門(mén)Open Collector13線(xiàn)與TTL門(mén)的輸出端直接連接 OC門(mén)線(xiàn)與輸出電路 一般門(mén)輸出端不可以連接AB&CD 1F1F2ABCD&F1F2F = F 1 F 2F = F 1 F N14線(xiàn)與RL 選擇(UOH)&F1FNUCCRLIOHN個(gè)門(mén)&F1FMIIHM個(gè)門(mén).a.一般連接RL 大，壓降大 , RL MAX高電平UOH U OH Lb.RL壓降問(wèn)題定性分析 RL UOH = UCC IRL RL U HminIRL = n IOH + m I IHUCC U Hmin n IOH + m I IHc. RL 定量選擇

8、15線(xiàn)與RL 選擇(UOL)RL 小，電流大 , RL MIN低電平UOL U OL He.RL 電流問(wèn)題定性分析 &F1FNUCCRLIOLMAXN個(gè)門(mén)&F1FMIILM個(gè)門(mén).d.連接？IOL MAX= IRL + m I I L =f. RL 定量選擇UCC U OL maxRL min IO max m II LUCC U OL max RL+ m I I LRL min RL RLMAXg. RL 選擇16三態(tài)門(mén)TSLa.含義 （電子開(kāi)關(guān)）E nable三態(tài)： 邏輯：1，0 電氣：高阻AB EN&b.符號(hào)AB EN&高電平有效 低電平有效（ EN=1邏輯門(mén)） （ EN=0 邏輯門(mén)） （

9、 EN=0 高阻） （ EN=1 高阻） 總線(xiàn)分時(shí)復(fù)用（相比專(zhuān)用兩兩）c. 三態(tài)門(mén)應(yīng)用 雙向傳輸、緩沖、熱插拔功能其它P36172.4 CMOS 邏輯門(mén) 0.場(chǎng)效應(yīng)管的開(kāi)啟電壓2.4.1 CMOS反相器TTL/ CMOS兩大類(lèi)CMOS集成電路具有功耗低、工作電壓范圍寬、抗干擾能力強(qiáng)、輸入阻抗高、扇出系數(shù)大、制造工藝簡(jiǎn)單、成本低、集成度高、便于向大規(guī)模集成等一系列優(yōu)點(diǎn)主要缺點(diǎn)是工作速度低，驅(qū)動(dòng)能力小,耐壓耐流能力差（以前）。 PMOSNMOS 1. CMOS反相器原理AF 1 互補(bǔ)高 簡(jiǎn)單畫(huà)法，定V方向182. CMOS電壓傳輸特性CMOS門(mén)的電壓傳輸特性和主要參數(shù)在意義上和TTL門(mén)相同。CMO

10、S門(mén)的的電源電壓為：318V。CMOS門(mén)的輸出低電平近似等于0V，輸出高電平近似等于電源電壓UCCCMOS門(mén)沒(méi)有開(kāi)門(mén)電阻和關(guān)門(mén)電阻的概念，輸入端所接電阻可以忽略。驅(qū)動(dòng)能力小，負(fù)載輸出電流1mA,輸入電流A級(jí)。CMOS門(mén)的閾值電壓約等于UCC/2，干擾信號(hào)電壓必須大于UCC/2才能導(dǎo)致工作狀態(tài)的改變，所以有很強(qiáng)的抗干擾能力。CMOS門(mén)的電壓傳輸特性更陡，CMOS門(mén)更接近理想開(kāi)關(guān)特性。扇系數(shù) 50。19 3. CMOS功耗靜態(tài)功耗很小= 10W/IC 0（一管通，一管斷）動(dòng)態(tài)功耗（充放電） 4.速度受負(fù)載電流充放電時(shí)間常數(shù)影響。10ns202 .4 .2 CMOS門(mén)電路 1. CMOS與非門(mén)F =

11、 A B有0出1，全1出0 2. CMOS或非門(mén)F = A+ B有1出0，全0出1212 .4 .3 傳輸門(mén)和雙向開(kāi)關(guān)c. 原理開(kāi)啟電壓：UTP UTNC=0;C=1ui = 0 UDD UTN N管通ui = UPN UDDP管通 1. CMOS傳輸門(mén)a.功能、符號(hào) ui = uo （0 UCC) b.組成 UTN UPNd.雙向開(kāi)關(guān)C=0;C=1非門(mén)（P43）ui 、 uo互換222 .4 .4 CMOS漏極開(kāi)路門(mén)、三態(tài)門(mén) 1.漏極開(kāi)路門(mén)OD 2.三態(tài)門(mén)同TTL，圖P43同TTL，圖P44232 .6 邏輯門(mén)使用注意 1. 正負(fù)邏輯定義ABF100101010111ABF011011101

12、001ABFHLLHLHLHLHHH電平表示正邏輯與非門(mén)負(fù)邏輯或非門(mén)正負(fù)邏輯和具體電路無(wú)關(guān)。采用不同邏輯體制的同一電路可以有邏輯功能轉(zhuǎn)換對(duì)應(yīng)。2 .6 .1 正負(fù)邏輯體制 2. 正負(fù)邏輯關(guān)系正負(fù)邏輯的等效變換： 與或與非或非非非例：二極管門(mén)電路24 2. CMOS多余管腳處理根據(jù)邏輯功能，接地，接電源2 .6 .2多余管腳處理 1. TTL多余管腳處理輸入端一般不允許懸空（防止干擾）處理原則：不可以改變邏輯功能，注意：不 加重負(fù)載，加大功耗a.與、與非門(mén)b.或、或非門(mén)上拉電阻接電源，接高電平，并接接地，接低電平，并接c.與或非門(mén)接地，接高電平上拉電阻252 .6 .3應(yīng)用舉例例2-4P475V

13、 CMOSTTLN ？門(mén)接口一般問(wèn)題：邏輯電平；負(fù)載能力；1： CMOS UOHL=9V TTL： UIHL=2.4V P2640: CMOS UOLH=3V TTL： UIHL =0.8V U=2 . 5V ?灌電流: CMOS ：IOLmax =4mA，TTL： IILmax =0.4mA, N灌=10拉電流： CMOS ：IOH max =4mA，TTL： IIH max=0.02mA, N拉=200N=10理解： P264參數(shù)例2-5P4726例2-6例C10K EN1F1 “0”Ucc +5V&VC=“1” V=？C=“0” V=？5V ；0.3V例2-7VTG“1”&CC=“1” V=？C=“0” V=？0V ；3.6V管腳懸空等價(jià)輸入邏輯為127第 2 章