課程設(shè)計報告及說明書模板

1、-. z.科技大學(xué)課 程 設(shè) 計 說 明 書課程名稱題 目學(xué) 院 班 級 學(xué)生 指導(dǎo)教師 齊晶晶、雷鳴 日 期 2012.12.21課程設(shè)計任務(wù)書（指導(dǎo)教師填寫）課程設(shè)計名稱 現(xiàn)代電子系統(tǒng)課程設(shè)計 學(xué)生專業(yè)班級設(shè)計題目 數(shù)字移相信號發(fā)生器設(shè)計 課程設(shè)計目的掌握數(shù)字移相信號發(fā)生器的工作原理和設(shè)計方法；掌握DDS技術(shù)的工作原理；掌握GW48_SOPC實驗箱的使用方法；了解基于FPGA的電子系統(tǒng)的設(shè)計方法。設(shè)計容、技術(shù)條件和要求基于DDS技術(shù)利用VHDL設(shè)計并制作一個數(shù)字式移相信號發(fā)生器。（1）基本要求：a頻率圍：1Hz4kHz，頻率步進(jìn)為1Hz，輸出頻率可預(yù)置。bA、B兩路正弦信號輸出，10位輸出

2、數(shù)據(jù)寬度c相位差圍為0359，步進(jìn)為1.4，相位差值可預(yù)置。d數(shù)字顯示預(yù)置的頻率（10進(jìn)制）、相位差值。（2）發(fā)揮部分a修改設(shè)計，增加幅度控制電路（如可以用一乘法器控制輸出幅度）。b輸出幅度峰峰值0.13.0V，步距0.1Vc其它。時間進(jìn)度安排布置課題和講解：1天 查閱資料、設(shè)計：4天實驗：3天 撰寫報告：2天主要參考文獻(xiàn)何小艇 電子系統(tǒng)設(shè)計 大學(xué) 2008.1松 黃繼業(yè) EDA技術(shù)實用教程 科學(xué) 2006.10齊晶晶 現(xiàn)代電子系統(tǒng)設(shè)計實驗指導(dǎo)書 電工電子實驗教學(xué)中心 2009.8指導(dǎo)教師簽字： 2012年 12月3日課程設(shè)計任務(wù)書（指導(dǎo)教師填寫）課程設(shè)計名稱 現(xiàn)代電子系統(tǒng)課程設(shè)計 學(xué)生專業(yè)班

3、級設(shè)計題目 直流電機(jī)控制設(shè)計 課程設(shè)計目的學(xué)習(xí)直流電機(jī)PWM的FPGA控制；掌握PWM控制的工作原理；掌握GW48_SOPC實驗箱的使用方法；了解基于FPGA的電子系統(tǒng)的設(shè)計方法。設(shè)計容、技術(shù)條件和要求利用PWM控制技術(shù)實現(xiàn)直流電機(jī)的速度控制。（1）基本要求：a速度調(diào)節(jié)：不少于4檔，可實現(xiàn)加減檔控制。b能控制電機(jī)的旋轉(zhuǎn)方向。c通過紅外光電電路測得電機(jī)的轉(zhuǎn)速，設(shè)計頻率計用4位10進(jìn)制顯示電機(jī)的轉(zhuǎn)速。（2）發(fā)揮部分a設(shè)計去抖動”電路，實現(xiàn)直流電機(jī)轉(zhuǎn)速的精確測量。b修改設(shè)計，實現(xiàn)直流電機(jī)的閉環(huán)控制，旋轉(zhuǎn)速度可設(shè)置。c其它。時間進(jìn)度安排布置課題和講解：1天 查閱資料、設(shè)計：4天實驗：3天 撰寫報告：2

4、天主要參考文獻(xiàn)何小艇 電子系統(tǒng)設(shè)計 大學(xué) 2008.1松 黃繼業(yè) EDA技術(shù)實用教程 科學(xué) 2006.10齊晶晶 現(xiàn)代電子系統(tǒng)設(shè)計實驗指導(dǎo)書 電工電子實驗教學(xué)中心 2009.8指導(dǎo)教師簽字： 2012年 12月3日課程設(shè)計任務(wù)書（指導(dǎo)教師填寫）課程設(shè)計名稱 現(xiàn)代電子系統(tǒng)課程設(shè)計 學(xué)生專業(yè)班級設(shè)計題目 簡易數(shù)字頻率計設(shè)計 課程設(shè)計目的掌握高速AD的使用方法；掌握頻率計的工作原理；掌握GW48_SOPC實驗箱的使用方法；了解基于FPGA的電子系統(tǒng)的設(shè)計方法。設(shè)計容、技術(shù)條件和要求設(shè)計一個具有如下功能的簡易頻率計。（1）基本要求：a被測信號的頻率圍為120kHz，用4位數(shù)碼管顯示數(shù)據(jù)，十進(jìn)制數(shù)值顯示

5、。b被測信號為幅值13V的方波、脈沖信號。c具有超量程警告（可以用LED燈顯示，也可以用蜂鳴器報警）。 d當(dāng)測量脈沖信號時，能顯示其占空比（精度誤差不大于1%）。 （2）發(fā)揮部分a修改設(shè)計，實現(xiàn)自動切換量程。b擴(kuò)寬被測信號能測量正弦波、三角波。c其它。時間進(jìn)度安排布置課題和講解：1天 查閱資料、設(shè)計：4天實驗：3天 撰寫報告：2天主要參考文獻(xiàn)何小艇 電子系統(tǒng)設(shè)計 大學(xué) 2008.1松 黃繼業(yè) EDA技術(shù)實用教程 科學(xué) 2006.10齊晶晶 現(xiàn)代電子系統(tǒng)設(shè)計實驗指導(dǎo)書 電工電子實驗教學(xué)中心 2009.8指導(dǎo)教師簽字： 2012年 12月3日-. z.摘 要在現(xiàn)代的信號分析和處理領(lǐng)域，高精度的頻率

6、和相位測量非常重要，它是理論和工程分析的重要工具。使用模擬或數(shù)字示波器測量頻率，是我們最常用的方法，同時也是不是很精確的方法；同時如果要測量兩路信號的相位差，使用示波器又不是很方便。而且示波器的價格最低需要幾千元，對于普通人來講不是最佳選擇。在本文中，我們設(shè)計了一個頻率相移測量儀。主要分為如下幾個部分：電源模塊：一般儀器都是直接連接到220V、50Hz交流電上的，而一般數(shù)字系統(tǒng)以及芯片都是工作-12V+12V以，因此需要一個電源轉(zhuǎn)化模塊，同時，由于電源模塊功率較強(qiáng)，同時，會產(chǎn)生大量的電磁干擾，會對后面的數(shù)字系統(tǒng)產(chǎn)生比較大的影響，因此需要加入一個光電耦合網(wǎng)絡(luò)，使得前級的影響傳遞不到后級。頻率測量

7、模塊：常用的頻率測量方法有很多。具體的方案論證將在下面進(jìn)行。相移測量模塊：常用的相移測量方法有很多。具體的方案論證將在下面進(jìn)行。相移頻率發(fā)生模塊：產(chǎn)生一組頻率和幅度相同的正弦波，且同時頻率可調(diào)，用來輸入相位測量模塊用于信號檢測。單片機(jī)顯示模塊：利用單片機(jī)實現(xiàn)顯示功能。關(guān)鍵詞：頻率、相移、VHDL、單片機(jī)、FPGA、DDS摘要要求400字以。主要包括總體方案，實現(xiàn)方法，實現(xiàn)的功能、特點等。目 錄一.任務(wù)解析3二.系統(tǒng)方案論證3三.電源模塊設(shè)計33.1穩(wěn)壓電源模塊綜述.33.2穩(wěn)壓電路分析.43.3電路參數(shù)計算.4四. 頻率測量模塊設(shè)計.54.1設(shè)計方案論證.54.2方案的選擇.64.3方案的實現(xiàn)

8、.6放大整形電路.6頻率測量電路設(shè)計.8數(shù)據(jù)處理.9鍵盤顯示電路.9五.數(shù)字相移信號發(fā)生器105.1 方案論證.105.3電路的設(shè)計和實現(xiàn)10FPGA實現(xiàn)信號發(fā)生.10濾波平滑模塊.11六. 相移測量模塊.116.1方案論證116.2方案選擇12輸入整形電路.13FPGA的是實現(xiàn).13七.總結(jié).14可采用二三級目錄結(jié)構(gòu)。一任務(wù)解析審題，明確設(shè)計目標(biāo)。根據(jù)對設(shè)計選題的理解，明確要做什么，要達(dá)到什么要求（參數(shù)、指標(biāo)）。繪制出系統(tǒng)原理框圖二系統(tǒng)方案論證對整個系統(tǒng)進(jìn)行模塊劃分，方案論證可根據(jù)設(shè)計任務(wù)的具體情況分為系統(tǒng)方案論證和各個模塊子系統(tǒng)的方案論證。方案論證應(yīng)對所要完成的設(shè)計任務(wù)，參考相關(guān)資料，提出

9、系統(tǒng)設(shè)計方案，拿不同方案進(jìn)行對比分析，選擇你能夠?qū)崿F(xiàn)的方案，并明確指出為什么要選擇此方案，較其它方案有何優(yōu)點。在方案比較中應(yīng)至少提供兩種以上的實現(xiàn)方案，每種方案只需提供原理框圖并說明每個方案的特點，說明各自的優(yōu)缺點。在原理框圖的基礎(chǔ)上應(yīng)采用現(xiàn)代電子系統(tǒng)設(shè)計方法進(jìn)行系統(tǒng)設(shè)計，對系統(tǒng)的各組成環(huán)節(jié)進(jìn)行原理說明。2.1 總體方案與比較論證方案一：采用函數(shù)發(fā)生器（如ICL8038）產(chǎn)生頻率可變的正弦波，方波，三角波三種周期性波形。此方案實現(xiàn)電路復(fù)雜，難于調(diào)試，且要保證技術(shù)要求的指標(biāo)困難，故方案不理想。方案二：采用單片機(jī)控制合成各種波形波形的選擇，生成及頻率控制均由單片機(jī)編程實現(xiàn)。此方案產(chǎn)生的頻率圍，步進(jìn)

10、值取決于所采用的每個周期的輸出點數(shù)及單片機(jī)執(zhí)行指令的時間。此方案的優(yōu)點是硬件電路簡單，所用器件少，且實現(xiàn)各種波形相對容易，在低頻區(qū)基本能實現(xiàn)要求的功能；缺點是精度不易滿足，產(chǎn)生波形頻率圍小，特別難以生成高頻波形。方案三：采用DDS技術(shù)，將所需生成的波形寫入ROM中，按照相位累加原理合成任意波形。此方案得到的波形穩(wěn)定，精度高，產(chǎn)生波形頻率圍大，容易產(chǎn)生高頻。比較以上三種方案的優(yōu)缺點，方案三簡潔、靈活、可擴(kuò)展性好，能完全達(dá)到設(shè)計要求，故采用第三種方案。2.2系統(tǒng)原理與結(jié)構(gòu)主要芯片選型STC89C52單片機(jī)：資源豐富，有8K字節(jié)可重擦寫Flash閃速存儲器，256*8字節(jié)部RAM，32個可編程I/O

11、口線，3個16位定時/計數(shù)器，8個中斷源，可編程串行UART通道低功耗空閑和掉電模式 ；性能優(yōu)越， 1000次擦寫周期，全靜態(tài)操作：0Hz24MHz。 DAC0800：不需要任何驅(qū)動，連好電路即可使用，使用方便，轉(zhuǎn)換頻率可達(dá)到1MHz。LM084：工作電壓圍大，輸出電流大，運行速度達(dá)到16V/us,相對LM324性能更優(yōu)越。 TDA2030A：體積小巧，輸出功率大，靜態(tài)電流?。?0mA以下），動態(tài)電流大（能承受3.5A的電流），負(fù)載能力強(qiáng)。 系統(tǒng)結(jié)構(gòu)系統(tǒng)主要由液晶顯示模塊、FPGA模塊（時鐘）、DA轉(zhuǎn)換模塊、濾波模塊、調(diào)幅模塊、按鍵輸入模塊及功率放大模塊構(gòu)成。主控制器為STC89C52系列單片

12、機(jī)，系統(tǒng)采用總線技術(shù)，這樣僅占用了單片機(jī)的少量接口和IO資源就可以組建起整個系統(tǒng)，使得硬件和軟件設(shè)計更為方便，也利于以后的擴(kuò)展；FPGA模塊實現(xiàn)波形數(shù)據(jù)的存儲與輸出；DA轉(zhuǎn)換模塊作用將波形數(shù)據(jù)轉(zhuǎn)換為模擬量。液晶顯示器用于顯示波形、幅度、頻率等。硬件系統(tǒng)框圖見圖。 圖 硬件系統(tǒng)框圖三. 電源模塊設(shè)計。四.頻率測量模塊設(shè)計每個模塊的設(shè)計要有模塊的方案論證、方案的實現(xiàn)方法及設(shè)計過程及相應(yīng)仿真和仿真結(jié)果分析。對于方案論證上面已經(jīng)提及要求電路圖及設(shè)計文件電路圖應(yīng)采用Protel或Orcad等電路設(shè)計CAD軟件繪制，軟件流程圖應(yīng)采用Visio繪制，VHDL源程序容應(yīng)規(guī)、清晰、工整、合乎規(guī)。方案仿真方案的具

13、體實施，按實際實施過程認(rèn)真做好原始記錄，可以包括單元電路仿真分析，部分指標(biāo)測試（實際效果）等等。關(guān)鍵程序代碼，主要流程圖。時序仿真結(jié)果應(yīng)給出測試向量、系統(tǒng)與關(guān)鍵模塊的時序波形，并進(jìn)對所仿真效果做分析，得出結(jié)論，描述現(xiàn)象。4.1設(shè)計方案論證數(shù)字頻率計的基本原理是用一個頻率穩(wěn)定度高的頻率源作為基準(zhǔn)時鐘，對比測量其他信號的頻率。通常情況下有以下兩種思路：1.利用一個較大的周期信號作為參考信號，計量在一個周期出現(xiàn)的被測信號的數(shù)目，最終我們可以通過計數(shù)器求出信號的頻率。2.利用一個頻率較高來測量，具體來說就是計量被測信號在一個周期的能夠經(jīng)歷多少個參考頻率。因此，同樣也可以測量出具體信號的值。但是，我們可

14、以看到以上的兩種方法本身有一些缺陷。對于第一種方法，如果被測信號的頻率和參考信號的頻率接近的話，則測量出的結(jié)果就一定會有比較大的誤差。對于第二種方法，如果被測信號的頻率和比較的的話，會造成計數(shù)值的比較大的誤差，因此第二種方法不適合測量低頻率的信號。因此，為了保證測量的精度，就必須采用分段進(jìn)行測量，也就是在低頻的時候采用第二種方法，在高頻時采用第一種方法。在具體是現(xiàn)實時，又可以采用單片機(jī)或者FPGA來實現(xiàn)，具體有如下方案：方案一：我們可以以AT89C51單片機(jī)為核心，利用他部的定時計數(shù)器完成待測信號周期頻率的測量。大致原理如下所述：單片機(jī)AT89C51部具有2個16位定時計數(shù)器，定時計數(shù)器的工作

15、可以由編程來實現(xiàn)定時、計數(shù)和產(chǎn)生計數(shù)溢出時中斷要求的功能。在定時器工作方式下，在被測時間間隔，每來一個機(jī)器周期，計數(shù)器自動加1（使用12 MHz時鐘時，每1s加1），這樣以機(jī)器周期為基準(zhǔn)可以用來測量時間間隔。在計數(shù)器工作方式下，加至外部引腳的待測信號發(fā)生從1到0的跳變時計數(shù)器加1，這樣在計數(shù)閘門的控制下可以用來測量待測信號的頻率。外部輸入在每個機(jī)器周期被采樣一次，這樣檢測一次從1到0的跳變至少需要2個機(jī)器周期（24個振蕩周期），所以最大計數(shù)速率為時鐘頻率的124（使用12 MHz時鐘時，最大計數(shù)速率為500 kHz）。定時計數(shù)器的工作由運行控制位TR控制，當(dāng)TR置1，定時計數(shù)器開始計數(shù)；當(dāng)TR

16、清0，停止計數(shù)。在高頻時，我們可以利用單片機(jī)產(chǎn)生一個低頻信號，例如周期為一秒，用來進(jìn)行測量高頻信號。而在低頻時，我們可以采用單片機(jī)發(fā)生一個10K的信號，采用在綜述中所說的第二種方法。方案二：我覺得，如果采用FPGA來實現(xiàn)，我們可以利用FPGA來實現(xiàn)在單片機(jī)系統(tǒng)中的計數(shù)部分。這樣可以節(jié)省單片機(jī)的系統(tǒng)資源，考慮到在下面的相移網(wǎng)絡(luò)設(shè)計中也需要利用單片機(jī)和FPGA，但單片機(jī)的系統(tǒng)資源相對有限，因此我們建議在這里單片機(jī)主要用于控制，而FPGA則可以用來進(jìn)行計數(shù)之類的事情。方案三：全部利用FPGA來實現(xiàn)，即利用FPGA產(chǎn)生時鐘。由于FPGA的工作頻率比單片機(jī)的高很多，因此可以考慮直接利用FPGA產(chǎn)生信號的

17、高頻參考頻率，這樣就可以在一定程度上利用前面綜述的第二種方法，同時能夠在誤差圍滿足誤差要求。但是，利用FPGA處理產(chǎn)生參考頻率，有一個最大的問題：這樣會導(dǎo)致在低頻和高頻是。方案四：分離元件設(shè)計方案：本方案利用大量數(shù)字芯片，通過各種邏輯關(guān)系構(gòu)成，但由于芯片無編程性，如果完成本次大賽的所有要求難度較大，只能完成部分功能，同時電路復(fù)雜。在實際應(yīng)用中存在很多問題。4.2方案的選擇我們最終選擇第二種，具體理由有如下幾點：由于FPGA本身是將大量的邏輯功能繼承與一個器件，集成度要遠(yuǎn)遠(yuǎn)高于單片機(jī)，能夠利用的資源也相對充裕，因此可以較好地完成要求。由于對于FPGA的設(shè)計，可以直接采用VHDL硬件語言直接進(jìn)行的

18、，在不同的場合，我們只要對語言進(jìn)行適當(dāng)?shù)母膭?，就可實現(xiàn)具體情況具體應(yīng)用。因此，利用FPGA來進(jìn)行開放，其可移植性更強(qiáng)。利用FPGA和單片機(jī)協(xié)調(diào)來進(jìn)行開發(fā)，只要利用較少的器件就可以實現(xiàn)系統(tǒng)的功能。由于單片機(jī)通過中斷可以較準(zhǔn)確地產(chǎn)生信號需要的信號頻率，同時，單片機(jī)的控制能力比較強(qiáng)。4.3方案的實現(xiàn)：具體我們將該模塊分為以下幾個方面來實現(xiàn)：放大整形電路：對于我們設(shè)計的方案，可以看到，系統(tǒng)能夠精確測量的是方波信號。因此，輸入信號就必須轉(zhuǎn)變成方波信號。需要一個整形電路，將輸入信號轉(zhuǎn)變?yōu)榉讲ㄐ盘枴＿@個可以采用過零比較器來實現(xiàn)。所以我們在選擇過零比較器芯片處理時間必須很短，因此我們選擇了LM311，它的管腳

19、圖如下：圖三LM311管腳圖具體參數(shù)如下：輸入電壓的值為正負(fù)30V之間反應(yīng)時間為200納秒利用過零比較器來實現(xiàn)，如果輸入信號的電壓值太小，就會造成整形后的方波信號的上升時間太大，這個會嚴(yán)重影響系統(tǒng)測量的精度。對于此，我們可以將信號先進(jìn)行放大，然后將放大，再輸入到系統(tǒng)中以后，能夠有效地2減少信號的上升時間和下降時間。具體的電路如下：圖四：自動增益控制電路通過這樣一個自動增益網(wǎng)絡(luò)，可以調(diào)節(jié)由于輸入信號幅度不同所帶來的影響。將由自動增益網(wǎng)絡(luò)得到的信號輸入到如下網(wǎng)絡(luò)：圖五：放大整流模塊在相位差測量過程中，不允許兩路信號在放大整形電路中發(fā)生相對相移。如圖5所示，第一級運放將輸入信號放大約3.6倍，這主要

20、考慮到經(jīng)過自動增益控制電路以后信號的幅度在8伏左右，而LM311能夠承受的最大輸入電壓為30V，所以我們考慮到將信號放大3.6倍。第二級運放用作比較器，經(jīng)3.3k的限流電阻和D3組成的限幅電路以及二極管D5和7414整形后，使其轉(zhuǎn)換成TTL電平的信號。信號通過這樣自動增益控制電路和放大整流電路之后，信號就轉(zhuǎn)化為近似等幅度，上升時間和下降時間都可以忽略的比較完美的TTL電平。頻率測量電路設(shè)計頻率測量電路執(zhí)行過程的模擬框圖如下：系統(tǒng)初始化頻率測量量程選擇頻率大小FPGA計數(shù)（方案一）FPGA計數(shù)（方案二）顯示 頻率較大頻率較小 圖六：系統(tǒng)實現(xiàn)方案FPGA的設(shè)計：我們利用FPGA來實現(xiàn)計數(shù)，需要實現(xiàn)

21、一個計數(shù)器和一個鎖存器，由于考慮到要進(jìn)行量程的變換，所以需要兩組：計數(shù)器：計數(shù)器以待測信號作為時鐘,清零信號clear到來時,異步清零;test-en為高電平時開始計數(shù)。計數(shù)是以十進(jìn)制數(shù)顯示,本文設(shè)計了一個簡單的10kHz以信號的頻率機(jī)計，如果需要測試較高的頻率信號，則將dout的輸出位數(shù)增加，當(dāng)然鎖存器的位數(shù)也要增加 。鎖存器：當(dāng)test-en下降沿到來時，將計數(shù)器的計數(shù)值鎖存，這樣可由外部的七段譯碼器 譯碼并在數(shù)碼管顯示。設(shè)置鎖存器的好處是顯示的數(shù)據(jù)穩(wěn)定，不會由于周期性的清零信號而不斷閃爍。鎖存器的位數(shù)應(yīng)跟計數(shù)器完全一樣。具體執(zhí)行過程：系統(tǒng)進(jìn)行初始化單片機(jī)利用定時中斷0產(chǎn)生一個1Hz的參考

22、信號，經(jīng)過兩分頻之后，我們可以得到一個脈寬為1秒的時鐘信號。將其輸入FPGA作為計數(shù)器的使能信號，當(dāng)參考信號為高電平時，計數(shù)器就開始計數(shù)，當(dāng)待測信號每過來一個脈沖，計數(shù)器就增加一。當(dāng)參考電壓變?yōu)榈碗娖綍r，計數(shù)器就停止計數(shù)，同時將值傳遞給單片機(jī)由單片機(jī)判斷計數(shù)器的值，如果輸入的值小于100,說明輸入信號的頻率太小，因此不適合使用總方案一。否則就使用總方案二。從而實現(xiàn)了測量量程的自動轉(zhuǎn)換。具體采用相應(yīng)的方案來完成頻率的測量。最終將測量的結(jié)果通過LED顯示圖相位增量寄存器圖是相位增量分段寄存器仿真圖，從圖中可以看出，在時鐘的激勵下,累加器的仿真結(jié)果是正確的.圖累加器的仿真結(jié)果數(shù)據(jù)處理。五.數(shù)字相移信號發(fā)生器。六：相移測量模塊。七. 總結(jié)7.1測試性能概覽頻率幅度測試輸入頻率（HZ）輸入幅度（）輸出頻率（HZ）輸出幅度（） 247.2 測量誤差分析及改善措施 整個系統(tǒng)板由手工焊接完成，其余器件在單面板上完成布局和布線，無法避免線路之間與外界的電磁干擾，從而會導(dǎo)致一定誤差。 在系統(tǒng)構(gòu)建中，由于受到運放速度的影響，高頻部分產(chǎn)生了很大的失真，在幅度調(diào)節(jié)部分，由于DAC0800對幅度的控制不成線性關(guān)系，幅度調(diào)節(jié)的偏差很大，