半導(dǎo)體器件原理課件

1、第三章： 雙極型晶體管3.1 基本原理3.2 IV特性3.3 晶體管模型3.4 頻率特性3.5 功率特性3.6 開(kāi)關(guān)特性3.7 晶體管的設(shè)計(jì)3.8 異質(zhì)結(jié)晶體管HBT2022/7/161Semiconductor Devices2022/7/162Semiconductor Devices簡(jiǎn)介晶體管（晶體三極管，三極管）： Transistor雙極型晶體管：Bipolar Junction Transistor雙極型器件是由電子和空穴兩種載流子都參與導(dǎo)電的半導(dǎo)體器件，因此稱為雙極型。 從P-N結(jié)理論的討論中已知電流輸運(yùn)是由電子和空穴兩種載流子組成的，故由P-N結(jié)組成的晶體管又稱作雙極晶體管。雙

2、極晶體管是最重要的半導(dǎo)體器件之一。 1947年由貝爾實(shí)驗(yàn)室的一個(gè)研究小組發(fā)明。 2022/7/163Semiconductor DevicesThe ”P(pán)lanar Process” developed by Fairchild in the late 50s shaped the basic structure of the BJT, even up to the present day. 雙極型晶體管2022/7/164Semiconductor Devices3.1 晶體管的基本原理1、基本結(jié)構(gòu)及其雜質(zhì)分布基本結(jié)構(gòu) 由兩個(gè)P-N結(jié)共用一個(gè)基區(qū)組成的。 在兩個(gè)結(jié)中，一個(gè)叫發(fā)射結(jié)，一個(gè)叫集電

3、結(jié)。中間區(qū)域就叫基區(qū)，而另兩個(gè)區(qū)與結(jié)相對(duì)應(yīng)的被稱作發(fā)射區(qū)和集電區(qū)。 器件具有三個(gè)電極端子，分別稱作發(fā)射極，基極和集電極。 2022/7/165Semiconductor Devices雙極型晶體管類型n+pnp+np2022/7/166Semiconductor Devices晶體管工藝與雜質(zhì)分布(a)合金管 雜質(zhì)分布特點(diǎn)：三個(gè)區(qū)內(nèi)雜質(zhì)均勻分布，發(fā)射結(jié)、集電結(jié)為突變結(jié) . (b)雙擴(kuò)散管 雜質(zhì)分布特點(diǎn)：基區(qū)為緩變雜質(zhì)分布，發(fā)射區(qū)雜質(zhì)分布也緩變。(c) 全離子注入管 雜質(zhì)分布特點(diǎn)：三個(gè)區(qū)內(nèi)雜質(zhì)均勻分布，發(fā)射結(jié)、集電結(jié)為突變結(jié) 2022/7/167Semiconductor Devices分類 晶

4、體管內(nèi)部，載流子在基區(qū)的傳輸過(guò)程是決定晶體管的增益、頻率特性等性能參數(shù)的重要指標(biāo)。在基區(qū)寬度確定后，基區(qū)雜質(zhì)分布是影響基區(qū)輸運(yùn)過(guò)程的關(guān)鍵因素，一般可以分為兩大類： (a)均勻基區(qū)晶體管，傳輸機(jī)構(gòu)以擴(kuò)散為主，如合金管和全離子注入管。傳輸以擴(kuò)散為主。(b)緩變基區(qū)晶體管。如各種擴(kuò)散管。由于基區(qū)中存在自建電場(chǎng)，以漂移為主，2022/7/168Semiconductor DevicesNPN晶體管共基極(a)、共發(fā)射極（b）和共集電極（c）的三種連接法 (a) (b) (c) 2022/7/169Semiconductor Devices2、晶體管的放大原理以均勻基區(qū)P-N-P晶體管為例分析其基本物理

5、圖象：內(nèi)部載流子的運(yùn)動(dòng)。 電壓增益：功率增益：2022/7/1610Semiconductor DevicesP-N-P均勻基區(qū)晶體管的物理結(jié)構(gòu)、雜質(zhì)分布、電場(chǎng)分布和平衡態(tài)能帶圖 2022/7/1611Semiconductor DevicesP-N-P均勻基區(qū)晶體管正常偏置條件下的物理結(jié)構(gòu)、雜質(zhì)分布、電場(chǎng)分布和能帶圖 2022/7/1612Semiconductor Devices3、晶體管端電流的組成工作在放大狀態(tài)下pnp晶體管的各個(gè)電流分量為：IEP：從發(fā)射區(qū)注入的空穴電流，IEN：從基區(qū)注入到發(fā)射區(qū)的電子電流，ICN：集電區(qū)基區(qū)結(jié)附近的熱電子漂移到基區(qū)形成的電流，ICP：集電區(qū)基區(qū)結(jié)的

6、空穴注入電流。IBRIEPICP，基區(qū)內(nèi)電子與空穴電流的復(fù)合而必須補(bǔ)充的電子電流。 2022/7/1613Semiconductor DevicesPNP晶體管電流組成IE=IEp+IEnIC=ICp+ICnIB=IE-IC=IEn+(IEp-ICp)-ICn2022/7/1614Semiconductor Devicesemitter current injected into the base base current injected into the emitter recombination in the base current region reverse biased curr

7、ent across the BCJ reverse biased current across the BCJ electron current from the emitterNPN晶體管電流組成2022/7/1615Semiconductor Devices4、晶體管的電流增益直流共基極電流放大系數(shù)（或電流增益）的定義為 其中， 發(fā)射效率： 基區(qū)傳輸因子 2022/7/1616Semiconductor Devices集電極電流表達(dá)式：下標(biāo)CB: 表示C和B結(jié)的端電流O: 表示對(duì)應(yīng)的第三端與第二端之間為開(kāi)態(tài)2022/7/1617Semiconductor Devices共發(fā)射極晶體管的電

8、流放大系數(shù)（電流增益）為 電路應(yīng)用中，晶體管的共射級(jí)組態(tài)最常用，即發(fā)射極作為公共端，基極和集電極為輸入和輸出端。2022/7/1618Semiconductor Devices共射級(jí)晶體管放大IBICIE2022/7/1619Semiconductor Devices5、提高電流增益的一般原則 晶體管的電流傳輸作用是晶體管具有放大能力的基礎(chǔ)，晶體管具有放大作用需要滿足下列條件，內(nèi)部：發(fā)射結(jié)與集電結(jié)要相距很近，即WBpn0時(shí) 即陰影部分面積2022/7/1632Semiconductor Devices理想晶體管的IV特性方程均勻基區(qū)P-N-P晶體管電流一電壓方程：2022/7/1633Semi

9、conductor Devices2022/7/1634Semiconductor Devices由基區(qū)內(nèi)總的少子存貯電荷 可得集電極電流的另一表達(dá)式：2022/7/1635Semiconductor Devices討論晶體管三個(gè)極的電流和基區(qū)內(nèi)的少子分布有關(guān)，理想晶體管的基本關(guān)系式為： 外加電壓通過(guò)eqV/kT控制邊界上的載流子濃度；發(fā)射極和集電極電流由邊界處的少子濃度梯度給出，這兩個(gè)電流和基區(qū)存貯電荷成正比；P-N-P晶體管的發(fā)射效率 基區(qū)傳輸因子 2022/7/1636Semiconductor Devices2、晶體管的工作狀態(tài) 晶體管的工作狀態(tài)取決于發(fā)射結(jié)、集電結(jié)上所加的電壓極性。放

10、大狀態(tài)：VEB正偏，VCB反偏；飽和狀態(tài)：VEB正偏，VCB正偏；截止?fàn)顟B(tài)：VEB反偏，VCB反偏；反轉(zhuǎn)狀態(tài)：VEB反偏，VCB正偏； 飽和狀態(tài)時(shí)，晶體管處于小偏置電壓、大輸出電流情況，即導(dǎo)通狀態(tài)。截止?fàn)顟B(tài)時(shí)，基區(qū)內(nèi)無(wú)存貯電荷，集電極電流接近0，即關(guān)斷狀態(tài)。反轉(zhuǎn)狀態(tài)時(shí)，電流增益小于放大狀態(tài)，因?yàn)榧姌O摻雜濃度比基極濃度要低，因此發(fā)射效率也較低。 2022/7/1637Semiconductor Devices工作模式：VCBSaturationForward activeCutoffInverted activeVEBPNPNPNSaturationForward activeCutoffIn

11、verted activeVBCVBE放大反轉(zhuǎn)飽和截止正偏反偏正偏反偏正偏反偏反偏正偏E-BC-B狀態(tài)2022/7/1638Semiconductor Devices3、靜態(tài)特性的修正（1）緩變基區(qū)晶體管熱平衡下，中性基區(qū)內(nèi)將存在一個(gè)自建電場(chǎng)來(lái)抵消由于基區(qū)雜質(zhì)濃度梯度分布而引起的擴(kuò)散電流。在放大偏置狀態(tài)下，所注入的少子不僅有擴(kuò)散運(yùn)動(dòng)，還有由基區(qū)內(nèi)建電場(chǎng)引起的漂移運(yùn)動(dòng)。內(nèi)建電場(chǎng)的主要作用是減少注入少子渡越基區(qū)所需的時(shí)間，從而改善晶體管的高頻特性。 還可以減小少子在基區(qū)的復(fù)合，從而改善基區(qū)的傳輸因子。2022/7/1639Semiconductor Devices基區(qū)內(nèi)建電場(chǎng)的表達(dá)式基區(qū)中自建電場(chǎng)

12、對(duì)電流的貢獻(xiàn)，平衡時(shí)，基區(qū)內(nèi)多子電流為零。即 2022/7/1640Semiconductor Devices雙擴(kuò)散管中，基區(qū)雜質(zhì)分布一般滿足高斯分布或余誤差分布，都可以近似為指數(shù)分布。即： 其中，是由基區(qū)兩邊的雜質(zhì)濃度比值決定的一個(gè)常數(shù)，稱其為場(chǎng)因子 ?；鶇^(qū)內(nèi)建電場(chǎng)的表達(dá)式為：式中負(fù)號(hào)表示自建電場(chǎng)方向與x方向相反。 2022/7/1641Semiconductor Devices基區(qū)中少子分布與電場(chǎng)因子有密切關(guān)系，=0相當(dāng)于均勻基區(qū)，越大，基區(qū)電場(chǎng)越強(qiáng)。基區(qū)中大部分區(qū)域的少子濃度梯度較小，只有在近集電結(jié)處少子濃度梯度才增大。 2022/7/1642Semiconductor Devices推

13、導(dǎo)緩變基區(qū)的少子分布和各區(qū)少子電流時(shí)有兩種方法：（1）求解包括漂移分量在內(nèi)的少子連續(xù)性方程，得到少子分布和少子電流分布從而導(dǎo)出緩變基區(qū)晶體管的I-V方程，這種方法精確，但過(guò)程繁雜。（2）忽略少子在基區(qū)輸運(yùn)過(guò)程中的復(fù)合損失，認(rèn)為基區(qū)少子電流近似為常數(shù)（WB0時(shí)，對(duì)給定的基極電流IB，集電極電流IC不依賴于VEC。但實(shí)際上，IC隨VEC的增加而增加。這種集電極電流不飽和現(xiàn)象可以用厄爾利效應(yīng)來(lái)解釋。 當(dāng)VEC增加時(shí)，基區(qū)寬度W減小，導(dǎo)致0增加，故IC增大。2022/7/1654Semiconductor DevicesEarly effect: impact of VBC on WB注意:VBC 越

14、負(fù)，2022/7/1655Semiconductor Devices利用共發(fā)射極輸出特性曲線的切線來(lái)確定VA:2022/7/1656Semiconductor Devices（4）Kirk效應(yīng)（基區(qū)展寬效應(yīng)）在大電流密度工作下的晶體管基區(qū)將會(huì)發(fā)生擴(kuò)展，這一現(xiàn)象是柯克于1962年首先提出來(lái)的，所以也被稱為柯克效應(yīng)。由于現(xiàn)代大功率晶體管都是用擴(kuò)散工藝制造，所以下面的討論都是針對(duì)緩變基區(qū)晶體管的。在放大工作狀態(tài)下，理想晶體管假定邊界處的少子濃度為0，但實(shí)際上存在少子濃度。空穴濃度在中性基區(qū)內(nèi)被多子電子中和，但在耗盡區(qū)內(nèi)將改變正負(fù)電荷層的濃度。若維持集電結(jié)偏壓不變，則負(fù)電荷層減小，正電荷層寬度增加，整

15、個(gè)耗盡區(qū)向襯底移動(dòng)，中性基區(qū)趨于加寬。一定條件下，中性基區(qū)寬度超過(guò)擴(kuò)散時(shí)形成的原始基區(qū)寬度，這種現(xiàn)象稱為基區(qū)展寬效應(yīng)（Kirk效應(yīng)）2022/7/1657Semiconductor Devices（5）產(chǎn)生復(fù)合電流和大注入效應(yīng)（a）基區(qū)電導(dǎo)調(diào)制效應(yīng) 以PNP晶體管為例： 由基區(qū)電中性要求，基區(qū)中多子與少子分布相同，即滿足：dnB(x)/dx=dpB(x)/dx和 nB(0)=nB0+pB(0） 基區(qū)多子（電子）濃度可以用下式表示： 考慮到基區(qū)大注入的少子對(duì)多子分布帶來(lái)的影響后，基區(qū)電導(dǎo)率為2022/7/1658Semiconductor Devices 若只考慮基區(qū)靠近發(fā)射結(jié)附近的電導(dǎo)率可近似

16、為： 對(duì)應(yīng)電阻率為： 式中的pB(0)/NB稱為注入比。 隨著注入的加大，pB(0)不斷加大，基區(qū)電導(dǎo)率B相應(yīng)地不斷上升，電阻率不斷下降。這一現(xiàn)象被稱為基區(qū)電導(dǎo)調(diào)制效應(yīng)。2022/7/1659Semiconductor Devices（b）產(chǎn)生復(fù)合電流實(shí)際晶體管在反向偏壓下，集電區(qū)基區(qū)內(nèi)耗盡層存在產(chǎn)生電流，而發(fā)射區(qū)基區(qū)正偏，耗盡層內(nèi)有復(fù)合電流。如果產(chǎn)生電流在ICBO中起支配作用，對(duì)突變的集電結(jié)，ICBO隨 增加，對(duì)線性緩變的集電結(jié)，ICBO隨 增加，同時(shí) 也增加。在小電流下，復(fù)合電流占支配作用， m2。 IC是由注入基區(qū)的空穴擴(kuò)散到集電區(qū)形成的空穴電流，不受發(fā)射區(qū)基區(qū)的復(fù)合電流影響。 2022

17、/7/1660Semiconductor Devices（c）大注入自建電場(chǎng)大注入時(shí)，由于電子（多子）濃度梯度的存在，必定會(huì)向集電結(jié)方向擴(kuò)散，集電結(jié)上加的是反向偏壓，它阻止電子流向集電區(qū)，因此在集電結(jié)的基區(qū)側(cè)有電子積累，由于擴(kuò)散運(yùn)動(dòng)，在發(fā)射結(jié)的基區(qū)側(cè)電子濃度將降低，從而在基區(qū)中產(chǎn)生由發(fā)射結(jié)指向集電結(jié)的電場(chǎng)B，這一自建電場(chǎng)稱為大注入自建電場(chǎng)。它同時(shí)改變了基區(qū)少子分布。基區(qū)電子和空穴的電流方程應(yīng)為： 2022/7/1661Semiconductor Devices式中等號(hào)右邊第一項(xiàng)為大注入引起的自建電場(chǎng)形成的漂移電流，第二項(xiàng)為濃度梯度引起的擴(kuò)散電流。自建電場(chǎng)阻止多子（電子）的擴(kuò)散，即InB =0式

18、中，EB為基區(qū)本身?yè)诫s分布形成的內(nèi)建電場(chǎng)2022/7/1662Semiconductor Devices（6）飽和電流和擊穿電壓（a）飽和電流當(dāng)發(fā)射極開(kāi)路時(shí)，集電極一基極結(jié)的反向電流定義為ICBO。當(dāng)基極開(kāi)路時(shí)，集電極-發(fā)射極結(jié)的反向電流定義為ICEO。 通常， ICBO ICEO， ICBO 發(fā)射結(jié)短路時(shí)的電流IC。2022/7/1663Semiconductor Devices（b）擊穿電壓放大狀態(tài)下，當(dāng)VBC（共基極接法）或VEC（共射極接法）超過(guò)擊穿電壓臨界值時(shí)，晶體管的集電極電流IC急劇增加，稱為雪崩擊穿。原因是集電結(jié)耗盡區(qū)內(nèi)的電場(chǎng)太強(qiáng)而產(chǎn)生大量電子空穴（雪崩倍增）。共基極接法：定義

19、發(fā)射極開(kāi)路時(shí)集電極一基極擊穿電壓為BVCBO ，對(duì)集電區(qū)摻雜遠(yuǎn)低于基區(qū)時(shí)：式中，EC是臨界擊穿電場(chǎng)，NC是集電區(qū)的摻雜濃度2022/7/1664Semiconductor Devices共射極接法：定義基極開(kāi)路時(shí)集電極一發(fā)射極的擊穿電壓為BVCEO，當(dāng)外加電壓較高以至集電結(jié)發(fā)生雪崩倍增效應(yīng)， 利用PN雪崩倍增因子的經(jīng)驗(yàn)公式 ：可得：對(duì)于Si，n26，且0較大，因此BVCEOBVCBO2022/7/1665Semiconductor Devices（c）基區(qū)穿通 隨著集電結(jié)反向電壓的增加，集電結(jié)勢(shì)壘區(qū)向兩邊擴(kuò)展，基區(qū)有效寬度WBeff減小。如果晶體管的基區(qū)摻雜濃度比集電區(qū)低，基區(qū)寬度WB又較小，

20、則有可能在集電結(jié)發(fā)生雪崩擊穿之前，WBeff減小到零，即發(fā)射區(qū)到集電區(qū)之間只有空間電荷區(qū)而無(wú)中性的基區(qū)，這種現(xiàn)象稱為基區(qū)穿通。發(fā)生基區(qū)穿通時(shí)的集電極電壓稱穿通電壓VPT，在VPT下，集電極電流將迅速上升。 顯然，基區(qū)較薄的合金結(jié)晶體管容易出現(xiàn)基區(qū)穿通效應(yīng)，或者發(fā)生在集電區(qū)摻雜濃度高于基區(qū)的晶體管中。2022/7/1666Semiconductor Devices假設(shè)基區(qū)、集電區(qū)均勻摻雜，根據(jù)勢(shì)壘寬度的公式，有 對(duì)于給定的基區(qū)寬度WB，只有當(dāng)NB較大時(shí)才能防止基區(qū)穿通，使器件的電壓只受集電結(jié)耗盡區(qū)的雪崩倍增作用限制。（NCNB時(shí)，容易發(fā)生基區(qū)穿通） 2022/7/1667Semiconducto

21、r Devices4、輸入和輸出特性曲線晶體管應(yīng)用在電路中可以有三種連接方式。這三種連接方式中應(yīng)用最廣的是共發(fā)射極連接，因?yàn)樗哂写蟮碾娏髟鲆婧凸β试鲆?，電流增益定義為：而共基極連接具有更高些的截止頻率。共集電極連接運(yùn)用很少。故在此主要討論共基極和共發(fā)射兩種連接。 2022/7/1668Semiconductor DevicesNPN晶體管(a)共基極、 （b）共發(fā)射極和（c）共集電極三種連接法 (a) (b) (c) 2022/7/1669Semiconductor DevicesNPN晶體管共基極輸入輸出特性輸入特性：IE隨VBE指數(shù)上升，與正向P-N結(jié)特性一致，隨著VCB增加，IE隨VB

22、E而上升得更快，這是由于基區(qū)寬度WB隨VCB增加而減小，從而導(dǎo)致IE增大。 輸出特性：IE=0時(shí)IC=ICBO，即集電結(jié)反向飽和電流。IC按IE的規(guī)律隨IE而增加，若IE一定，IC基本上不隨VCB變化，在VCB下降到0以后IC才逐步下降到0，這是由于只有當(dāng)集電結(jié)處于正偏狀態(tài)后，才能阻止由發(fā)射區(qū)注入基區(qū)的空穴流向集電區(qū)。此時(shí)，晶體管進(jìn)入飽和區(qū)。 2022/7/1670Semiconductor DevicesNPN晶體管共基極接法輸出特性曲線2022/7/1671Semiconductor DevicesNPN晶體管共發(fā)射極輸入輸出特性輸入特性：與正向P-N結(jié)特性一致，隨著VCE增加，IB減小。

23、這是由于增加VCE會(huì)使WB減小，基區(qū)中的復(fù)合電流減小，從而使IB減??；至于VBE=0時(shí)，IB不為0，這是由于此時(shí)VCB0，集電結(jié)有ICBO流過(guò)，使IB=ICBO。 輸出特性：當(dāng)IB=0時(shí)，流過(guò)晶體管的電流為ICEO，隨著IB增加，IC以IB的規(guī)律上升；且隨著VCE增加IC略上升，這是由于Early效應(yīng)（WB減小而使增大）的結(jié)果；當(dāng)VCE減小到一定值（對(duì)硅管來(lái)說(shuō)，該值約為0.7V）而使集電結(jié)轉(zhuǎn)為正偏后，IC迅速下降，此時(shí)，晶體管進(jìn)入飽和區(qū)。 2022/7/1672Semiconductor DevicesNPN晶體管共發(fā)射極接法輸出特性曲線2022/7/1673Semiconductor Dev

24、ices晶體管輸出特性分為三個(gè)區(qū)域：I為線性工作區(qū)，為飽和區(qū)，為截止區(qū)。I區(qū)工作的晶體管，發(fā)射結(jié)處于正偏，集電結(jié)處于反偏；區(qū)工作的晶體管，發(fā)射結(jié)和集電結(jié)均處于正偏；區(qū)工作的晶體管，發(fā)射結(jié)和集電結(jié)都為反偏。 2022/7/1674Semiconductor Devices3.3 晶體管模型 晶體管內(nèi)部物理過(guò)程非常復(fù)雜，而在電路應(yīng)用中，只需要關(guān)心器件的端特性。如果用一些基本的元件構(gòu)造一個(gè)端網(wǎng)絡(luò)，與晶體管的端網(wǎng)絡(luò)相同，稱為晶體管的等效電路或模型。因此在不同的應(yīng)用場(chǎng)合可以有不同的模型。從構(gòu)造途徑劃分可以分為兩類：(1)由器件物理分析給出，稱為物理模型，其物理意義明確，反映了器件內(nèi)部的物理過(guò)程；(2)從

25、應(yīng)用角度出發(fā)，將器件視為“黑匣子”，不管其內(nèi)部發(fā)生的過(guò)程，僅根據(jù)器件的端特性來(lái)構(gòu)造模型，稱為電路模型，這類模型的參數(shù)也可以與晶體管的內(nèi)部參數(shù)聯(lián)系起來(lái)。2022/7/1675Semiconductor Devices多年來(lái)，在SPICE之類的電路模擬器中，概括雙極型晶體管的電學(xué)特性模型主要有EM模型(J.J.Ebers-J.L.Moll)和GP模型（Gummel-Poon）。其中EM模型使器件的電學(xué)特性和器件的工藝參數(shù)相聯(lián)系。而GP模型則是建立在器件電學(xué)特性和基區(qū)多子電荷相聯(lián)系的基礎(chǔ)之上的。 2022/7/1676Semiconductor Devices1物理模型為了模擬雙極晶體管的特性，可以

26、使用各種模擬工具對(duì)電子、空穴分布、電場(chǎng)、電流等進(jìn)行物理計(jì)算。一維模型在許多情況下有效，但是電流集邊效應(yīng)、邊緣泄漏特性、發(fā)射極周邊電容等，從本質(zhì)上講要用兩維或三維模型來(lái)分析。對(duì)于硅基器件，通常用基于擴(kuò)散漂移輸運(yùn)機(jī)制的計(jì)算公式就足夠了，但在計(jì)算一些與尺寸有關(guān)的特性時(shí)這些公式不再精確。對(duì)于族HBT，上述輸運(yùn)機(jī)制的模擬精度會(huì)進(jìn)一步受到影響。使用蒙特卡羅模擬是比較精確的，但是需要大量的計(jì)算。因而引入了流體動(dòng)力學(xué)或能量平衡模擬，模擬的精度較差但計(jì)算較簡(jiǎn)單。 2022/7/1677Semiconductor Devices埃伯斯莫爾模型（EM模型）是1954年由J.J.Ebers和J.L.Moll首先提出的

27、，屬于晶體管的物理模型，其模型參數(shù)能較好反映物理本質(zhì)且易于測(cè)量?；舅枷胧蔷w管可以認(rèn)為是基于正向的二極管和基于反向的二極管的疊加。IF0為正偏時(shí)二極管的飽和電流 IR0為反偏時(shí)二極管的飽和電流 2022/7/1678Semiconductor Devices基本EM模型的等效電路2022/7/1679Semiconductor Devices基本的EM模型表達(dá)式2022/7/1680Semiconductor Devices由此得到基本的EM模型：由上面兩式可得，式中IEBO和ICBO分別為集電極開(kāi)路時(shí)發(fā)射極飽和電流和發(fā)射極開(kāi)路時(shí)的集電極飽和電流。 2022/7/1681Semiconduc

28、tor DevicesEbers-Moll Model為了改善模型的精確度，在基本模型基礎(chǔ)上加串聯(lián)電阻和耗盡層電容的改進(jìn)模型。2022/7/1682Semiconductor Devices還可以考慮在內(nèi)部發(fā)射極和集電極兩端之間加上額外的電流源來(lái)包括厄而利效應(yīng)。還可以在基極引線上加上二極管以解釋沿基極發(fā)射極結(jié)的兩維電流擁擠效應(yīng)。總結(jié)：器件模型越精確，所需模型參數(shù)就越多，器件模型就越復(fù)雜。2022/7/1683Semiconductor Devices2電路級(jí)的模型GummelPoon模型(GP模型)的主要特點(diǎn)是把晶體管的電學(xué)特性（結(jié)電壓、集電極電流等）和基區(qū)多子電荷聯(lián)系在一起。 其中QB0為熱

29、平衡時(shí)基區(qū)的多子電荷總量。QjE代表發(fā)射結(jié)正偏時(shí)其耗盡區(qū)寬度變化而使基區(qū)多子電荷增加的數(shù)量，QjC代表集電結(jié)正偏時(shí)其耗盡區(qū)寬度變化而使基區(qū)多子電荷增加的數(shù)量，QdEQdC代表基區(qū)中存儲(chǔ)電荷的數(shù)量。具體的計(jì)算見(jiàn)課本半導(dǎo)體器件物理基礎(chǔ)P83。 2022/7/1684Semiconductor DevicesGummel-Poon Model( ) 2022/7/1685Semiconductor DevicesGummelPoon模型的討論 不能很好描述電流集邊效應(yīng)。電流集邊效應(yīng)對(duì)硅雙極晶體管是重要的問(wèn)題，而對(duì)大多數(shù)HBT而言，因?yàn)镠BT的基區(qū)摻雜通常較大，則可忽略。為了部分的考慮這些效應(yīng)，SPI

30、CE模型提供一個(gè)表達(dá)式來(lái)描述基區(qū)電阻隨正向電流的變化。不能很好描述電荷貯存效應(yīng)和集電區(qū)在飽和時(shí)的電阻，特別是對(duì)于承受中等偏壓、具有較厚和輕摻雜集電區(qū)的晶體管。當(dāng)晶體管工作在VBC較低的情形下，集電區(qū)沒(méi)有耗盡，串聯(lián)電阻顯著增大。然而，如果VBC正偏且足夠大時(shí)，注入到集電區(qū)的空穴使電阻減小。 用電荷控制模型描述晶體管的瞬態(tài)行為，只能是一種近似。特別是，瞬態(tài)電荷的分布與由電荷控制模型得到的穩(wěn)態(tài)分布是不同的，至少非靜態(tài)電荷分布會(huì)導(dǎo)致輸出電流相對(duì)于輸入偏壓在時(shí)間上有所延遲。通常將時(shí)間延遲因子納入到集電極電流源中，以用來(lái)校正已經(jīng)包括在電荷控制模型中被稱作延遲相位的延遲量。2022/7/1686Semico

31、nductor Devices為了精確描述晶體管的基區(qū)電阻和集電結(jié)電容，需要使用分布電阻電容網(wǎng)絡(luò)。為簡(jiǎn)化起見(jiàn)，GummelPoon模型只考慮了單一的基極電阻，器件的大部分電容必須通過(guò)該電阻進(jìn)行充電，而在更精確的模型中，基區(qū)被分成幾部分，分別定義了不同的串聯(lián)電阻和相關(guān)的電容。雙極晶體管中的電流密度可能會(huì)很大，這樣電流流過(guò)器件時(shí)會(huì)產(chǎn)生很可觀的熱量，由于晶體管的各種特性強(qiáng)烈依賴于溫度的變化，自加熱效應(yīng)將對(duì)測(cè)量的特性產(chǎn)生影響。這對(duì)于族器件尤為重要，因這種器件基區(qū)的電阻率高從而要求的發(fā)射區(qū)寬度也大。而且族材料的導(dǎo)熱率比硅低。為了計(jì)及自加熱效應(yīng)，可以考慮附加一個(gè)與晶體管有關(guān)的熱電路。 考慮串聯(lián)電阻等影響后

32、，模型可以十分精確，但所需參數(shù)多達(dá)25個(gè)。為了對(duì)特定電路進(jìn)行分析，必須在精確度和模型復(fù)雜性之間進(jìn)行折衷考慮。2022/7/1687Semiconductor Devices3.4 頻率特性晶體管在實(shí)際應(yīng)用中大都是用來(lái)放大交流訊號(hào)，特別是隨著現(xiàn)代電子技術(shù)的發(fā)展，越來(lái)越多地被用于高頻、超高頻和微波領(lǐng)域，但當(dāng)信號(hào)頻率升高時(shí)，晶體管的放大特性要發(fā)生變化，如電流增益減小，相移增加等，這些變化的主要原因是勢(shì)壘區(qū)電容及擴(kuò)散電容的充放電。 1頻率參數(shù)2晶體管的小信號(hào)等效電路3. 頻率功率限制2022/7/1688Semiconductor Devices（1）頻率參數(shù)在低頻工作時(shí)，電流增益不隨頻率變化。但工作

33、在高頻時(shí)，電流增益明顯下降，且隨著頻率的增高, 電流增益一直降下去，直到器件失去放大能力。為了描述增益隨頻率變化的限制，引入下列電流增益的頻率特征參數(shù)。共基極截止頻率f：定義為當(dāng)電流增益隨頻率升高而下降到低頻增益的1/ 倍時(shí)所對(duì)應(yīng)的頻率，即下降到1/ 0時(shí)頻率。 共發(fā)射極截止頻率f：定義為下降到1/ 0時(shí)的頻率。特征頻率fT：定義為下降到1時(shí)（0db）的頻率。 2022/7/1689Semiconductor Devices值得注意的是，f f以后，隨頻率升高而下降是有規(guī)律的：頻率升高一倍，增益就下降一倍，即下降6db，其頻率與增益的乘積保持為常數(shù)不變。fT就是增益一帶寬乘積，fT也是描述晶體

34、管能起電流放大作用的最高極限頻率。 晶體管頻率響應(yīng)的最重要限制是少子通過(guò)基區(qū)的渡越時(shí)間。 2022/7/1690Semiconductor Devices基區(qū)渡越時(shí)間 當(dāng)基區(qū)少數(shù)載流子pB(x)以速度v(x)穿越基區(qū)，產(chǎn)生基區(qū)傳輸電流IpB(x)=AqpB(x)v(x)時(shí)，v(x)為基區(qū)少子的有效速度，以PNP管為例，則空穴穿越基區(qū)的時(shí)間為 在基區(qū)寬度WBLpB，近似認(rèn)為基區(qū)傳輸電流為常數(shù)即IpB(x)IpE=-AJpE時(shí)，基區(qū)少子分布用均勻基區(qū)和線性近似代入可得2022/7/1691Semiconductor Devices（2）晶體管的小信號(hào)等效電路晶體管是非線性器件，但對(duì)于小信號(hào)條件下的

35、工作狀態(tài)可以看作線性器件。因此，常用四端網(wǎng)絡(luò)的等效電路來(lái)研究晶體管電學(xué)特性。 隨著運(yùn)用頻率的提高，晶體管的各種電容效應(yīng)開(kāi)始起支配作用，故必須考慮勢(shì)壘電容CTe、CTc和發(fā)射結(jié)的擴(kuò)散電容Cde的影響，也要考慮基極電阻rb的作用，因?yàn)樵撾娮韬碗娙萁M成的RC時(shí)間常數(shù)將會(huì)影響晶體管的高頻性能。在高頻時(shí)，由于rC1/CTc，故rc可以忽略。 2022/7/1692Semiconductor Devices跨導(dǎo)gm：輸入電導(dǎo)：輸出電導(dǎo)：2022/7/1693Semiconductor Devices較高頻時(shí)輸出端交流短路時(shí)高頻小信號(hào)電路2022/7/1694Semiconductor Devices高頻時(shí)

36、，考慮基區(qū)寬度調(diào)制效應(yīng)時(shí)存在有限的輸出電導(dǎo)2022/7/1695Semiconductor Devices（3）頻率功率限制高頻功率增益：定義高頻優(yōu)值U為功率增益與頻率平方的乘積：標(biāo)志晶體管的放大能力，也稱增益一帶寬積。最高振蕩頻率： 式中，rb為基極電阻，CTC為集電極總輸出電容。2022/7/1696Semiconductor Devices提高晶體管特征頻率fT的途徑 在一般的高頻晶體管中，減小B是提高fT的主要因素： 降低晶體管的基區(qū)寬度WB，提高基區(qū)電場(chǎng)因子。減小發(fā)射結(jié)面積以減小CTe 。減小集電結(jié)的勢(shì)壘寬度xjC，即降低集電區(qū)電阻率，但它又與提高擊穿電壓有矛盾。為此，必須根據(jù)不同要

37、求作適當(dāng)選擇。 減小集電極串聯(lián)電阻rcs及集電結(jié)勢(shì)壘電容CTc。為此一是降低集電區(qū)電阻率和減小集電區(qū)厚度，以減小rcs（但這也與提高擊穿電壓的要求矛盾）；二是縮小結(jié)面積以降低CTc。 綜合之，提高fT的主要途徑是：減小基區(qū)寬度WB，減小結(jié)面積（發(fā)射結(jié)及集電結(jié)），適當(dāng)降低集電區(qū)電阻率和厚度。2022/7/1697Semiconductor Devices3.5 功率特性1最大集電極電流IC為使晶體管電路的輸出功率大，要求晶體管能輸出較大的電流，但大電流工作的晶體管電流放大系數(shù)和截止頻率都要下降，從而限制了輸出功率。因此，在討論晶體管的功率特性時(shí)，我們先討論晶體管的最大集電極電流?；鶇^(qū)電導(dǎo)調(diào)制效應(yīng)

38、及有效基區(qū)擴(kuò)展效應(yīng)(Kirk效應(yīng)）均會(huì)使晶體管特性變差，因此必須定義各自的最大電流限制。 最大集電極電流密度取決于上述兩種效應(yīng)中最小的最大發(fā)射極電流。 2022/7/1698Semiconductor Devices2功率晶體管的安全工作區(qū)(SOA) 晶體管的最大耗散功率 晶體管的輸出功率，除受到電學(xué)參數(shù)限制外，還受到熱學(xué)參數(shù)的限制，這是由于電流的熱效應(yīng)使晶體管消耗一定的功率，引起管芯發(fā)熱，此熱量通過(guò)半導(dǎo)體、管殼等途徑散到管外，稱為晶體管的耗散功率。晶體管的最大耗散功率與熱阻有如下關(guān)系： 式中TjM為最高結(jié)溫；TA為環(huán)境溫度；RT是穩(wěn)態(tài)熱阻，與功率晶體管的結(jié)構(gòu)、材料和各材料的厚度、面積和熱導(dǎo)率

39、等有關(guān)； 2022/7/1699Semiconductor Devices晶體管結(jié)溫有一定限制，溫度過(guò)高將會(huì)引起P-N結(jié)的熱擊穿。通常規(guī)定：鍺晶體管的最高結(jié)溫定為85125，硅晶體管則定為150200。2022/7/16100Semiconductor Devices晶體管的二次擊穿 實(shí)踐表明，當(dāng)晶體管工作在最大耗散功率范圍內(nèi)時(shí)，仍有可能發(fā)生擊穿而被燒毀。一般認(rèn)為，這是由于晶體管的二次擊穿所引起的。 當(dāng)集電結(jié)反向偏壓VCE逐漸增大到某一數(shù)值時(shí)，集電極電流IC急劇增加，這就是通常的雪崩擊穿，稱為一次擊穿；繼續(xù)增加集電結(jié)電壓，使IC增大到某一臨界值此VCE突然降低，而電流則繼續(xù)增大，出現(xiàn)負(fù)阻效應(yīng)，

40、此稱二次擊穿。 二次擊穿的過(guò)程極短，通常為微秒量級(jí)，一旦發(fā)生二次擊穿，如果沒(méi)有保護(hù)措施，則晶體管很快就燒毀。 2022/7/16101Semiconductor Devices安全工作區(qū)(SOA)是晶體管能安全工作的范圍,它受四個(gè)參數(shù)限制:（1）集電極最大電流ICM。如果晶體管在脈沖狀態(tài)工作，那么該電流可比直流時(shí)的ICM大1.53倍；（2）集電極最大耗散功率PCM。在直流工作時(shí)它取決于穩(wěn)態(tài)熱阻RT，在脈沖工作時(shí)，則取決于瞬態(tài)熱阻RTS。通常ICVCE-1；（3）二次擊穿臨界功耗PSB曲線由實(shí)驗(yàn)決定，電流與電壓有如下關(guān)系：IV-n；n在1.54之間；（4）最大電壓VCEM。在線性放大區(qū)，VCEM

41、=VSUS。2022/7/16102Semiconductor Devices3.6 開(kāi)關(guān)特性在敘述晶體管的三個(gè)工作區(qū)中已經(jīng)注意到，如果晶體管工作在截止區(qū)，其輸出阻抗很大，相當(dāng)于電路“斷開(kāi)”；若晶體管工作在飽和區(qū)，則它的輸出阻抗很小，相當(dāng)于電路“接通”。這樣使用的晶體管在電路中起著開(kāi)關(guān)作用。晶體管由截止區(qū)轉(zhuǎn)換到飽和區(qū)，或由飽和區(qū)轉(zhuǎn)換到截止區(qū)，可以通過(guò)加在其輸入端的外界信號(hào)來(lái)實(shí)現(xiàn)，因此，轉(zhuǎn)換速度極快。近代電子計(jì)算機(jī)中所用的開(kāi)關(guān)電路，就是根據(jù)晶體管的這一特性來(lái)設(shè)計(jì)的，其開(kāi)關(guān)速度達(dá)每秒幾十萬(wàn)次到幾百萬(wàn)次，甚至更高。 2022/7/16103Semiconductor Devices2022/7/16

42、104Semiconductor Devices（1）關(guān)斷和導(dǎo)通阻抗為了表征開(kāi)關(guān)作用，考慮三個(gè)基本參量。關(guān)斷阻抗，導(dǎo)通阻抗和開(kāi)關(guān)時(shí)間。關(guān)斷阻抗： 導(dǎo)通阻抗：由上面兩式可知，結(jié)的反向飽和電流IEBO、ICBO小時(shí)，關(guān)斷阻抗很高。導(dǎo)通阻抗近似反比于IC，當(dāng)IC很大時(shí)，導(dǎo)通阻抗很小。通常，基區(qū)和集電區(qū)的歐姆電阻包含在總阻抗內(nèi)，尤其對(duì)于導(dǎo)通阻抗。2022/7/16105Semiconductor Devices（2）開(kāi)關(guān)時(shí)間開(kāi)關(guān)時(shí)間的定義： 晶體管從關(guān)態(tài)轉(zhuǎn)變?yōu)殚_(kāi)態(tài)的時(shí)間稱為開(kāi)啟時(shí)間ton，由開(kāi)態(tài)轉(zhuǎn)變?yōu)殛P(guān)態(tài)的時(shí)間稱為關(guān)斷時(shí)間toff。由于在開(kāi)關(guān)過(guò)程中集電極電流是交替變化的，電流開(kāi)始上升或開(kāi)始下降的時(shí)刻很

43、難準(zhǔn)確確定，工程上一般以最大值ICS的0.1或0.9倍進(jìn)行測(cè)量，定義開(kāi)關(guān)時(shí)間。延遲時(shí)間：從基極回路輸入正脈沖信號(hào)起（t=0）到晶體管集電極電流升至0.1Ics為止，稱為延遲時(shí)間td。上升時(shí)間：集電極電流由0.1Ics升至0.9Ics為止，稱為上升時(shí)間tr。存貯時(shí)間：基極信號(hào)變負(fù)開(kāi)始到集電極電流下降到0.9ICS，稱為存貯時(shí)間ts。下降時(shí)間：集電極電流從0.9ICS下降到0.1ICS所需的時(shí)間為下降時(shí)間tf。 tontd+tr；tofftstf；tton+toff2022/7/16106Semiconductor Devices利用電荷控制模型分析開(kāi)關(guān)時(shí)間基區(qū)內(nèi)存貯的總過(guò)剩少子電荷為（PNP管）

44、：由連續(xù)性方程給出存貯電荷隨時(shí)間的變化由此，可得電荷控制的基本方程 ：瞬態(tài)基極電流的作用2022/7/16107Semiconductor Devices延遲時(shí)間：存貯時(shí)間：式中，若t3p，則2022/7/16108Semiconductor Devices分析導(dǎo)通時(shí)間取決于如何迅速把空穴（PNP管的基區(qū)少子）或電子（NPN管的基區(qū)少子）注入到基區(qū)。關(guān)斷時(shí)間取決于如何通過(guò)復(fù)合使空穴迅速消失。開(kāi)關(guān)晶體管的重要參數(shù)之一是少子壽命。對(duì)高速開(kāi)關(guān)管，降低少子壽命的有效方法是在禁帶中心附近引入有效產(chǎn)生復(fù)合中心，如摻金工藝。2022/7/16109Semiconductor Devices（3）開(kāi)關(guān)過(guò)程截止

45、狀態(tài)延遲過(guò)程上升過(guò)程超量存貯即飽和狀態(tài)超量?jī)?chǔ)存電荷消失過(guò)程即存貯時(shí)間下降過(guò)程截止?fàn)顟B(tài)2022/7/16110Semiconductor Devices提高開(kāi)關(guān)速度的措施提高晶體管的開(kāi)關(guān)速度，必須從改善器件性能及電路工作條件著手，這里我們僅討論提高開(kāi)關(guān)速度對(duì)器件性能的要求。 (1)提高晶體管的頻率特性，要求： (a)減小結(jié)面積，使 CTe及CTc減小; (b)減小基區(qū)寬度WB，一般說(shuō)fT主要決定于WB，減小WB可大大提高fT。 (2)在工藝上增加摻金工序，其原因是： (a)降低集電區(qū)少子壽命，可減少集電區(qū)中超量?jī)?chǔ)存少子的數(shù)量，在儲(chǔ)存時(shí)間內(nèi)又可加速超量?jī)?chǔ)存少子的消失，從而使ts減小；對(duì)NPN效果更

46、好。 (b)析出凝聚在位錯(cuò)、層錯(cuò)處的重金屬銅、鐵等，以改善反向特性。 (c)摻金后的缺點(diǎn)：一是使反向漏電流增加，還減小了電流放大增益；二是使集電區(qū)電阻率增加，這是因?yàn)榻鹌鹨欢ǖ氖┲骰蚴苤髯饔谩?(3)減小集電區(qū)外延盡厚度WC，以減小超量?jī)?chǔ)存的電荷。2022/7/16111Semiconductor Devices晶體管的主要設(shè)計(jì)指標(biāo)： 在通訊廣播等設(shè)備上應(yīng)用的N-P-N高頻功率晶體管，甲類工作狀態(tài)。其基本參數(shù)指標(biāo)為：fT=1000MHz, 輸出功率P0=5W, 功率增益Gp=5db, Vcc=28V, =40%3.7 晶體管的設(shè)計(jì)2022/7/16112Semiconductor Device

47、s設(shè)計(jì)指標(biāo)分析細(xì)化到具體設(shè)計(jì)參數(shù)上1、集電極維持電壓：甲類狀態(tài)VSUS2VCC=56V2、最大集電極電流：ICM 4P0/VCC=0.72A3、最大耗散功率：取晶體管的最大耗散功率PCM等于電源供給功率PD，2022/7/16113Semiconductor Devices4、熱阻：選取最高結(jié)溫TjM=175C，環(huán)境溫度Ta=25 C,熱阻5、高頻優(yōu)值和特征頻率：在工作頻率1000MHz下，高頻優(yōu)值需 Gpf23.21018(Hz)2 取fT=1500MHz,2022/7/16114Semiconductor Devices總體設(shè)計(jì)方案考慮1、工藝：外延平面雙擴(kuò)散工藝2、圖形結(jié)構(gòu)形式：對(duì)高頻功

48、率晶體管的設(shè)計(jì)應(yīng)兼顧功率特性與頻率特性兩方面的要求。選用覆蓋式結(jié)構(gòu)，該結(jié)構(gòu)的圖形優(yōu)值較大，且本設(shè)計(jì)中的頻率要求較高2022/7/16115Semiconductor Devices3、集電結(jié)的形狀：在集電結(jié)面積一定的條件下，正方形具有最小的周界長(zhǎng)度在集電結(jié)周界上發(fā)生低擊穿的幾率就小一些，有利于提高產(chǎn)品合格率。故低頻大功率晶體管和高頻小功率晶體管均為正方形。 超高頻功率晶體管所以高頻功率晶體管集電結(jié)的形狀設(shè)計(jì)就必須考慮周界長(zhǎng)度問(wèn)題，選取較長(zhǎng)的矩形，這可能會(huì)犧牲一些合格率。4、封裝形式：管殼封裝面積縮小許多耗散功率大了許多2022/7/16116Semiconductor Devices縱向結(jié)構(gòu)參

49、數(shù)的設(shè)計(jì)1、外延層電阻率的選取:集電區(qū)外延層雜質(zhì)濃度NC主要由集電結(jié)擊穿電壓V(BR)CBO決定對(duì)硅平面型N-P-N晶體管，取n=4,令hFE=10-15，則V(BR)CBO=102112V根據(jù)雜質(zhì)濃度與擊穿電壓關(guān)系曲線查得NC51015cm-3,考慮到較高的外延雜質(zhì)濃度可以降低集電極串聯(lián)電阻，提高頻率特性，故選取NC=41015cm-32022/7/16117Semiconductor Devices縱向結(jié)構(gòu)參數(shù)的設(shè)計(jì)2、基區(qū)寬度:若采用擴(kuò)散工藝 =21017cm-3 DnB=11cm2/s WB=(0.560.62m) 取 WB=0.5m也是可行的 2022/7/16118Semicond

50、uctor Devices縱向結(jié)構(gòu)參數(shù)的設(shè)計(jì)3、發(fā)射結(jié)和集電結(jié)結(jié)深：由于采用磷硼擴(kuò)散工藝，需考慮emitter- push effect ，若取xje/xjc=0.6,WB=1/3WB,而 xjc=xje+WB- WB xje=WB=0.5m,xjc=0.83m(考慮push effect, xjc=0.83+0.5/3=1m) 2022/7/16119Semiconductor Devices縱向結(jié)構(gòu)參數(shù)的設(shè)計(jì)4、外延層厚度的選取考慮擊穿條件下的集電結(jié)耗盡區(qū)寬度以及反擴(kuò)散，Wepi=1314 m2022/7/16120Semiconductor Devices縱向結(jié)構(gòu)參數(shù)的設(shè)計(jì)5、縱向結(jié)構(gòu)設(shè)

51、計(jì)參數(shù)匯總：基區(qū)寬度WBWB=0.5m淡基區(qū)硼擴(kuò)散結(jié)深xjcXjc=0.83m濃基區(qū)硼擴(kuò)散結(jié)深xjcxjc=2.5m外延層厚度WepiWepi=1314m淡基區(qū)表面雜質(zhì)濃度NBONBO=31019cm-3淡基區(qū)硼擴(kuò)薄層電阻150/方塊濃基區(qū)表面雜質(zhì)濃度NBO=3.51020cm-3濃基區(qū)硼擴(kuò)薄層電阻5/方塊發(fā)射區(qū)表面雜質(zhì)濃度NEO=11021cm-3發(fā)射區(qū)磷擴(kuò)薄層電阻20/方塊內(nèi)基區(qū)薄層電阻3100/方塊外延層雜質(zhì)濃度NC=41015cm-3外延層電阻率C=1.2cm2022/7/16121Semiconductor Devices橫向結(jié)構(gòu)參數(shù)的設(shè)計(jì)1、單元發(fā)射區(qū)的寬度、長(zhǎng)度和個(gè)數(shù)的確定： =

52、2.51017cm-3，DnB=11cm2/s， WB=0.5m ： （ 基區(qū)電 導(dǎo)調(diào)制） （基區(qū)擴(kuò)展） JCM=Jcr (最大電流密度） 2022/7/16122Semiconductor Devices橫向結(jié)構(gòu)參數(shù)的設(shè)計(jì) 發(fā)射極總周長(zhǎng) 可以把發(fā)射極條寬度選為2m，但工藝限制，確定為8m。 生產(chǎn)實(shí)際中常取le=(48)Se=(3264) m, 這里取le=60 m 2022/7/16123Semiconductor Devices橫向結(jié)構(gòu)參數(shù)的設(shè)計(jì)取90個(gè)，為使散熱性能良好，把有源區(qū)面積確定為狹長(zhǎng)的矩形。故把發(fā)射極單元在其長(zhǎng)度方向上排列10列，在其寬度方向上排列9行。2022/7/16124

53、Semiconductor Devices橫向結(jié)構(gòu)參數(shù)的設(shè)計(jì)2、發(fā)射極引線孔尺寸的確定：發(fā)射區(qū)條寬8m,最小套刻間距2 m：引線孔寬度為4 m3、濃、淡基區(qū)窗口尺寸的確定：由于發(fā)射區(qū)擴(kuò)散較淺，故可以忽略其橫向擴(kuò)散，濃基區(qū)擴(kuò)散深度2.5m,假定其橫向擴(kuò)散為縱向深度的一半，即1.25 m,作為近似估算，操作對(duì)位誤差為0.75 m,光刻版的誤差及側(cè)向腐蝕誤差為1 m：總的間距大于3 m。所以取Seb=4 m2022/7/16125Semiconductor Devices2022/7/16126Semiconductor Devices橫向結(jié)構(gòu)參數(shù)的設(shè)計(jì)4、鋁金屬電極尺寸的確定5、光刻版圖形尺寸：最小光刻間距2mSe=8mle=60mn=90單元E引線孔寬度4m單元E引線孔長(zhǎng)度46m單元淡基區(qū)寬度16m單元淡基區(qū)長(zhǎng)度68m濃基區(qū)網(wǎng)格寬度Sb1=5m基極引線孔的寬度Sb2=10m淡基區(qū)輪廓792196m2濃基區(qū)輪廓794198m2LE=1.2cm結(jié)面積AE=4.3210-4cm2基區(qū)結(jié)面積AB=AC=1.57