第13章--觸發(fā)器與時序邏輯電路ppt課件(全)

1、第13章 觸發(fā)器與時序邏輯電路13.1 觸發(fā)器 13.2 時序邏輯電路分析13.3 典型時序邏輯電路 13.4 常用中規(guī)模集成時序邏輯電路退 出13.1 觸發(fā)器13.1.1 觸發(fā)器概述13.1.2 觸發(fā)器的邏輯功能描述13.1.3 觸發(fā)器的分類 13.1.4 觸發(fā)器的邏輯功能轉(zhuǎn)換 退 出13.1.1 觸發(fā)器概述 能夠存儲一位二值（邏輯“0”和邏輯“1”）信號的基本單元電路，統(tǒng)稱為觸發(fā)器。 我們通過圖13.1所示基本觸發(fā)器來介紹幾個基本概念。 （a）電路圖 （b）符號圖13-1 用或非門構(gòu)成的基本RS觸發(fā)器 4不定狀態(tài) 當(dāng)R、S兩個輸入信號同時有效時（R=1、S=1），狀態(tài)不定。顯然，若R、S滿

2、足RS=0，則能保證輸入端不會同時出現(xiàn)高電平。我們將RS=0稱為約束條件。 圖13.2所示電路為用與非門組成的基本RS觸發(fā)器，其工作原理請讀者自己分析。（a）電路圖 （b）符號圖13-2 用與非門構(gòu)成的基本RS觸發(fā)器13.1.2 觸發(fā)器的邏輯功能描述 以圖13-1所示的基本RS觸發(fā)器為例，介紹觸發(fā)器邏輯功能描述的基本概念和術(shù)語。1現(xiàn)態(tài)與次態(tài)2狀態(tài)轉(zhuǎn)移真值表表13.1 基本RS觸發(fā)器的狀態(tài)轉(zhuǎn)換真值表RSQnQn+1說明0000觸發(fā)器狀態(tài)不變00110101觸發(fā)器置101111000觸發(fā)器置01010110觸發(fā)器狀態(tài)不定1113特征方程特征方程為式中，RS=0為約束條件（不允許輸入端R、S同時為1

3、）。4狀態(tài)圖圖13-3 基本RS觸發(fā)器的狀態(tài)圖5時序圖圖13-4 基本RS觸發(fā)器時序圖13.1.3 觸發(fā)器的分類1D觸發(fā)器表13.2 D觸發(fā)器的狀態(tài)轉(zhuǎn)換真值表DQnQn+1說明000輸出等于輸入010101111D觸發(fā)器的特征方程如下：狀態(tài)圖如圖13.5所示。圖13.5 同步D觸發(fā)器狀態(tài)圖2JK觸發(fā)器表13.3 JK觸發(fā)器的狀態(tài)轉(zhuǎn)換真值表JKQnQn+1說明0000觸發(fā)器狀態(tài)不變00110100觸發(fā)器置001101001觸發(fā)器置110111101觸發(fā)器狀態(tài)翻轉(zhuǎn)1110JK觸發(fā)器特征方程如下： JK觸發(fā)器狀態(tài)圖。圖13.6 JK觸發(fā)器狀態(tài)圖3T和T/觸發(fā)器表13.4 T觸發(fā)器的狀態(tài)轉(zhuǎn)換真值表TQ

4、nQn+1說明000保持011101翻轉(zhuǎn)110特征方程如下： 邏輯功能如表13.5所示。表13.5 T/觸發(fā)器的狀態(tài)轉(zhuǎn)換真值表QnQn+1說明01翻轉(zhuǎn)10特征方程如下：13.1.4 觸發(fā)器的邏輯功能轉(zhuǎn)換 1JK觸發(fā)器到D、T、T/和RS觸發(fā)器的轉(zhuǎn)換1）JK觸發(fā)器轉(zhuǎn)換成D觸發(fā)器D觸發(fā)器的特征方程為比較兩者的特征方程可得圖13.7 JK觸發(fā)器轉(zhuǎn)換為D觸發(fā)器 2）JK觸發(fā)器轉(zhuǎn)換成T觸發(fā)器T觸發(fā)器的特征方程為 可直接對JK觸發(fā)器和T觸發(fā)器的特征方程進(jìn)行比較，可得 畫電路圖如圖13.8所示。圖13.8 JK觸發(fā)器轉(zhuǎn)換為T觸發(fā)器3）JK觸發(fā)器轉(zhuǎn)換成T/觸發(fā)器T/觸發(fā)器的特征方程為變換其形式得比較JK觸發(fā)器

5、與T/觸發(fā)器兩者的特征方程可得畫電路圖如圖13.9所示。圖13.9 JK觸發(fā)器轉(zhuǎn)換為T/觸發(fā)器4）JK觸發(fā)器轉(zhuǎn)換成RS觸發(fā)器RS觸發(fā)器的特征方程為變換其形式因此可得 圖13.10 JK觸發(fā)器轉(zhuǎn)換為RS觸發(fā)器 3D觸發(fā)器到JK、T、T/和RS觸發(fā)器的轉(zhuǎn)換1）D觸發(fā)器轉(zhuǎn)換成JK觸發(fā)器比較JK觸發(fā)器與D觸發(fā)器的特征方程可知圖13.11 D觸發(fā)器轉(zhuǎn)換為JK觸發(fā)器畫電路圖如圖13.11所示。2）D觸發(fā)器轉(zhuǎn)換成T觸發(fā)器T觸發(fā)器的特征方程為比較T觸發(fā)器與D觸發(fā)器的特征方程可得畫電路圖如圖13.12所示。圖13.12 D觸發(fā)器轉(zhuǎn)換為T觸發(fā)器3）D觸發(fā)器轉(zhuǎn)換成T/觸發(fā)器T觸發(fā)器的特征方程為比較式T/觸發(fā)器與D觸

6、發(fā)器的特征方程，可得畫電路圖如圖13.13所示。 圖13.13 D觸發(fā)器轉(zhuǎn)換為T/觸發(fā)器4）D觸發(fā)器轉(zhuǎn)換成RS觸發(fā)器RS觸發(fā)器的特征方程為比較式RS觸發(fā)器與D觸發(fā)器的特征方程，可得可畫出其電路如圖13.14所示。 圖13.14 D觸發(fā)器轉(zhuǎn)換為RS觸發(fā)器13.2 時序邏輯電路分析13.2.1 時序邏輯電路概述13.2.2 同步時序電路的分析方法13.2.3 異步時序電路的分析方法退 出13.2.1 時序邏輯電路概述1電路結(jié)構(gòu)用圖13.15所示的方框圖表示。圖13.15 時序電路示意圖2時序電路邏輯功能的表示1）方程組 2）狀態(tài)表：與觸發(fā)器的狀態(tài)表相同，只是這里的變量為電路的輸入X1Xi、電路的輸

7、出Y1Yj、存儲電路的驅(qū)動W1Wk、電路的原狀態(tài)Q1nQLn、電路的次態(tài)Q1n+1QLn+1。將他們用表格表示，即為狀態(tài)轉(zhuǎn)換真值表，簡稱狀態(tài)表。 3）狀態(tài)圖：與觸發(fā)器的狀態(tài)圖相同。即在狀態(tài)圖中用小圓圈分別表示電路的各個狀態(tài)，以箭頭表示狀態(tài)轉(zhuǎn)換的方向，同時在箭頭旁邊標(biāo)明電路狀態(tài)轉(zhuǎn)換的輸入值和輸出值。通常將輸入變量取值在斜線上，輸出值在斜線下。 4）時序圖：所謂時序圖，是根據(jù)狀態(tài)圖或狀態(tài)表的內(nèi)容繪制成時間波形的形式。即在序列的時鐘作用下，電路狀態(tài)、輸出狀態(tài)隨時間變化的波形圖稱為時序圖。 3時序邏輯電路的分類 （1）按照時序電路中所有觸發(fā)器狀態(tài)的變化是否同步，時序電路可分為同步時序電路和異步時序電路

8、。若電路中所有觸發(fā)器的時鐘脈沖CP控制信號，都是使用同一個時鐘脈沖，這種時序電路稱為同步時序電路，否則為異步時序電路。 （2）按照電路輸出信號的特點(diǎn)，時序電路又可以分為米利（Mealy）型時序電路和穆爾（Moore）型時序電路。穆爾型時序電路，其電路的輸出信號僅取決于存儲電路的原狀態(tài)。其輸出方程為13.2.2 同步時序電路的分析方法 具體步驟為： 根據(jù)給定的時序電路，寫出電路的輸出方程；寫出每個觸發(fā)器的驅(qū)動方程； 將驅(qū)動方程代入相應(yīng)觸發(fā)器的特征方程，得出每個觸發(fā)器的狀態(tài)方程； 找出該時序電路對應(yīng)的狀態(tài)表或者狀態(tài)圖，以便直觀地看出該時序電路的邏輯功能。 若電路中存在無效狀態(tài)（即電路未使用的狀態(tài)）

9、，應(yīng)該檢查電路能否自啟動； 用文字描述電路的邏輯功能。【例13.1】分析下圖所示時序邏輯電路的功能。解：（1）由于該電路所有的觸發(fā)器都使用同一個時鐘脈沖，故為同步時序電路。（2）寫出電路的驅(qū)動方程、輸出方程及狀態(tài)方程。驅(qū)動方程為輸出方程為代入JK觸發(fā)器的特征方程中，就可以得出電路的狀態(tài)方程：（3）畫出電路的狀態(tài)圖 （4）檢查電路的自啟動：設(shè)電路的初始狀態(tài)為“101”，當(dāng)脈沖CP到來時將其代入狀態(tài)方程、輸出方程，可以求得輸出為“1”，新狀態(tài)為“010”；類似可以得出電路初態(tài)為“110”時，在CP的控制下輸出為“1”，新狀態(tài)為“010”；電路初態(tài)為“111”時，在CP脈沖控制下輸出為“1”，新狀態(tài)

10、為“000”；所以電路能夠自啟動。電路的完整狀態(tài)圖如圖13.18所示。 （5）結(jié)論：為能夠自啟動的五進(jìn)制加法計數(shù)器。 通過狀態(tài)圖轉(zhuǎn)換可以寫出該電路的狀態(tài)表，如表13.7所示。 表13.7 狀態(tài)轉(zhuǎn)換真值表CPQ3 n Q2 n Q1 nQ3 n+1 Q2 n+1 Q1 n+1 Y123450 0 00 0 10 1 00 1 11 0 00 0 1 00 1 0 00 1 1 01 0 0 00 0 0 16781 0 11 1 01 1 10 1 0 10 1 0 10 0 0 1【例13.2】分析下圖所示電路的邏輯功能。 解：（1）顯然，這是一個米利型的時序電路。它是由兩個D觸發(fā)器組成的同步

11、時序電路。X為電路的輸入端，Y為輸出端。 （2）寫出電路的驅(qū)動方程、輸出方程及狀態(tài)方程。驅(qū)動方程為輸出方程為 電路的狀態(tài)方程： （3）畫出電路的狀態(tài)圖。由狀態(tài)方程可以得出如圖13.20所示的狀態(tài)圖。圖13.20 例13.2圖213.2.3 異步時序電路的分析方法 一般來說，異步時序電路的分析步驟如下： 根據(jù)給定的時序電路，寫出每個觸發(fā)器的驅(qū)動方程（又稱激勵方程）及時鐘方程； 將驅(qū)動方程、時鐘方程代入相應(yīng)觸發(fā)器的特征方程，得出每個觸發(fā)器的狀態(tài)方程； 找出該時序電路對應(yīng)的狀態(tài)表或狀態(tài)圖，以便直觀地看出該時序電路的邏輯功能； 若電路存在無效狀態(tài)（即電路未使用的狀態(tài)），應(yīng)檢查電路能否自啟動； 用文字描

12、述該時序電路的邏輯功能?！纠?3.3】分析下圖所示電路的邏輯功能。解：（1）該電路穆爾型（無輸入信號）異步時序邏輯電路。（2）寫出電路的驅(qū)動方程、時鐘方程、輸出方程和狀態(tài)方程。驅(qū)動方程、時鐘方程為輸出方程為電路的狀態(tài)方程為（3）畫出電路的狀態(tài)圖。由狀態(tài)方程可得到如圖所示的狀態(tài)圖。 在依次假設(shè)電路的初始狀態(tài)，代入狀態(tài)方程求出電路的新狀態(tài)時，要注意每一個方程式的有效時鐘脈沖條件。只有當(dāng)時鐘條件具備時，觸發(fā)器才會按照方程式的規(guī)定更新狀態(tài)，否則將保持狀態(tài)不變。例如，在狀態(tài)圖中，設(shè)電路的原狀態(tài)為“010”，當(dāng)CP時鐘脈沖上升沿到來時，方程Q1n+1和Q3n+1成立，Q1n+1=1，Q2n+1= Q2n，

13、Q3n+1=0，故電路的次態(tài)為“011”，余下的讀者可按相同方式分析。 （4）檢查自啟動：設(shè)電路的初態(tài)為“101”，當(dāng)CP控制脈沖有效時，可求出輸出為“1”，新狀態(tài)為“010；類似可以求出當(dāng)初態(tài)為“110”，CP有效時，輸出為“1”，新狀態(tài)為“010”；電路初態(tài)為“111”，CP有效時，輸出為“1”，新狀態(tài)為“100”。所以，電路能夠自啟動。13.3 典型時序邏輯電路13.3.1 計數(shù)器13.3.2 寄存器退 出13.3.1 計數(shù)器 統(tǒng)計脈沖的個數(shù)稱為計數(shù)，實(shí)現(xiàn)計數(shù)功能的電路稱為計數(shù)器。1計數(shù)器的分類 按計數(shù)器中觸發(fā)器工作是否與時鐘脈沖同步可分為： 同步計數(shù)器與異步計數(shù)器。 按計數(shù)的進(jìn)制可分為

14、：二進(jìn)制計數(shù)器：十進(jìn)制計數(shù)器：N進(jìn)制計數(shù)器。 按計數(shù)是遞增還是遞減可分為： 加法計數(shù)器: 減法計數(shù)器：可逆計數(shù)器。2同步計數(shù)器 同步計數(shù)器是典型的同步時序電路，電路中所有的觸發(fā)器都共用一個時鐘脈沖源，這個時鐘脈沖就是被計數(shù)的輸入脈沖。 1）同步計數(shù)器的分析步驟 根據(jù)電路寫出各個觸發(fā)器的驅(qū)動方程； 根據(jù)電路寫出電路的輸出方程； 將驅(qū)動方程代入相應(yīng)觸發(fā)器的特征方程，求出電路的狀態(tài)方程； 依次假設(shè)電路的初始狀態(tài)，當(dāng)CP脈沖到來時，代入狀態(tài)方程、輸出方程，求出電路的新狀態(tài)、輸出，然后寫出電路的狀態(tài)轉(zhuǎn)換真值表或電路的狀態(tài)轉(zhuǎn)換圖； 若電路中存在無效狀態(tài)，應(yīng)檢查電路能否自啟動； 得出電路的邏輯功能。2）同步

15、二進(jìn)制計數(shù)器【例13.4】分析下圖所示電路的邏輯功能。 解：（1）寫出電路的驅(qū)動方程、輸出方程。驅(qū)動方程為輸出方程為（2）寫出電路的狀態(tài)方程。電路的狀態(tài)方程：（3）畫出電路的狀態(tài)圖。 （4）結(jié)論。由狀態(tài)圖可知，該電路為同步三位二進(jìn)制加法計數(shù)器，也稱為八進(jìn)制加法計數(shù)器?！纠?3.5】分析如圖所示電路的邏輯功能。解：（1）寫出電路的驅(qū)動方程、輸出方程。驅(qū)動方程為 輸出方程為（2）寫出電路的狀態(tài)方程。電路的狀態(tài)方程：（3）畫出電路的狀態(tài)圖。 （4）結(jié)論。由狀態(tài)圖可知，該電路為同步三位二進(jìn)制減法計數(shù)器，也稱為八進(jìn)制減法計數(shù)器。 3異步計數(shù)器 1）分析步驟 根據(jù)電路寫出驅(qū)動方程、輸出方程、時鐘方程； 將

16、驅(qū)動方程、時鐘方程代入相應(yīng)觸發(fā)器的特征方程，得出電路的狀態(tài)方程； 畫出電路的狀態(tài)圖。依次假設(shè)電路的初始狀態(tài)，當(dāng)CP脈沖到來時，代入狀態(tài)方程、輸出方程，求出電路的新狀態(tài)，然后畫出電路的狀態(tài)圖，或者寫出電路的狀態(tài)表。 若電路中存在無效狀態(tài)，應(yīng)檢查電路能否自啟動； 敘述該電路的邏輯功能。2）異步二進(jìn)制計數(shù)器【例13.6】分析如圖所示電路的邏輯功能。 解：（1）寫出電路的驅(qū)動方程、時鐘方程。 （2）寫出電路的狀態(tài)方程。 將驅(qū)動方程、時鐘方程代入JK觸發(fā)器的特征方程中，就得到了電路的狀態(tài)方程：（3）畫出電路的狀態(tài)圖。由特征方程可得出如圖13.30所示的狀態(tài)圖。 （4）結(jié)論。由狀態(tài)圖可知，該電路為異步三位

17、二進(jìn)制減法計數(shù)器，也稱為異步八進(jìn)制減法計數(shù)器。 13.3.2 寄存器 1基本寄存器 基本寄存器只有存放數(shù)據(jù)或代碼的功能，其電路由觸發(fā)器組成，下圖所示為一個四位的基本寄存器，它由四個D觸發(fā)器組成。圖中，D3、D2、D1和D0為寄存器的數(shù)據(jù)輸入端，Q3、Q2、Q1和Q0為寄存器的輸出端，CP為寄存器的控制端。 2移位寄存器 移位寄存器可以分為以下四類： 串入-串出工作方式的移位寄存器； 串入-并出工作方式的移位寄存器； 并入-并出工作方式的移位寄存器； 并入-串出工作方式的移位寄存器。以圖13.32所示的串入-并出工作方式的四位移位寄存器為例進(jìn)行分析。（1）清零。在每個觸發(fā)器的端加清零信號，將各觸

18、發(fā)器置“0”，此時，寄存器的狀態(tài)為“0000”。（2）存入數(shù)據(jù)。已知需要存放的數(shù)據(jù)為“A3、A2、A1、A0”。 （3）取出數(shù)據(jù)。當(dāng)讀數(shù)脈沖CP到來時，將四個“與門”打開，則可以同時取出在移位寄存器中所存儲的數(shù)碼“A3 A2 A1 A0”。13.4 常用中規(guī)模集成時序邏輯電路13.4.1 集成計數(shù)器13.4.2 用集成計數(shù)器構(gòu)成N進(jìn)制計數(shù)器的方法13.4.3 集成寄存器13.4.4 集成移位寄存器的應(yīng)用退 出 13.4.1 集成計數(shù)器 1集成四位二進(jìn)制同步加法計數(shù)器 74LS161如圖13.33所示。圖13.33 74LS161（2）功能表。表13.8所示為74LS161集成四位二進(jìn)制計數(shù)器的

19、功能表。表13.8所示的功能表反映了74LS161是一個具有異步清零、同步置數(shù)、可以保持狀態(tài)不變的、上升沿觸發(fā)的四位二進(jìn)制同步加法計數(shù)器。 2集成四位二進(jìn)制同步可逆計數(shù)器 四位二進(jìn)制同步可逆計數(shù)器74LS191。 （1）圖13.34所示即為集成四位二進(jìn)制可逆計數(shù)器74LS191。圖13.34 74LS191（2）功能表。 3集成二進(jìn)制異步計數(shù)器74LS197如圖13.35所示。（1）管腳說明。圖13.35所示為四位二進(jìn)制異步加法計數(shù)器74LS197。（2）功能表。表13.11為74LS197的功能表。圖13.35 74LS197 4集成十進(jìn)制同步加法計數(shù)器 1）集成十進(jìn)制同步加法計數(shù)器 74L

20、S160、74LS161、74LS162、74LS163的輸出端排列圖和邏輯符號完全相同，其邏輯功能也基本相似，其區(qū)別如表13.12所示。表13.12 74LS160、161、162、163加法計數(shù)器功能芯片74LS16074LS16174LS16274LS163功能異步清零同步置數(shù)狀態(tài)保持十進(jìn)制計數(shù)異步清零同步置數(shù)狀態(tài)保持十六進(jìn)制計數(shù)同步清零同步置數(shù)狀態(tài)保持十進(jìn)制計數(shù)同步清零同步置數(shù)狀態(tài)保持十六進(jìn)制計數(shù) 2）集成十進(jìn)制同步可逆計數(shù)器 集成十進(jìn)制同步可逆計數(shù)器74LS190與集成十六進(jìn)制（四位二進(jìn)制）同步可逆計數(shù)器74LS191的端口排列圖和邏輯符號相同，其區(qū)別為一個是十進(jìn)制，另一個是十六進(jìn)制

21、。其功能對比見表13.13。表13.13 74LS190、191可逆計數(shù)器功能簡表芯片74LS19074LS191功能異步置數(shù)單時鐘狀態(tài)保持進(jìn)位/借位級聯(lián)輸出同步置數(shù)單時鐘狀態(tài)保持進(jìn)位/借位級聯(lián)輸出13.4.2 用集成計數(shù)器構(gòu)成N進(jìn)制計數(shù)器的方法 1利用異步清零端的復(fù)位法 利用具有異步清零端的集成M進(jìn)制計數(shù)器設(shè)計N進(jìn)制計數(shù)器的設(shè)計步驟為： 寫出狀態(tài)SN的二進(jìn)制代碼； 求出清零函數(shù)； 畫出電路圖。 【例13.7】試用74LS161設(shè)計一個十二進(jìn)制計數(shù)器。 解：（1）74LS161為四位二進(jìn)制同步加法計數(shù)器，采用異步清零。 （2）寫出狀態(tài)SN（N=12）的二進(jìn)制代碼SN = S12 =1100。需

22、要注意的是，十二進(jìn)制是00001011（即零到十一），但必須等到狀態(tài)“1100”到來時才清零（還原成狀態(tài)“0000”），故SN = S12 =1100。圖13.36 例13.7圖 圖13.37 例13.8圖 圖13.38 例13.9圖 圖13.39 例13.10圖 圖13.40 例13.11圖 13.4.3 集成寄存器 1寄存單向移位寄存器現(xiàn)以四位移位寄存器74LS195為例，作一些說明。（1）管腳說明。圖13.41所示為四位移位寄存器74LS195。圖13.41 74LS195 圖13.42 74LS194 （2）功能表。74LS195功能表如表13.15所示。 13.4.4 集成移位寄存器

23、的應(yīng)用 1構(gòu)成移位型計數(shù)器 移位寄存器除了可以用來存入數(shù)碼外，還可以利用它的移位規(guī)律構(gòu)成模值為N的計數(shù)器。所以又稱為移位型計數(shù)器。常用的移位型計數(shù)器有環(huán)形計數(shù)器和扭型計數(shù)器。 【例13.12】試分析圖13.43所示電路的邏輯功能。 解：（1）接法分析。 圖13.44所示電路為用四位移位寄存器74LS195組成的環(huán)形計數(shù)器（即寄存器的Q3端接至串行數(shù)碼輸入端J、K端）。由于這種環(huán)形計數(shù)器不能夠自啟動，所以在位移控制端應(yīng)加啟動信號。圖13.43 例13.12圖 在啟動信號作用下，移位寄存器存入數(shù)據(jù)0001，然后一直按00010010010010000001的順序右移，實(shí)現(xiàn)了模值為4的計數(shù)功能。由于

24、這種移位型計數(shù)器，在每一個輸出端（Q0、Q1、Q2、Q3）輪流出現(xiàn)1（或0），故稱為環(huán)形計數(shù)器。圖中，若將J、端接至端，則可以實(shí)現(xiàn)模值為8的計數(shù)器。其循環(huán)順序?yàn)椋?00100110111111111101100100000000001。2構(gòu)成順序脈沖發(fā)生器 順序脈沖發(fā)生器又稱為節(jié)拍脈沖發(fā)生器或脈沖分配器，其功能是在多個輸出端按照一定的順序依次產(chǎn)生脈沖輸出信號，以分別控制各個分系統(tǒng)協(xié)調(diào)工作。順序脈沖發(fā)生器一般有兩種組成方式：一是由計數(shù)器和相應(yīng)的譯碼器構(gòu)成，一是由寄存器直接產(chǎn)生。 【例13.13】試分析圖13.45所示電路的邏輯功能。 解：圖13.45所示為一種順序脈沖發(fā)生器。 圖13.45 例13.13圖 （1）電路的啟動。從圖中可以看出，Q3與DSR相連，構(gòu)成一個環(huán)形計數(shù)器，當(dāng)啟動信號輸入負(fù)脈沖時（啟動后恒為正脈沖），門G2輸出為1，使M1=M0=1，寄存器執(zhí)行并行輸入