DSP原理及應用-DSP設計應解決的問

1、DSP設計應解決的問題設計應解決的問題一、時鐘和電源 n1.問：DSP的電源設計和時鐘設計應該特別注意哪些方面？外接晶振選用有源的好還是無源的好？答：時鐘一般使用晶體，電源可用TI的配套電源。外接晶振用無源的好。n2.問：TMS320LF2407的A/D轉換精度保證措施。答：參考電源和模擬電源要求干凈。n3.問：系統(tǒng)調試時發(fā)現(xiàn)紋波太大，主要是哪方面的問題？答：如果是電源紋波大，加大電容濾波。n4.問：請問用5V供電的有源晶振為DSP提供時鐘，是否可以將其用兩個電阻進行分壓后再接到DSP的時鐘輸入端，這樣做的話，時鐘工作是否穩(wěn)定？答：這樣做不好，建議使用晶體。n5.問：一個多DSP電路板的時鐘，

2、如何選擇比較好？DSP電路板的硬件設計和系統(tǒng)調試時的時序問題？答：建議使用時鐘芯片，以保證同步。硬件設計要根據(jù)DSP芯片的時序，選擇外圍芯片，根據(jù)時序設定等待和硬件邏輯。 二干擾與板的布局一）n1.問：器件布局應重點考慮哪些因素？例如在集中抄表系統(tǒng)中？答：可用TMS320VC5402，成本不是很高。器件布局重點應是存貯器與DSP的接口。n2.問：在設計DSP的PCB板時應注意哪些問題？答：1.電源的布置；2.時鐘的布置；3.電容的布置；4.終端電路；5.數(shù)字同模擬的布置。n3.問：請問DSP在與前向通道(比如說AD)接口的時候，布線過程中要注意哪些問題，以保證AD采樣的穩(wěn)定性？答：模擬地和數(shù)字

3、地分開，但在一點接地。n4.問：DSP主板設計的一般步驟是什么？需要特別注意的問題有哪些？答：1.選擇芯片；2.設計時序；3.設計PCB。最重要的是時序和布線。n5.問：在硬件設計階段如何消除信號干擾包括模擬信號及高頻信號）？應該從那些方面著手？答：1.模擬和數(shù)字分開；2.多層板；3.電容濾波。n6.問：在電路板的設計上，如何很好的解決靜電干擾問題。答：一般情況下，機殼接大地，即能滿足要求。特殊情況下，電源輸入、數(shù)字量輸入串接專用的防靜電器件。二干擾與板的布局二）n7.問：DSP板的電磁兼容EMC設計應特別注意哪些問題?答：正確處理電源、地平面，高速的、關鍵的信號在源端串接端接電阻，避免信號反

4、射。n8.問：用電感來隔離模擬電源和數(shù)字電源，其電感量如何決定？是由供電電流或噪音要求來決定嗎？有沒有計算公式？答：電感或磁珠相當于一個低通濾波器，直流電源可以通過，而高頻噪聲被濾除。所以電感的選擇主要決定于電源中高頻噪聲的成分。n9.問：板上高頻信號布局Layout時要注意的問題以及數(shù)字信號對模擬信號的影響問題？答：數(shù)字信號對模擬信號的干擾主要是串擾，在布局時模擬器件應盡量遠離高速數(shù)字器件，高速數(shù)字信號盡量遠離模擬部分，并且應保證它們不穿越模擬地平面。n10.問：PCB布線對模擬信號失真和串音的影響，如何降低和克服？答：有2個方面，1. 模擬信號與模擬信號之間的干擾：布線時模擬信號盡量走粗一

5、些，如果有條件，2個模擬信號之間用地線間隔。2. 數(shù)字信號對模擬信號的干擾：數(shù)字信號盡量遠離模擬信號，數(shù)字信號不能穿越模擬地。三DSP性能一）n1.問：1. 設計生物圖像處理系統(tǒng)，選用那種型號較好高性能和低價格）？2.如果選定TI DSP，需要什么開發(fā)工具？答：1. 可采用C54x 或 C55x平臺，如果你需要更高性能的，可采用C6x系列。2.需要EVMs和XDS510仿真器。n2.問：介紹一種專門用于快速富利葉變換FFT）， 數(shù)字濾波，卷積，相關等算法的DSP，最好集成12bit以上的ADC功能。答：如果系統(tǒng)是馬達/能量控制的，建議用TMS320LF240 x。n3.問：有些資料說DSP比單

6、片機好，但單片機用的比DSP廣。請問這兩個在使用上有何區(qū)別？答：單片機一般用于要求低的場合，如4/8位的單片機。DSP適合于要求較高的場合。n4.問：在信號處理方面DSP比FPGA的優(yōu)點。答：DSP是通用的信號處理器，用軟件實現(xiàn)數(shù)據(jù)處理；FPGA用硬件實現(xiàn)數(shù)據(jù)處理。DSP的成本便宜，算法靈活，功能強；FPGA的實時性好，成本較高n5問：請問減小電路功耗的主要途徑有哪些？答：1.選擇低功耗的芯片；2.減少芯片的數(shù)量；3.盡量使用IDLE。三DSP性能二）n6. 問：用C55設計一個低功耗圖像壓縮/解壓和無線傳輸?shù)漠a(chǎn)品，同時雙向傳輸遙控指令和其他信息，要求圖像30幀/秒，TFT顯示320*240，

7、不知道能否實現(xiàn)？若能，怎樣確定性能？選擇周邊元器件？確定最小的傳輸速率？能否提供開發(fā)的解決方案？軟件核？答：1.有可能，要看算法。2.建議先在模擬器上模擬。n7. 問：用DSP開發(fā)MP3，比較專用MP3解碼芯片如何，比如成本、難度、周期？答：1. DSP的功能強，可以實現(xiàn)附加的功能，如ebook等；2. DSP的性能價格比高；3.難度較大，需要算法，因此周期較長，但TI有現(xiàn)成的方案。n8. 問：用DSP開發(fā)的系統(tǒng)跟用普通單片機開發(fā)的系統(tǒng)相比，有何優(yōu)勢？DSP一般適用于開發(fā)什么樣的系統(tǒng)？其開發(fā)周期、資金投入、開發(fā)成本如何？與DSP的接口電路是否還得用專門的芯片？答：1.性能高；2.適合于速度要求

8、高的場合；3.開發(fā)周期一般6個月，投入一般要一萬元左右；4.不一定，但需要速度較高的芯片。n9. 問：DSP會對原來的模擬電路產(chǎn)生什么樣的影響？答：一方面DSP用數(shù)字處理的方法可以代替原來用模擬電路實現(xiàn)的一些功能；另一方面，DSP的高速性對模擬電路產(chǎn)生較大的干擾，設計時應盡量使DSP遠離模擬電路部分。四技術性問題一）n1. 問：關于C2000的問題：1、C240或C2407的RS復位引腳既可輸入，也可輸出，直接用CMOS門電路如74ACT04驅動是否合適，還是應該用OC門集電極開路驅動？2、大程序有時運行異常，但加一兩條空指令就正常，是何原因？答：1、OC門集電極開路驅動。2、是流水線的問題。

9、n2. 問：1.DSP芯片內(nèi)是否有單個的隨機函數(shù)指令？2DSP內(nèi)的計算速度是快的，但是它的I/O口的交換速度有多快呢？SP如何配合EPLD或FPGA工作呢？答：1.沒有。2.取決于所用的I/O。對于HPI，傳輸速率字節(jié)大約為CPU的1/4，對McBSP，位速率kbps大約為CPU的1/2。3. 可以級聯(lián)仿真接口和一個EPLD/FPGA在一起。n3. 問：設計DSP系統(tǒng)時，用C6000系列。DSP引腳的要上拉，或者下拉的原則是怎樣的？答：C6000系列的輸入引腳內(nèi)部一般都有弱的上拉或者下拉電阻，一般不需要考慮外部加上拉或者下拉電阻，特殊情況根據(jù)需要配置。四技術性問題二）n4. 問：使用TMS32

10、0VC5402，通過HPI下載代碼，但C5402的內(nèi)部只提供16K字的存儲區(qū)，請問能通過HPI把代碼下載到它的外部擴展存儲區(qū)運行嗎？答：不行，只能下載到片內(nèi)。n5. 問：電路中用到DSP，有時當復位信號為低時，電壓也屬于正常范圍，但DSP加載程序不成功。電流也偏大，有時時鐘也有輸出。不知為什么？答：復位時無法加載程序。n6. 問：DSP和單片機相連組成主從系統(tǒng)時，需要注意哪些問題？答：建議使用HPI接口，或者通過DPRAM連接。n7. 問：原來的DSP的程序需放在EPROM中，但EPROM的速度難以和DSP匹配?，F(xiàn)在是如何解決此問題的？答：用BootLoad方法解決。n8. 問：使用5402D

11、SK時，一上電，不接MIC，只接耳機，不運行任何程序，耳機中有比較明顯的一定頻率的噪聲出現(xiàn)。有時上電后沒有出現(xiàn)，但接MIC，運行范例中的CODEC程序時，又會出現(xiàn)這種噪聲。上述情況通常都在DSK工作一段時間后自動消失。請問怎么回事？如何解決？答：開始時沒有有效的程序代碼，所以上電后是隨機狀態(tài)，出現(xiàn)這種情況是正常的。 四技術性問題三）n9. 問：使用的是TMS320LF2407，但是仿真時不能保證每次都能GO MAIN。我想詳細咨詢一下，CMD文件的設置用法，還有VECTOR的定義。答：可能看門狗有問題，關掉看門狗。n10. 問：設計的TMS320VC5402板子在調試軟件時會經(jīng)常出現(xiàn)存儲器錯誤

12、報告，排除是映射的問題，是不是板子不穩(wěn)定的因素？還是DSP工作不正常的問題？如何判別？答：你可以利用Memoryfill功能，填入一些數(shù)值，然后刷新一下，看是不是在變，如果是在變化，則Memory 是有問題。n11. 問：如何解決Flash編程的問題:可不可以先用仿真器下載到外程序存儲RAM中，然后程序代碼將程序代碼自己從外程序存儲RAM寫到F240的內(nèi)部Flash ROM中，如何寫? 答：如果用F240，可以用下載TI做的工具。其它的可以這樣做。n12. 問：C5510芯片如何接入E1信號？在接入時有什么需要注意的地方？答：通過McBSP同步串口接入。注意信號電平必須滿足要求。 四技術性問題

13、四）13. 問：如何通過仿真器把.HEX程序直接燒到FLASH中去?所用DSP為5402是否需要自己另外編寫一個燒寫程序， 如何實現(xiàn)?答：直接寫.OUT。是DSP中寫一段程序，把主程序寫到FLASH中。14. 問：DSP的硬件設計和其他的電路板有什么不同的地方？答：1.要考慮時序要求；2.要考慮EMI的要求；3.要考慮高速的要求；4.要考慮電源的要求。15. 問：ADS7811，ADS7815，ADS8320，ADS8325，ADS8341，ADS8343，ADS8344，ADS8345中，哪個可以較方便地與VC33連接，完成10個模擬信號的AD轉換要求16bit，1毫秒內(nèi)完成10個信號的采樣

14、，當然也要考慮價格）？答：作選擇有下列幾點需要考慮1. 總的采樣率：1ms、10個通道，總采樣率為100K ，所有A/D均能滿足要求。2. A/D與VC33的接口類型：并行、串行。前2種A/D為并行接口，后幾種均為串行接口。3. 接口電平的匹配。前2種A/D為5V電平，與VC33不能接口；后幾種均可為3.3V電平，可與VC33直接接口。四技術性問題五）16. 問：DSP的電路板有時調試成功率低于50%，連接和底板均無問題，如何解決？有時DSP同CPLD產(chǎn)生不明原因的沖突，如何避免？答：看來你的硬件設計可能有問題，不應該這么小的成功率。我們的板的成功率為95%以上。17. 問：工程有兩人參與開發(fā)

15、，由于事先沒有考慮周全，一人使用的是助記符方式編寫匯編代碼，另一人使用的是代數(shù)符號方式編寫匯編代碼，請問CCS5000中這二種編寫方式如何嵌在一起調試？答：可以用下面的辦法解決：將一種方式的程序先單獨編譯為.obj文件，在創(chuàng)建工程時，將這些.obj文件和另一種方式的程序一起加進工程中，二者即可一起編譯調試了。18. 問：DSP數(shù)據(jù)緩沖，能否用SDRAM代替FIFO？答：不行19. 問：ADC或DAC和DSP相連接時，要注意什么問題？比如匹配問題，以保證A/D采樣穩(wěn)定或D/A碼不丟失。答：1. 接口方式：并行串行；2. 接口電平，必須保證二者一致。 四技術性問題六）DSP的C語言同主機C語言的主

16、要區(qū)別？DSP的C語言是標準的ANSI C，它不包括同外設聯(lián)系的擴展部分，如屏幕繪圖等。但在CCS中，為了方便調試，可以將數(shù)據(jù)通過prinf命令虛擬輸出到主機的屏幕上。DSP的C語言的編譯過程為，C編譯為ASM，再由ASM編譯為OBJ。因此C和ASM的對應關系非常明確，非常便于人工優(yōu)化。DSP的代碼需要絕對定位；主機的C的代碼有操作系統(tǒng)定位。DSP的C的效率較高，非常適合于嵌入系統(tǒng)。四技術性問題七）5V/3.3V如何混接？TI DSP的發(fā)展同集成電路的發(fā)展一樣，新的DSP都是3.3V的，但目前還有許多外圍電路是5V的，因此在DSP系統(tǒng)中，經(jīng)常有5V和3.3V的DSP混接問題。在這些系統(tǒng)中，應注

17、意： DSP輸出給5V的電路如D/A），無需加任何緩沖電路，可以直接連接。 2)DSP輸入5V的信號如A/D），由于輸入信號的電壓4V，超過了DSP的電源電壓，DSP的外部信號沒有保護電路，需要加緩沖，如74LVC245等，將5V信號變換成3.3V的信號。 3)仿真器的JTAG口的信號也必須為3.3V，否則有可能損壞DSP。四技術性問題八）軟件等待的如何使用？DSP的指令周期較快，訪問慢速存儲器或外設時需加入等待。等待分硬件等待和軟件等待，每一個系列的等待不完全相同。1) 對于C2000系列： 硬件等待信號為READY，高電平時不等待。 軟件等待由WSGR寄存器決定，可以加入最多7個等待。其中

18、程序存儲器和數(shù)據(jù)存儲器及I/O可以分別設置。2) 對于C3x系列： 硬件等待信號為/RDY，低電平是不等待。 軟件等待由總線控制寄存器中的SWW和WTCNY決定，可以加入最多7個等待，但等待是不分段的，除了片內(nèi)之外全空間有效。3) 對于C5000系列： 硬件等待信號為READY，高電平時不等待。 軟件等待由SWWCR和SWWSR寄存器決定，可以加入最多14個等待。其中程序存儲器、控制程序存儲器和數(shù)據(jù)存儲器及I/O可以分別設置。4) 對于C6000系列只限于非同步存儲器或外設）： 硬件等待信號為ARDY，高電平時不等待。 軟件等待由外部存儲器接口控制寄存器決定，總線訪問外部存儲器或設備的時序可以

19、設置，可以方便的同異步的存儲器或外設接口。 四技術性問題九）n中斷向量為什么要重定位？為了方便DSP存儲器的配置，一般DSP的中斷向量可以重新定位，即可以通過設置寄存器放在存儲器空間的任何地方。 注意：C2000的中斷向量不能重定位。nDSP芯片有多大的驅動能力？DSP的驅動能力較強，可以不加驅動，連接8個以上標準TTL門。 n在DSP系統(tǒng)中為什么要使用CPLD？DSP的速度較快，要求譯碼的速度也必須較快。利用小規(guī)模邏輯器件譯碼的方式，已不能滿足DSP系統(tǒng)的要求。 同時，DSP系統(tǒng)中也經(jīng)常需要外部快速部件的配合，這些部件往往是專門的電路，有可編程器件實現(xiàn)。 CPLD的時序嚴格，速度較快，可編程

20、性好，非常適合于實現(xiàn)譯碼和專門電路。四技術性問題十）n什么是boot loader？DSP的速度較快，EPROM或flash的速度較慢，而DSP片內(nèi)的RAM很快，片外的RAM也較快。為了使DSP充分發(fā)揮它的能力，必須將程序代碼放在RAM中運行。為了方便的將代碼從ROM中搬到RAM中，在不帶flash的DSP中，TI在出廠時固化了一段程序，在上電后完成從ROM或外設將代碼搬到用戶指定的RAM中。此段程序稱為“boot loader”。nTMS320C3x如何boot？在MC/MP管腳為高時，C3x進入boot狀態(tài)。C3x的boot loader在reset時，判斷外部中斷管腳的電平。根據(jù)中斷配置

21、決定boot的方式為存儲器加載還是串口加載，其中ROM的地址可以為三個中的一個，ROM可以為8位。nBoot有問題如何解決？1)仔細檢查boot的控制字是否正確。2)仔細檢查外部管腳設置是否正確。3)仔細檢查hex文件是否轉換正確。4)用仿真器跟蹤boot過程，分析錯誤原因。 四技術性問題十一）如何選擇DSP？選擇DSP可以根據(jù)以下幾方面決定：速度： DSP速度一般用MIPS或FLOPS表示，即百萬次/秒鐘。根據(jù)您對處理速度的要求選擇適合的器件。一般選擇處理速度不要過高，速度高的DSP，系統(tǒng)實現(xiàn)也較困難。精度： DSP芯片分為定點、浮點處理器，對于運算精度要求很高的處理，可選擇浮點處理器。定點處理器也可完成浮點運算，但精度和速度會有影響。尋址空間： 不同系列DSP程序、數(shù)據(jù)、I/O空間大小不一，與普通MCU不同，DSP在一個指令周期內(nèi)能完成多個操作，所以DSP的指令效率很高，程序空間一般不會有問題，關鍵是數(shù)據(jù)空間是否滿足。數(shù)據(jù)空間的大小可以通過DMA的幫助，借助程序空間擴大。本錢： 一般定點DSP的成本會比浮點DSP的要低，速度也較快。要獲得低成本的DSP系統(tǒng)，盡量用定點算法，用定點DSP。實現(xiàn)方便： 浮點DSP的結構實現(xiàn)DSP系統(tǒng)較容易，不用考慮尋址空間的問題，指令對C語言支持的效率也較高。內(nèi)部部件：