現(xiàn)代CMOS工藝基本流程知識(shí)分享_第1頁(yè)
現(xiàn)代CMOS工藝基本流程知識(shí)分享_第2頁(yè)
現(xiàn)代CMOS工藝基本流程知識(shí)分享_第3頁(yè)
現(xiàn)代CMOS工藝基本流程知識(shí)分享_第4頁(yè)
現(xiàn)代CMOS工藝基本流程知識(shí)分享_第5頁(yè)
已閱讀5頁(yè),還剩75頁(yè)未讀 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、現(xiàn)代CMOS工藝基本流程Silicon Substrate P+Silicon Epi Layer P Pad Oxide熱氧化 熱氧化 形成一個(gè)SiO2薄層,厚度約20nm 高溫,H2O或O2氣氛 緩解后續(xù)步驟形成的Si3N4對(duì)Si襯底造成的應(yīng)力Silicon Substrate P+Silicon Epi Layer P-Silicon NitrideSi3N4淀積 Si3N4淀積 厚度約250nm 化學(xué)氣相淀積(CVD) 作為后續(xù)CMP的停止層Silicon Substrate P+Silicon Epi Layer P-Silicon NitridePhotoresist光刻膠成形 光

2、刻膠成形 厚度約0.51.0um 光刻膠涂敷、曝光和顯影 用于隔離淺槽的定義Silicon Substrate P+Silicon Epi Layer P-Silicon NitridePhotoresistSi3N4和SiO2刻蝕 Si3N4和SiO2刻蝕 基于氟的反應(yīng)離子刻蝕(RIE)Silicon Substrate P+Silicon Epi Layer P-Silicon NitridePhotoresistTransistor Active AreasIsolation Trenches隔離淺槽刻蝕 隔離淺槽刻蝕 基于氟的反應(yīng)離子刻蝕(RIE) 定義晶體管有源區(qū)Silicon Su

3、bstrate P+Silicon Epi Layer P-Silicon NitrideTransistor Active AreasIsolation Trenches除去光刻膠 除去光刻膠 氧等離子體去膠,把光刻膠成分氧化為氣體Silicon Substrate P+Silicon Epi Layer P-Silicon NitrideFuture PMOS TransistorSilicon DioxideFuture NMOS TransistorNo current can flow through here!SiO2淀積 SiO2淀積 用氧化物填充隔離淺槽 厚度約為0.51.0u

4、m,和淺槽深度和幾何形狀有關(guān) 化學(xué)氣相淀積(CVD)Silicon Substrate P+Silicon Epi Layer P-Silicon NitrideFuture PMOS TransistorFuture NMOS TransistorNo current can flow through here!化學(xué)機(jī)械拋光 化學(xué)機(jī)械拋光(CMP) CMP除去表面的氧化層 到Si3N4層為止Silicon Substrate P+Silicon Epi Layer P-Future PMOS TransistorFuture NMOS Transistor除去Si3N4 除去Si3N4 熱磷

5、酸(H3PO4)濕法刻蝕,約180Trench OxideCross SectionBare Silicon平面視圖 完成淺槽隔離(STI)Silicon Substrate P+Silicon Epi Layer P-Future PMOS TransistorFuture NMOS TransistorPhotoresist光刻膠成形 光刻膠成形 厚度比較厚,用于阻擋離子注入 用于N-阱的定義Silicon Substrate P+Silicon Epi Layer P-Future NMOS TransistorPhotoresistN- WellPhosphorous (-) Ions

6、磷離子注入 磷離子注入 高能磷離子注入 形成局部N型區(qū)域,用于制造PMOS管Silicon Substrate P+Silicon Epi Layer P-Future NMOS TransistorN- Well除去光刻膠PhotoresistSilicon Substrate P+Silicon Epi Layer P-Future NMOS TransistorN- Well光刻膠成形 光刻膠成形 厚度比較厚,用于阻擋離子注入 用于P-阱的定義Silicon Substrate P+Silicon Epi Layer P-PhotoresistN- WellBoron (+) IonsP

7、- Well 硼離子注入 高能硼離子注入 形成局部P型區(qū)域,用于制造NMOS管硼離子注入Silicon Substrate P+Silicon Epi Layer P-N- WellP- Well除去光刻膠Silicon Substrate P+Silicon Epi Layer P-P- WellN- Well退火 退火 在6001000的H2環(huán)境中加熱 修復(fù)離子注入造成的Si表面晶體損傷 注入雜質(zhì)的電激活 同時(shí)會(huì)造成雜質(zhì)的進(jìn)一步擴(kuò)散 快速加熱工藝(RTP)可以減少雜質(zhì)的擴(kuò)散Trench OxideN- WellP- WellCross Section 完成N-阱和P-阱平面視圖Silico

8、n Substrate P+Silicon Epi Layer P-P- WellN- Well Sacrificial Oxide犧牲氧化層生長(zhǎng)犧牲氧化層生長(zhǎng) 犧牲氧化層生長(zhǎng) 厚度約25nm 用來(lái)捕獲Si表面的缺陷Silicon Substrate P+Silicon Epi Layer P-P- WellN- Well除去犧牲氧化層 除去犧牲氧化層 HF溶液濕法刻蝕 剩下潔凈的Si表面Silicon Substrate P+Silicon Epi Layer P-P- WellN- Well Gate Oxide柵氧化層生長(zhǎng) 柵氧化層生長(zhǎng) 工藝中最關(guān)鍵的一步 厚度210nm 要求非常潔凈,

9、厚度精確(1) 用作晶體管的柵絕緣層Silicon Substrate P+Silicon Epi Layer P-P- WellN- WellPolysilicon多晶硅淀積 多晶硅淀積 厚度150300nm 化學(xué)氣相淀積(CVD)Silicon Substrate P+Silicon Epi Layer P-P- WellN- WellPhotoresistChannel LengthPolysilicon光刻膠成形 光刻膠成形 工藝中最關(guān)鍵的圖形轉(zhuǎn)移步驟 柵長(zhǎng)的精確性是晶體管開(kāi)關(guān)速度的首要決定因素 使用最先進(jìn)的曝光技術(shù)深紫外光(DUV) 光刻膠厚度比其他步驟薄Silicon Substr

10、ate P+Silicon Epi Layer P-P- WellN- WellPhotoresistChannel Length多晶硅刻蝕 多晶硅刻蝕 基于氟的反應(yīng)離子刻蝕(RIE) 必須精確的從光刻膠得到多晶硅的形狀Silicon Substrate P+Silicon Epi Layer P-P- WellN- Well Gate Oxide Poly Gate Electrode除去光刻膠Trench OxideN- WellP- WellCross SectionPolysilicon平面視圖 完成柵極Silicon Substrate P+Silicon Epi Layer P-P

11、- WellN- Well Gate Oxide Poly Gate Electrode Poly Re-oxidation多晶硅氧化 多晶硅氧化 在多晶硅表面生長(zhǎng)薄氧化層 用于緩沖隔離多晶硅和后續(xù)步驟形成的Si3N4Silicon Substrate P+Silicon Epi Layer P-P- WellN- WellPhotoresist光刻膠成形 光刻膠成形 用于控制NMOS管的銜接注入Silicon Substrate P+Silicon Epi Layer P-P- WellN- WellPhotoresistArsenic (-) IonsN TipNMOS管銜接注入 NMOS

12、管銜接注入 低能量、淺深度、低摻雜的砷離子注入 銜接注入用于削弱柵區(qū)的熱載流子效應(yīng)Silicon Substrate P+Silicon Epi Layer P-P- WellN- WellN Tip除去光刻膠Silicon Substrate P+Silicon Epi Layer P-P- WellN- WellPhotoresistN Tip光刻膠成形 光刻膠成形 用于控制PMOS管的銜接注入Silicon Substrate P+Silicon Epi Layer P-P- WellN- WellPhotoresistBF2 (+) IonsN TipP Tip PMOS管銜接注入 低

13、能量、淺深度、低摻雜的BF2+離子注入 銜接注入用于削弱柵區(qū)的熱載流子效應(yīng)PMOS管銜接注入Silicon Substrate P+Silicon Epi Layer P-P- WellN- WellN TipP Tip除去光刻膠Silicon Substrate P+Silicon Epi Layer P-P- WellN- WellSilicon NitrideThinner HereThicker HereN TipP TipP TipSi3N4淀積 Si3N4淀積 厚度120180nm CVDSilicon Substrate P+Silicon Epi Layer P-P- Well

14、N- WellSpacer SidewallN TipP TipP TipSi3N4刻蝕 Si3N4刻蝕 水平表面的薄層Si3N4被刻蝕,留下隔離側(cè)墻 側(cè)墻精確定位晶體管源區(qū)和漏區(qū)的離子注入 RIESilicon Substrate P+Silicon Epi Layer P-P- WellN- WellPhotoresistN TipP Tip光刻膠成形 光刻膠成形 用于控制NMOS管的源/漏區(qū)注入Silicon Substrate P+Silicon Epi Layer P-P- WellN- WellPhotoresistArsenic (-) IonsN+ DrainN+ Source

15、P TipNMOS管源/漏注入 NMOS管源/漏注入 淺深度、重?fù)诫s的砷離子注入,形成了重?fù)诫s的源/漏區(qū) 隔離側(cè)墻阻擋了柵區(qū)附近的注入Silicon Substrate P+Silicon Epi Layer P-P- WellN- WellN+ DrainN+ SourceP Tip除去光刻膠Silicon Substrate P+Silicon Epi Layer P-P- WellN- WellN+ DrainN+ SourcePhotoresistP Tip光刻膠成形 光刻膠成形 用于控制PMOS管的源/漏區(qū)注入Silicon Substrate P+Silicon Epi Layer

16、 P-P- WellN- WellBF2 (+) IonsPhotoresistN+ DrainN+ SourceP+ SourceP+ DrainPMOS管源/漏注入 PMOS管源/漏注入 淺深度、重?fù)诫s的BF2+離子注入,形成了重?fù)诫s的源/漏區(qū) 隔離側(cè)墻阻擋了柵區(qū)附近的注入Silicon Substrate P+Silicon Epi Layer P-P- WellN- WellN+ DrainN+ SourceP+ SourceP+ DrainLightly Doped “Tips”除去光刻膠和退火 除去光刻膠和退火 用RTP工藝,消除雜質(zhì)在源/漏區(qū)的遷移Trench OxidePoly

17、siliconCross SectionN- WellP- WellN+ Source/DrainP+ Source/DrainSpacer平面視圖 完成晶體管源/漏極,電子器件形成Silicon Substrate P+Silicon Epi Layer P-P- WellN- WellN+ DrainN+ SourceP+ DrainP+ Source除去表面氧化物 除去表面氧化物 在HF溶液中快速浸泡,使柵、源、漏區(qū)的Si暴露出來(lái)Silicon Substrate P+Silicon Epi Layer P-P- WellN- WellN+ DrainN+ SourceP+ DrainP

18、+ SourceTitaniumTi淀積 Ti淀積 厚度2040nm 濺射工藝 Ti淀積在整個(gè)晶圓表面Silicon Substrate P+Silicon Epi Layer P-P- WellN- WellN+ DrainN+ SourceP+ DrainP+ SourceTitanium SilicideUnreacted TitaniumTiSi2形成 TiSi2形成 RTP工藝,N2氣氛,800在Ti和Si接觸的區(qū)域,形成TiSi2其他區(qū)域的Ti沒(méi)有變化稱為自對(duì)準(zhǔn)硅化物工藝(Salicide)Silicon Substrate P+Silicon Epi Layer P-P- Wel

19、lN- WellN+ DrainN+ SourceP+ DrainP+ SourceTitanium SilicideTi刻蝕 Ti刻蝕 NH4OH+H2O2濕法刻蝕 未參加反應(yīng)的Ti被刻蝕 TiSi2保留下來(lái),形成Si和金屬之間的歐姆接觸Silicon Substrate P+Silicon Epi Layer P-P- WellN- WellN+ DrainN+ SourceP+ DrainP+ SourceBPSGBPSG淀積 硼磷硅玻璃(BPSG)淀積 CVD,厚度約1um SiO2并摻雜少量硼和磷 改善薄膜的流動(dòng)性和禁錮污染物的性能 這一層絕緣隔離器件和第一層金屬Silicon Su

20、bstrate P+Silicon Epi Layer P-P- WellN- WellN+ DrainN+ SourceP+ DrainP+ SourceBPSGBPSG拋光 硼磷硅玻璃(BPSG)拋光 CMP 在BPSG層上獲得一個(gè)光滑的表面Silicon Substrate P+Silicon Epi Layer P-P- WellN- WellN+ DrainN+ SourceP+ DrainP+ SourceBPSGPhotoresist光刻膠成形 光刻膠成形 用于定義接觸孔(Contacts) 這是一個(gè)關(guān)鍵的光刻步驟Silicon Substrate P+Silicon Epi L

21、ayer P-P- WellN- WellN+ DrainN+ SourceP+ DrainP+ SourceBPSGPhotoresist接觸孔刻蝕 接觸孔刻蝕 基于氟的RIE 獲得垂直的側(cè)墻 提供金屬和底層器件的連接Silicon Substrate P+Silicon Epi Layer P-P- WellN- WellN+ DrainN+ SourceP+ DrainP+ SourceBPSG除去光刻膠Silicon Substrate P+Silicon Epi Layer P-P- WellN- WellN+ DrainN+ SourceP+ DrainP+ SourceBPSGT

22、itanium NitrideTiN淀積 TiN淀積 厚度約20nm 濺射工藝 有助于后續(xù)的鎢層附著在氧化層上Silicon Substrate P+Silicon Epi Layer P-P- WellN- WellN+ DrainN+ SourceP+ DrainP+ SourceBPSGTitanium NitrideTungsten鎢淀積 鎢淀積 CVD 厚度不少于接觸孔直徑的一半 填充接觸孔Silicon Substrate P+Silicon Epi Layer P-P- WellN- WellN+ DrainN+ SourceP+ DrainP+ SourceBPSGW Cont

23、act Plug鎢拋光 鎢拋光 CMP 除去表面的鎢和TiN 留下鎢塞填充接觸孔Trench OxidePolysiliconCross SectionN- WellP- WellN+ Source/DrainP+ Source/DrainSpacerContact平面視圖 完成接觸孔,多晶硅上的接觸孔沒(méi)有出現(xiàn)在剖面圖上Silicon Substrate P+Silicon Epi Layer P-P- WellN- WellN+ DrainN+ SourceP+ DrainP+ SourceBPSGW Contact PlugMetal1Ti (200) - electromigration

24、 shuntTiN (500) - diffusion barrierAl-Cu (5000) - main conductorTiN (500) - antireflective coatingMetal1淀積 第一層金屬淀積(Metal1) 實(shí)際上由多個(gè)不同的層組成 濺射工藝Silicon Substrate P+Silicon Epi Layer P-P- WellN- WellN+ DrainN+ SourceP+ DrainP+ SourceBPSGW Contact PlugMetal1Photoresist光刻膠成形 光刻膠成形 用于定義Metal1互連Silicon Subst

25、rate P+Silicon Epi Layer P-P- WellN- WellN+ DrainN+ SourceP+ DrainP+ SourceBPSGW Contact PlugMetal1PhotoresistMetal1刻蝕 Metal1刻蝕 基于氯的RIE 由于Metal1由多層金屬組成,所以需要多個(gè)刻蝕步驟Silicon Substrate P+Silicon Epi Layer P-P- WellN- WellN+ DrainN+ SourceP+ DrainP+ SourceBPSGW Contact PlugMetal1除去光刻膠Trench OxidePolysilic

26、onCross SectionN- WellP- WellN+ Source/DrainP+ Source/DrainSpacerContactMetal1平面視圖 完成第一層互連Silicon Substrate P+Silicon Epi Layer P-P- WellN- WellN+ DrainN+ SourceP+ DrainP+ SourceBPSGW Contact PlugMetal1IMD1IMD淀積 金屬間絕緣體(IMD)淀積 未摻雜的SiO2 連續(xù)的CVD和刻蝕工藝,厚度約1um 填充在金屬線之間,提供金屬層之間的絕緣隔離Silicon Substrate P+Silic

27、on Epi Layer P-P- WellN- WellN+ DrainN+ SourceP+ DrainP+ SourceBPSGW Contact PlugMetal1IMD1IMD拋光 IMD拋光 CMPSilicon Substrate P+Silicon Epi Layer P-P- WellN- WellN+ DrainN+ SourceP+ DrainP+ SourceBPSGW Contact PlugMetal1IMD1Photoresist光刻膠成形 光刻膠成形 用于定義通孔(Vias)Silicon Substrate P+Silicon Epi Layer P-P-

28、WellN- WellN+ DrainN+ SourceP+ DrainP+ SourceBPSGW Contact PlugMetal1PhotoresistIMD1通孔刻蝕 通孔刻蝕 基于氟的RIE,獲得垂直的側(cè)墻 提供金屬層之間的連接Silicon Substrate P+Silicon Epi Layer P-P- WellN- WellN+ DrainN+ SourceP+ DrainP+ SourceBPSGW Contact PlugMetal1IMD1除去光刻膠TungstenSilicon Substrate P+Silicon Epi Layer P-P- WellN- W

29、ellN+ DrainN+ SourceP+ DrainP+ SourceBPSGW Contact PlugMetal1IMD1 W Via PlugTiN和鎢淀積 TiN和鎢淀積 同第一層互連Silicon Substrate P+Silicon Epi Layer P-P- WellN- WellN+ DrainN+ SourceP+ DrainP+ SourceBPSGW Contact PlugMetal1IMD1 W Via Plug鎢和TiN拋光 鎢和TiN拋光 同第一層互連Trench OxidePolysiliconCross SectionN- WellP- WellN+

30、Source/DrainP+ Source/DrainSpacerContactMetal1Via1平面視圖 完成通孔Silicon Substrate P+Silicon Epi Layer P-P- WellN- WellN+ DrainN+ SourceP+ DrainP+ SourceBPSGW Contact PlugMetal1IMD1 W Via PlugMetal2Metal2淀積 Metal2淀積 類似于Metal1 厚度和寬度增加,連接更長(zhǎng)的距離,承載更大的電流Silicon Substrate P+Silicon Epi Layer P-P- WellN- WellN+ DrainN+ SourceP+ DrainP+ SourceBPSGW Contact PlugMetal1PhotoresistIMD1 W Via PlugMetal2光刻膠成形 光刻膠成形 相鄰的金屬層連線方向垂直,減小層間的感應(yīng)耦合Silicon Substrate P+Silicon Epi Layer P-P- WellN- WellN+ DrainN+ SourceP+ DrainP+ SourceBPSGW C

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫(kù)網(wǎng)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論