數(shù)字電路與系統(tǒng)設(shè)計(jì)1

1、數(shù)字電路與系統(tǒng)設(shè)計(jì)數(shù)字電路與系統(tǒng)設(shè)計(jì)張順興張順興 主編主編 東南大學(xué)出版社東南大學(xué)出版社目目 錄錄n第1章 數(shù)制與碼制n第2章 邏輯代數(shù)基礎(chǔ)n第4章 組合邏輯電路n第5章 觸發(fā)器n第6章 時序邏輯電路n第9章 半導(dǎo)體存儲器n第10章 可編程邏輯器件n第11章硬件描述語言（VHDL）n第12章 數(shù)字系統(tǒng)設(shè)計(jì)基礎(chǔ) 返回封面返回封面第第1章章 數(shù)制與碼制數(shù)制與碼制n1.0 緒論n1.1 數(shù)制n1.2 碼制n第1章 習(xí)題返回目錄返回目錄1.0 1.0 緒論緒論n一、數(shù)字電子技術(shù)的發(fā)展與應(yīng)用 n二、數(shù)字電子技術(shù)的優(yōu)點(diǎn) n三、模擬信號和數(shù)字信號 n四、二進(jìn)制代碼“1”和“0”的波形表示 n五、本課程的研究

2、內(nèi)容 n六、學(xué)習(xí)方法 n七、參考教材返回第返回第1章目錄章目錄1.1 數(shù)制n一、十進(jìn)制（Decimal） n二、二進(jìn)制（Binary） n三、十六進(jìn)制（Hexadecimal） n四、八進(jìn)制（Octal） n五、數(shù)制轉(zhuǎn)換返回第返回第1章目錄章目錄1.2 碼制（編碼的制式）n一、二進(jìn)制碼 n二、二十進(jìn)制（BCD）碼n三、字符、數(shù)字代碼返回第返回第1章目錄章目錄第第1 1章章 習(xí)題習(xí)題n1.1 (1) (2) (3) (4)n1.3 (1) (2) n1.4 (1) (2) (3)n1.5 (1) (2) (3)n1.6 (1) (2) (3)n1.7 (1) (2) (3)n1.8 (1) (2

3、) (3)n1.9 (1) (2) n1.10 (1) (2) n1.11 (1) (2) (3) (4) (5) (6)n1.12返回第返回第1章目錄章目錄第2章 邏輯代數(shù)基礎(chǔ) n2.1 概述 n2.2 邏輯代數(shù)中的運(yùn)算 n2.3 邏輯代數(shù)的公式 n2.4 邏輯代數(shù)的基本規(guī)則 n2.5 邏輯函數(shù)的表達(dá)式 n2.6 邏輯函數(shù)的化簡 n第2章 習(xí)題返回目錄返回目錄2.1 概述 n一、三種基本邏輯關(guān)系n二、邏輯變量n三、邏輯函數(shù)及其表示方法返回第返回第2章目錄章目錄2.2 邏輯代數(shù)中的運(yùn)算 n一、三種基本邏輯n二、復(fù)合邏輯運(yùn)算返回第返回第2章目錄章目錄2.3 邏輯代數(shù)的公式 n一、基本公式 n二、

4、異或、同或邏輯的公式 n三、常用公式 返回第返回第2章目錄章目錄2.4 邏輯代數(shù)的基本規(guī)則 n一、代入規(guī)則n二、反演規(guī)則 n三、對偶規(guī)則 返回第返回第2章目錄章目錄2.5 邏輯函數(shù)的表達(dá)式 n一、常見表達(dá)式 n二、標(biāo)準(zhǔn)表達(dá)式 n1.最小項(xiàng)、最小項(xiàng)表達(dá)式 n2.最大項(xiàng)、最大項(xiàng)表達(dá)式n3.最小項(xiàng)和最大項(xiàng)的性質(zhì) n4.幾個關(guān)系式 n5.由一般表達(dá)式寫最小(大)項(xiàng)表達(dá)式的方法n6.由真值表寫最?。ù螅╉?xiàng)表達(dá)式的方法 返回第返回第2章目錄章目錄2.6 邏輯函數(shù)的化簡 n一、化簡的意義和最簡的標(biāo)準(zhǔn) n1.化簡的意義（目的） n2.化簡的目標(biāo) n3.最簡的標(biāo)準(zhǔn) n二、公式法n1.與或式的化簡 n2.或與式的

5、化簡 返回第返回第2章目錄章目錄2.6 邏輯函數(shù)的化簡n三、卡諾圖化簡法 n1.邏輯函數(shù)的卡諾圖表示 n2.卡諾圖的運(yùn)算n3.卡諾圖化簡法n四、非完全描述邏輯函數(shù)的化簡n1.約束項(xiàng)、任意項(xiàng)、無關(guān)項(xiàng)及非完全描述邏輯函數(shù) n2. 非完全描述邏輯函數(shù)的化簡n3. 無關(guān)項(xiàng)的運(yùn)算規(guī)則返回第返回第2章目錄章目錄2.6 邏輯函數(shù)的化簡n五、最簡與或式的轉(zhuǎn)換n1.轉(zhuǎn)換成兩級與非式n2.轉(zhuǎn)換成兩級或非式n3.轉(zhuǎn)換成與或非式返回第返回第2章目錄章目錄第2章 習(xí)題n2.1 (1) (2) (3)n2.4 (1) (2) (3)n2.10 (1) (2)n2.11 (1) (2)n2.12 (1) (3) (4)n2

6、.13 (1)n2.14返回第返回第2章目錄章目錄第4章 組合邏輯電路 n4.1 SSI構(gòu)成的組合邏輯電路的分析和設(shè)計(jì)n4.2 中規(guī)模集成組合邏輯電路n4.3競爭和冒險n第4章 習(xí)題返回目錄返回目錄4.1 SSI構(gòu)成的組合邏輯電路的分析和設(shè)計(jì)n一、組合電路的分析n1.分析目的n2.分析步驟 n二、組合電路的設(shè)計(jì) n1.設(shè)計(jì)目的n2.設(shè)計(jì)步驟（雙軌輸入情況下） 返回第返回第4章目錄章目錄4.2 中規(guī)模集成組合邏輯電路n一、編碼器 n1.二進(jìn)制編碼器 n2.二十進(jìn)制優(yōu)先編碼器74147n二、譯碼器 n1.二進(jìn)制譯碼器 n2.二十進(jìn)制譯碼器 n3.數(shù)字顯示譯碼器 返回第返回第4章目錄章目錄4.2 中

7、規(guī)模集成組合邏輯電路n三、數(shù)據(jù)選擇器 n1.四選一數(shù)據(jù)選擇器n2.八選一數(shù)據(jù)選擇器 n3.數(shù)據(jù)選擇器的擴(kuò)展 n4.用數(shù)據(jù)選擇器設(shè)計(jì)組合邏輯電路 n四、數(shù)據(jù)比較器 n1.四位并行數(shù)據(jù)比較器7485 n2.數(shù)據(jù)比較器的應(yīng)用舉例 返回第返回第4章目錄章目錄4.2 中規(guī)模集成組合邏輯電路n五、全加器n1.四位串行進(jìn)位全加器n2.四位超前進(jìn)位全加器n3.全加器的應(yīng)用舉例返回第返回第4章目錄章目錄4.3 競爭和冒險 n一、競爭和冒險的概念 1. 競爭 2.冒險 n二、冒險的判別方法n1.邏輯冒險的判別 (1)代數(shù)法 (2)卡諾圖法 n2.功能冒險的判別n三、冒險的消除方法 n1.增加多余項(xiàng)，消除邏輯冒險n

8、2.加濾波電容 3.加取樣脈沖 返回第返回第4章目錄章目錄 第4章 習(xí)題n4.2 4.4 4.7(3) 4.12 n4.14 (1)(4) 4.15(1) 4.18n例1 4.20 4.21返回第返回第4章目錄章目錄第5章 觸發(fā)器（Flip Flop） n5.1 概述 n5.2 基本SRFF(SDRDFF)n5.3 鐘控電位觸發(fā)器（鐘控觸發(fā)器） n5.4 常用觸發(fā)器n5.5 CMOS FF n5.6 觸發(fā)器邏輯功能的轉(zhuǎn)換n第5章 觸發(fā)器習(xí)題返回目錄返回目錄5.1 概述 n一、觸發(fā)器概念 n二、觸發(fā)器的分類 n1.按是否受控于時鐘脈沖(CP Clock Pulse ) n2.按實(shí)現(xiàn)的邏輯功能 返

9、回第返回第5章目錄章目錄5.2 基本SRFF(SDRDFF) n一、與非門構(gòu)成的基本SRFF n1.電路構(gòu)成n2.邏輯功能n3.邏輯功能的表示方法 n二、或非門構(gòu)成的基本SRFF n1.電路構(gòu)成n2.邏輯功能的表示方法 返回第返回第5章目錄章目錄5.3 鐘控電位觸發(fā)器（鐘控觸發(fā)器）n一、鐘控SRFF(SR鎖存器) n1.電路構(gòu)成n2.鐘控原理n3.邏輯功能 n二、鐘控DFF(D鎖存器)n1.電路構(gòu)成 n2.邏輯功能返回第返回第5章目錄章目錄5.3 鐘控電位觸發(fā)器（鐘控觸發(fā)器）n三、鐘控觸發(fā)器的觸發(fā)方式與空翻 n1.觸發(fā)方式（工作方式） n2.空翻返回第返回第5章目錄章目錄5.4常用觸發(fā)器 n一

10、、維持阻塞型DFF n1.電路結(jié)構(gòu)n2.工作原理n3.功能描述n4.動態(tài)特性（脈沖工作特性）n二、主從SREF n1.電路結(jié)構(gòu)n2.工作原理n3.功能描述返回第返回第5章目錄章目錄5.4常用觸發(fā)器 n三、JKFF n1.主從JKFF n2.邊沿JKFF n四、TFF和TFF n1.TFF n2.TFF返回第返回第5章目錄章目錄5.5 CMOS FF n一、CMOS DFF n1.電路結(jié)構(gòu)n2.工作原理n二、CMOS JKFF 返回第返回第5章目錄章目錄5.6 觸發(fā)器邏輯功能的轉(zhuǎn)換n一、轉(zhuǎn)換模型 n二、公式法 n三、列表圖解法返回第返回第5章目錄章目錄第5章 觸發(fā)器習(xí)題n5.1 5.2 5.3

11、5.4 5.5 n5.6 5.7 5.8 5.10 5.11n5.12 5.13 5.14 5.15 5.16n5.17 5.18 5.19 5.20 5.21返回第返回第5章章目錄目錄第6章 時序邏輯電路 n6.1 概述n6.2 時序電路的分析n6.3 時序電路的設(shè)計(jì)n6.4 寄存器和移存器n6.5 計(jì)數(shù)器n6.6 序列碼發(fā)生器n6.7 順序脈沖發(fā)生器n第6章習(xí)題 返回目錄返回目錄6.1 概述 n一、組合電路 n1.結(jié)構(gòu)特點(diǎn) n2.功能特點(diǎn)n二、時序電路 n1.結(jié)構(gòu)特點(diǎn) n2.功能特點(diǎn)n3.工作描述 n4.分類 返回第返回第6章目錄章目錄6.2 時序電路的分析 n一、分析方法 n1.分析電路

12、結(jié)構(gòu)n2.寫出四組方程n3.作狀態(tài)轉(zhuǎn)移表、狀態(tài)轉(zhuǎn)移圖或波形圖n4.電路的邏輯功能描述n二、分析舉例 n例6.2.1 n例6.2.2 n例6.2.3 返回第返回第6章目錄章目錄6.3 時序電路的設(shè)計(jì) n一、同步時序電路的設(shè)計(jì) n1.設(shè)計(jì)步驟n2.設(shè)計(jì)舉例 n(1)作原始狀態(tài)轉(zhuǎn)移表或原始狀態(tài)轉(zhuǎn)移圖； n(2)化簡原始狀態(tài)轉(zhuǎn)移表； n(3)狀態(tài)編碼（狀態(tài)分配）；n(4)設(shè)計(jì)各觸發(fā)器的激勵函數(shù)和電路的輸出函數(shù)。返回第返回第6章目錄章目錄6.4 寄存器和移存器 n一、寄存器 n1.寄存單元（一位數(shù)碼寄存器） n2.MSI寄存器74175 n二、移位寄存器 n1.概述 n2.MSI移位寄存器 返回第返回第

13、6章目錄章目錄6.5 計(jì)數(shù)器 n1.計(jì)數(shù)器的概念 n2.應(yīng)用n3.基本結(jié)構(gòu) n4.分類 n一、二進(jìn)制計(jì)數(shù)器 n1.同步計(jì)數(shù)器（由SSI構(gòu)成） n2.異步計(jì)數(shù)器（由SSI構(gòu)成） n3.MSI二進(jìn)制計(jì)數(shù)器返回第返回第6章目錄章目錄6.5 計(jì)數(shù)器 n二、十進(jìn)制計(jì)數(shù)器 n1.74LS90n2.74LS160 n三、任意進(jìn)制計(jì)數(shù)器 n1.用觸發(fā)器和邏輯門設(shè)計(jì)任意進(jìn)制計(jì)數(shù)器n2.用MSI二、十進(jìn)制計(jì)數(shù)器構(gòu)成任意進(jìn)制計(jì)數(shù)器 n3.MSI任意進(jìn)制計(jì)數(shù)器 返回第返回第6章目錄章目錄6.5 計(jì)數(shù)器 n四、移存型計(jì)數(shù)器 n1.概述 n2.分析與設(shè)計(jì) n3.典型電路 返回第返回第6章目錄章目錄6.6 序列碼發(fā)生器 n

14、一、概述 n1.概念 n2.作用 n3.序列碼發(fā)生器結(jié)構(gòu)類型 n二、計(jì)數(shù)型序列碼發(fā)生器的設(shè)計(jì)n1.已知序列碼 n2.已知序列長度 n三、移存型序列碼發(fā)生器的設(shè)計(jì) n1.已知序列碼 n2.已知序列長度 返回第返回第6章目錄章目錄6.7 順序脈沖發(fā)生器n一、概述n1.順序脈沖概念n2.順序脈沖發(fā)生器概念及分類n3.順序脈沖發(fā)生器的設(shè)計(jì)n二、舉例返回第返回第6章目錄章目錄第6章習(xí)題n6.8 6.2 n例1 6.3 n例2 6.4 n6.12 (1) 6.17 n6.22 (b) 6.25 (1) (2)n6.35(1) 6.40 返回第返回第6章目錄章目錄第9章 半導(dǎo)體存儲器 n9.0 概述 n9.

15、1 只讀存儲器（ROM）n9.2 隨機(jī)存儲器(RAM)n第9章 習(xí)題返回目錄返回目錄9.0 概述n一、半導(dǎo)體存儲器概念n二、重要指標(biāo) n1.存儲量n2.存取速度n三、分類 n1.按存取方式分類返回第返回第9章目錄章目錄9.1 只讀存儲器（ROM） n一. ROM的分類n1.按存儲內(nèi)容寫入方式來分n2.按使用器件類型來分 n二.ROM的結(jié)構(gòu) n三.ROM的工作原理 n四、ROM的邏輯關(guān)系n1.屬于組合邏輯電路n2.陣列圖 返回第返回第9章目錄章目錄9.1 只讀存儲器（ROM） n五、ROM的應(yīng)用 n1.實(shí)現(xiàn)組合邏輯函數(shù) n2.字符發(fā)生器 n六、固定ROM(MROM) n七、可編輯只讀存儲器(PR

16、OM) n八、可改寫可編程只讀存儲器(EPROM)返回第返回第9章目錄章目錄9.2 隨機(jī)存儲器(RAM) n一、靜態(tài)RAM(SRAM) n二、存儲容量的擴(kuò)展 n1.位擴(kuò)展 n2.字?jǐn)U展 n三、動態(tài)RAM(DRAM) 返回第返回第9章目錄章目錄第9章 習(xí)題n9.2 n9.7 返回第返回第9章目錄章目錄第10章 可編程邏輯器件可編程邏輯器件 n10.1 PLD概述 n10.2 PLD的基本結(jié)構(gòu) n10.3 PLD的表示方法 n10.4 PLD的分類 n10.5 可編程邏輯陣列（PLA） n10.6 可編程陣列邏輯（PAL） n10.7 通用陣列邏輯（GAL）n10.8 現(xiàn)場可編程門陣列FPGA返回

17、目錄返回目錄10.1 PLD概述 n一、概念 n二、開發(fā)環(huán)境 n三、開發(fā)過程 返回第返回第10章目錄章目錄10.2 PLD的基本結(jié)構(gòu) n一、PLD實(shí)現(xiàn)各種邏輯功能的依據(jù)n二、基于與或陣列結(jié)構(gòu)的PLD的總體結(jié)構(gòu)返回第返回第10章目錄章目錄10.3 PLD的表示方法 n一、緩沖電路 n二、與門、或門及連接表示 n三、多路選擇器 返回第返回第10章目錄章目錄10.4 PLD的分類 n一、按集成度分類 n二、按編程方法分類 返回第返回第10章目錄章目錄10.5 可編程邏輯陣列（PLA） n一、PLA基本結(jié)構(gòu) n二、PLA應(yīng)用舉例 返回第返回第10章目錄章目錄10.6 可編程陣列邏輯（PAL） n一、專

18、用輸出結(jié)構(gòu)n二、可編程輸入/輸出結(jié)構(gòu) n三、寄存器輸出結(jié)構(gòu)n四、異或輸出結(jié)構(gòu) 返回第返回第10章目錄章目錄10.7 通用陣列邏輯（GAL）n一、GAL16V8電路結(jié)構(gòu)n二、GAL16V8的OLMC n1.OLMC的結(jié)構(gòu) n2.GAL16V8的結(jié)構(gòu)控制字n3.OLMC的配置n三、GAL16V8的行地址結(jié)構(gòu) n四、GAL應(yīng)用舉例 返回第返回第10章目錄章目錄10.8 現(xiàn)場可編程門陣列可編程門陣列FPGAFPGA n一、FPGA的基本結(jié)構(gòu) n二、CLB和IOB n1.XC2000系列的CLBn2.XC2000系列的IOBn三、IR n1.金屬線n2.開關(guān)矩陣n3.可編程連接點(diǎn)返回第返回第10章目錄章

19、目錄第十一章 硬件描述語言VHDLn11.1 概述n11.2 VHDL基本結(jié)構(gòu)n11.3 VHDL語言元素n11.4 VHDL常用編程語句n11.5 基本邏輯電路設(shè)計(jì)返回目錄返回目錄11.1 概述n一、硬件描述語言（HDL）n二、VHDL的發(fā)展概況n三、用VHDL設(shè)計(jì)硬件電路的過程返回第返回第11章目錄章目錄11.2 VHDL基本結(jié)構(gòu)n一、元件（componentcomponent) n二、VHDL基本結(jié)構(gòu)n11.2.1 實(shí)體（ENTITY） n11.2.2 結(jié)構(gòu)體（ARCHITECTURE） n11.2.3 配置（CONFIGURATION） n11.2.4 庫（LIBRARYLIBRARY

20、） n11.2.5 包（PACKAGE） 返回第返回第11章目錄章目錄11.3 VHDL語言元素n11.3.1 VHDL詞法規(guī)則與標(biāo)識符 n11.3.2 數(shù)據(jù)對象和數(shù)據(jù)類型 n11.3.3 運(yùn)算符(operator) 返回第返回第11章目錄章目錄11.4 VHDL常用編程語句n11.4.1 順序（SEQUENTIALSEQUENTIAL）描述語句n一、條件語句（if） n二、開關(guān)語句（case） n11.4.2 并發(fā)（CONCURENTCONCURENT）描述語句n一、進(jìn)程語句n二、信號賦值語句n三、when else語句 n四、with select語句 n五、元件說明語句、元件例化語句返回

21、第返回第11章目錄章目錄11.5 基本邏輯電路設(shè)計(jì)n11.5.1 組合邏輯電路設(shè)計(jì) n11.5.2 時序邏輯電路設(shè)計(jì) 返回第返回第11章目錄章目錄第12章 數(shù)字系統(tǒng)設(shè)計(jì)基礎(chǔ) n12.0 數(shù)字系統(tǒng)概念及設(shè)計(jì)方法n12.1 概述n12.2 寄存器傳輸語言(RTL)n12.3 數(shù)字系統(tǒng)設(shè)計(jì)的其他描述工具 n12.4 數(shù)字系統(tǒng)設(shè)計(jì)舉例n12.5 PLD在數(shù)字系統(tǒng)設(shè)計(jì)中的應(yīng)用n12.6 VHDL實(shí)現(xiàn)數(shù)字系統(tǒng)舉例返回目錄返回目錄12.0 數(shù)字系統(tǒng)概念及設(shè)計(jì)方法n一、數(shù)字系統(tǒng)概念 n二、數(shù)字系統(tǒng)設(shè)計(jì)的任務(wù) n三、數(shù)字系統(tǒng)的設(shè)計(jì)方法 n1.自底向上法（Bottom-up） n2.自頂向下法（Top-Down）

22、 n3.以自頂向下法為主導(dǎo)，并結(jié)合使用自底向上法（TD&BU Combined） 返回第返回第12章目錄章目錄12.1 概述n一、數(shù)字系統(tǒng)的基本模型n1.基本模型 n2.數(shù)據(jù)處理器 n3.控制器n二、數(shù)字系統(tǒng)時序約定 n1.同步數(shù)字系統(tǒng)n2.最小時鐘周期n3.異步輸入信號轉(zhuǎn)換成同步輸入信號 返回第返回第12章目錄章目錄12.1 概述n三、數(shù)字系統(tǒng)的設(shè)計(jì)步驟 n1.系統(tǒng)設(shè)計(jì) n2.邏輯設(shè)計(jì)n3.電路設(shè)計(jì)n4.物理設(shè)計(jì) 返回第返回第12章目錄章目錄12.2 寄存器傳輸語言(RTL) n1.寄存器傳輸操作 n2.寄存器傳輸語言 n3.寄存器的表示方法 n一、傳輸操作 n二、算術(shù)操作 n三、邏輯操作 n四、移位操作 n五、