第4章 存儲器

1、第4章 存儲器、存儲管理和高速緩存技術(shù)存儲器基本概念存儲器基本概念存儲器概論存儲器概論CPUMemoryIDE接口接口存儲器的分類 分為兩大類：分為兩大類： 內(nèi)部存儲器，簡稱為內(nèi)存或主存內(nèi)部存儲器，簡稱為內(nèi)存或主存 外部存儲器，簡稱為外存外部存儲器，簡稱為外存主存儲器的基本組成主存儲器的基本組成微型計算機內(nèi)存的行列結(jié)構(gòu)微型計算機內(nèi)存的行列結(jié)構(gòu)圖4.1 32行32列組成的矩陣和外部的連接選擇存儲器件的考慮因素選擇存儲器件的考慮因素 易失性 只讀性 存儲容量 速度 功耗半導(dǎo)體存儲器及接口半導(dǎo)體存儲器及接口隨機存取存儲器隨機存取存儲器RAM SRAM DRAM靜態(tài)存儲器及接口靜態(tài)存儲器及接口1. 1

2、. 存儲單元電路存儲單元電路1011102. 2. 靜態(tài)靜態(tài)RAMRAM的組成的組成靜態(tài)靜態(tài)RAMRAM的讀的讀/ /寫過程寫過程SRAMSRAM常用SRAM靜態(tài)靜態(tài)RAMRAM芯片舉例芯片舉例62646264 A12A0： D7D0： NC： CE： WE： OE：靜態(tài)隨機存儲器62256DRAM1.111111/0VB=(V1+V0 )/2VV11該點有充放電現(xiàn)象，該點有充放電現(xiàn)象， 以此判斷以此判斷1/02ms2msDRAM的刷新和DRAM控制器 時序功能 地址處理功能 仲裁功能 圖4.2 DRAM控制器的原理圖1) FPM DRAM(Fast Page Mode DRAM)在80286

3、、80386時代，使用的是30個引腳的FPM RAM內(nèi)存，容量只有1MB或2MB。而在80486時代，及少數(shù)80586計算機開始使用72個引腳的FPM RAM內(nèi)存，這種內(nèi)存使用5V工作電壓，32位數(shù)據(jù)寬度，存取速度均在60ns以上。每隔3個時鐘周期傳送一次數(shù)據(jù)，并以512字節(jié)到幾千字節(jié)不等的頁面訪問數(shù)據(jù)，可以有效減少延遲時間。這種內(nèi)存是80486時代普遍使用的內(nèi)存。2) EDO(Extended Data Out)DRAMEDO DRAM每隔2個時鐘周期傳輸一次數(shù)據(jù)，速度為60ns左右，最短為40ns。它有72線和168線兩種，5V電壓，數(shù)據(jù)寬度為32位。其特點是：EDO DRAM的數(shù)據(jù)傳輸速

4、率高于普通DRAM，多用于老式Pentium主板上。3) SDRAM(Synchronous DRAM)SDRAM稱為同步內(nèi)存，主要特點如下：(1) SDRAM的地址信號、數(shù)據(jù)信號和控制信號都在系統(tǒng)時鐘CLK的上升沿時采樣和驅(qū)動，即SDRAM的操作被嚴(yán)格地同步在系統(tǒng)時鐘的控制下，從而避免了存儲器讀/寫操作時的盲目等待狀態(tài)，提高了存儲器的訪問速度。(2) 采用突發(fā)模式進行存儲器操作，第一個數(shù)據(jù)項被訪問之后，一系列的數(shù)據(jù)項能迅速按時鐘同步讀出。當(dāng)訪問的數(shù)據(jù)項按順序排列，且同在一個行地址信號控制下時，這種突發(fā)方式特別有效，它使存儲器的訪問速度大大提高。(3) 內(nèi)部存儲體采用能并行操作的分組結(jié)構(gòu)，這些

5、分組存儲體可以交替地通過存儲器外部數(shù)據(jù)總線與CPU等主控設(shè)備交換信息，這使存儲器的訪問速度從整體上得到提高。SDRAM的工作電壓為3.3V，內(nèi)存條為168線，容量多為64MB、128MB及256MB、512MB。根據(jù)工作頻率，SDRAM通常有三種規(guī)格：PC100、PC133和雙通道PC800等。 PC100是SDRAM的一種技術(shù)標(biāo)準(zhǔn)，其中100是指該內(nèi)存能工作在前端總線(FSB)頻率為100MHz的系統(tǒng)中。 PC100規(guī)范主要要求：內(nèi)存時鐘周期TCK在100MHz外頻工作時為10ns；存取時間TAC小于6ns；數(shù)據(jù)傳輸速率為800MB/s；印制電路板必須為六層板，以便濾掉雜波； 內(nèi)存上必須有S

6、PD(Serial Present Detect)，該芯片實際上是一個E2PROM，其中存儲了該SDRAM內(nèi)存的相關(guān)資料。如存儲容量、工作速度、廠商等，供系統(tǒng)啟動時BIOS檢測和設(shè)定內(nèi)存的工作參數(shù)。 PC133規(guī)范來說，它的進一步要求是TAC不超過5.4ns，TCK不超過7.5ns，穩(wěn)定工作頻率為133MHz，CAS等待時間為3個時鐘周期，帶寬為1.06GB/s。4) DDR SDRAM(Double Data Rate SDRAM)DDR SDRAM為雙速率同步內(nèi)存，亦稱SDRAM。普通的SDRAM中，只利用了時鐘周期(與CPU的外頻同步)的一個沿進行數(shù)據(jù)傳輸，稱為SDR SDRAM(單數(shù)據(jù)

7、率SDRAM)。DDR SDRAM卻用了時鐘周期的兩個沿進行數(shù)據(jù)傳輸，使數(shù)據(jù)傳輸速率提高一倍。在100MHz外頻下可具有1.6GB/s(64位100MHz28)的數(shù)據(jù)傳輸率，在133MHz外頻下可具有2.128GB/s(64133MHz28)的數(shù)據(jù)傳輸率。DDR SDRAM為184線內(nèi)存條，每條64位，容量多為64MB、128MB、256MB及512MB。 目前DDR內(nèi)存常用的有4種規(guī)格：DDR 200(又名PC1600)、DDR 266(又名PC2100)、DDR 333(又名PC2700)及DDR 400(理論帶寬為3.2GB/s)。DDR 內(nèi)存規(guī)格只讀存儲器只讀存儲器ROM 掩膜型ROM

8、 可編程只讀存儲器PROM 可擦除可編程只讀存儲器EPROM 可用電擦除的可編程只讀存儲器E2PROM 閃爍存儲器A1A000011011VSD3D2D1D0W0W1W2W3VCCVCCPROMvcc24V12V存儲器和存儲器和CPU的連接考慮的連接考慮 高速高速CPU和較低速度存儲器之間的速度匹配和較低速度存儲器之間的速度匹配問題。問題。 CPU總線的負載能力問題。總線的負載能力問題。 片選信號和行地址、列地址的產(chǎn)生機制。片選信號和行地址、列地址的產(chǎn)生機制。 對芯片內(nèi)部的尋址方法。對芯片內(nèi)部的尋址方法。 SRAM的連接的連接圖4.4 SRAM的使用舉例：16KB的SRAM子系統(tǒng)DRAM的連接

9、的連接 DRAM的使用舉例的使用舉例片選信號的產(chǎn)生方法片選信號的產(chǎn)生方法 線選法線選法 全譯碼法全譯碼法 部分譯碼法部分譯碼法 混合譯碼法混合譯碼法線選法譯碼片選舉例G11A1B1Y01Y11Y21Y3G274LS1392A2B2Y02Y12Y22Y31G1B1A1Y01Y11Y21Y31XX1111000011100110110101101011111074LS139直值表直值表12G2B2A2Y02Y12Y22Y31XX1111000011100110110101101011111074LS139直值表直值表2Y0Y1Y2Y3Y4C Y5B Y6A Y73E2E1E74LS138CBA00

10、1000Y0=0，1001001Y1=0，1001010Y2=0，1001011Y3=0，1001100Y4=0，1001101Y5=0，1001110Y6=0，1001111Y7=0，1Y7Y011E2E3E74LS138存儲器的數(shù)據(jù)寬度擴充和字節(jié)數(shù)擴充存儲器的數(shù)據(jù)寬度擴充和字節(jié)數(shù)擴充 數(shù)據(jù)寬度的擴充數(shù)據(jù)寬度的擴充 字節(jié)的擴充圖字節(jié)的擴充圖4.6 (a) 擴充存儲器的數(shù)據(jù)寬度擴充存儲器的數(shù)據(jù)寬度 (b) 擴充存儲器的字節(jié)容量擴充存儲器的字節(jié)容量CS A10 02K8WE D7 0? ? ?A10 0?D7 0CS A10 02K8WE D7 0CS A10 02K8WE D7 0CS A10

11、 02K8WE D7 0CS A10 02K8WE D7 0A1911M/IOA100D70WR如用16 K8的SRAM組成64 K8的存儲器16 K8A13A0譯碼器Y3A15A0A15A14Y2Y1Y0CS3CS2CS1CS0CSWED7D0CSWED7D0A13A016 K8CSWED7D0A13A016 K8CSWED7D0A13A016K8CSWED7D0A13A0用8片16 K4的SRAM芯片組成16 K8存儲器的連線圖A1416 K4譯碼器A13A0WEA15CS0CS1CS2CS3D7D416 K416 K416 K4D3D016 K416 K416 K416 K4 層次化的存

12、儲器體系結(jié)構(gòu)層次化的存儲器體系結(jié)構(gòu) 層次化總體結(jié)構(gòu)層次化總體結(jié)構(gòu)圖圖4.7存儲器的層次化總體結(jié)構(gòu)（片外改為二級存儲器的層次化總體結(jié)構(gòu)（片外改為二級Cache，片內(nèi)改為一級，片內(nèi)改為一級Cache）MOV AL ，02H ; OUT 70H ，AL ; IN AL ，71H ; MOV AL ，02H ; OUT 70H ，AL ; MOV AL ，20 ; OUT 71H ，AL ; 71 Shadow RAM0640K768K1M內(nèi)存的分區(qū)結(jié)構(gòu)內(nèi)存的分區(qū)結(jié)構(gòu)圖4.8PC機的內(nèi)存組織 1)基本內(nèi)存區(qū)圖4.9 基本內(nèi)存區(qū)的組織2) 高端內(nèi)存區(qū)圖4.10 高端內(nèi)存區(qū)的組織3) 擴充內(nèi)存區(qū)圖4.11

13、用高端內(nèi)存區(qū)64KB映射擴充內(nèi)存的1個頁組 CONFIG.SYS文件中加入如下語句： DEVICE=C:DOSHIMEM.SYS DEVICE=C:DOSEMM386.EXE RAM 32000 DOS=UMB16位微機系統(tǒng)的內(nèi)存組織位微機系統(tǒng)的內(nèi)存組織16位系統(tǒng)連接32位微機系統(tǒng)的內(nèi)存組織位微機系統(tǒng)的內(nèi)存組織32位存儲器接口位存儲器接口 由于80386/80486微處理器要保持與8086等微處理器兼容，這就要求在進行存儲器系統(tǒng)設(shè)計時必須滿足單字節(jié)、雙字節(jié)和四字節(jié)等不同訪問。為了實現(xiàn)8位、16位和32位數(shù)據(jù)的訪問，80386/80486微處理器設(shè)有4個引腳BE0BE3，以控制不同數(shù)據(jù)的訪問。B

14、E0BE3由CPU根據(jù)指令的類型產(chǎn)生，其作用如表所示。 表 6-8 3BE 0BE 功能表 字 節(jié) 允 許 要訪問的數(shù)據(jù)位 3BE 2BE 1BE 0BE D31D24 D23D16 D15D8 D7D0 自動重復(fù) 1 1 1 0 D7D0 N 1 1 0 1 D15D8 N 1 0 1 1 D23D16 D23D16 Y 0 1 1 1 D31D24 D31D24 Y 1 1 0 0 D15D8 D7D0 N 1 0 0 1 D23D16 D15D8 N 0 0 1 1 D31D24 D23D16 D31D24 D23D16 Y 1 0 0 0 D23D16 D15D8 D7D0 N 0 0

15、 0 1 D31D24 D23D16 D15D8 N 0 0 0 0 D31D24 D23D16 D15D8 D7D0 N 64位存儲器接口 64位存儲器系統(tǒng)由8個存儲體組成。 每個存儲體的存儲空間為512 MB(Pentium)或8GB(Pentium Pro) 存儲體選擇通過選擇信號BE0BE7實現(xiàn)。 如果要傳送一個64位數(shù)，那么8個存儲體都被選中；如果要傳送一個32位數(shù)，那么4個存儲體被選中；若要傳送一個16位數(shù)，則有2個存儲體被選中；若傳送的是8位數(shù)，則只有一個存儲體被選中。虛擬儲存技術(shù)和三類地址虛擬儲存技術(shù)和三類地址 虛擬存儲技術(shù)虛擬存儲技術(shù) 段式虛擬存儲和頁式虛擬存儲段式虛擬存儲和

16、頁式虛擬存儲 分段特點： 每段的長度不是固定的 每個段都是受到保護的獨立的空間 分頁特點： 一個系統(tǒng)中的所有頁面大小固定 頁面的起點和終點也固定。 只有分頁機制才支持虛擬存儲 虛擬儲存技術(shù)和三類地址虛擬儲存技術(shù)和三類地址 邏輯地址、線性地址和物理地址邏輯地址、線性地址和物理地址 邏輯地址特點： 這是程序員編寫的源程序中使用的地址 完整的邏輯地址一共48位 邏輯地址中的選擇子對應(yīng)于一個段基址 線性地址特點： 線性地址是由2個32位量相加而成的 段基址由段描述符得到 線性地址是分為3個字段來體現(xiàn)其功能分段管理分段管理 三種描述符表 全局描述符表GDT 局部描述符表LDT 中斷描述符表IDT 描述符表三個優(yōu)點： 可大大擴展存儲空間 可實現(xiàn)虛擬存儲 可實現(xiàn)多任務(wù)隔離段選擇子、段描述符和段描述符表段選擇子、段描述符和段描述符表1 段選擇子段選擇子段選擇子、段描述符和段描述符表段選擇子、段描述符和段描述符表2段描述符段描述符 段選擇子、段描述符和段描述符表段選擇子、段