ProtelDXP2004(第十三、十四章)

1、第1414章 信號(hào)完整性分析信號(hào)完整性信號(hào)完整性指的是在信號(hào)線上的信號(hào)質(zhì)量。信號(hào)具有良好的信號(hào)完整性信號(hào)具有良好的信號(hào)完整性是指，當(dāng)在需要時(shí)具有所必須達(dá)到的電壓電平數(shù)值。差的信號(hào)完整性不是由某一單一因素導(dǎo)致的，而是板級(jí)設(shè)計(jì)中多種因素共同引起的。主要的信號(hào)完整性問(wèn)題包括反射、振蕩、地彈、竄擾等。在Protel DXP 2004既可以在原理圖上，又可以在PCB編輯器內(nèi)實(shí)現(xiàn)信號(hào)的完整性分析，并能以波形的方式在圖形界面下給出分析的結(jié)果。 信號(hào)完整性的基本概念信號(hào)完整性的基本概念 引起信號(hào)完整性的原因和常用解決方法引起信號(hào)完整性的原因和常用解決方法 元器件的信號(hào)完整性分析模型元器件的信號(hào)完整性分析模型

2、對(duì)電路進(jìn)行信號(hào)完整性分析的方法對(duì)電路進(jìn)行信號(hào)完整性分析的方法【學(xué)習(xí)目標(biāo)】信號(hào)完整性主要是指信號(hào)在信號(hào)線上傳輸?shù)馁|(zhì)量，當(dāng)電路中信號(hào)能以要求的時(shí)序、持續(xù)時(shí)間和電壓幅度到達(dá)接收芯片引腳時(shí)，該電路就有很好的信號(hào)完整性。當(dāng)信號(hào)不能正常響應(yīng)，或者信號(hào)質(zhì)量不能使系統(tǒng)長(zhǎng)期穩(wěn)定工作時(shí)，就出現(xiàn)了信號(hào)完整性問(wèn)題。信號(hào)完整性主要表現(xiàn)在延遲、反射、串?dāng)_、地彈、振鈴等幾個(gè)方面。表14-1列出了高速電路中常見(jiàn)的信號(hào)完整性問(wèn)題與可能引起該信號(hào)完整性的原因，并給出了相應(yīng)的解決方案。14.1 14.1 信號(hào)完整性簡(jiǎn)介表表14-1 14-1 常見(jiàn)信號(hào)完整性（常見(jiàn)信號(hào)完整性（SISI）問(wèn)題及解決方案）問(wèn)題及解決方案在電路系統(tǒng)設(shè)計(jì)中，

3、為了更好地保證信號(hào)的完整性，應(yīng)當(dāng)注意以下7點(diǎn)： 對(duì)噪聲敏感的元器件的物理隔離線路阻抗匹配及信號(hào)反射控制建議在設(shè)計(jì)中采用獨(dú)立的電源及地電平層在PCB布線中信號(hào)線避免走直角同一組信號(hào)線盡量保持在布線上等長(zhǎng)在高速電路設(shè)計(jì)中，相鄰的兩條信號(hào)線的間距應(yīng)符合3W規(guī)則，即間距為信號(hào)線寬度的3倍對(duì)電源做好退耦處理，選擇容值足夠大的、低ESR的電容設(shè)計(jì)中理想的元器件布局參考圖如圖14-1所示。圖14-1 設(shè)計(jì)中理想布局參考圖 在Protel DXP 2004設(shè)計(jì)環(huán)境下，既可以在原理圖上又可以在PCB編輯器內(nèi)對(duì)選擇的節(jié)點(diǎn)進(jìn)行信號(hào)完整性分析，并且能夠以波形的形式給出反射和竄擾的結(jié)果。 為了使信號(hào)完整性分析得到一個(gè)準(zhǔn)

4、確的結(jié)果，在進(jìn)行信號(hào)完整性分析之前必須做好以下準(zhǔn)備工作： 當(dāng)對(duì)一個(gè)網(wǎng)絡(luò)進(jìn)行仿真并且要得到有效的仿真結(jié)果時(shí)，電路中至少有一個(gè)集成電路（IC）的輸出引腳要連接到這個(gè)網(wǎng)絡(luò)上，這個(gè)引腳的輸出將作為激勵(lì)源輸出到被分析的網(wǎng)絡(luò)上。 針對(duì)每個(gè)元器件的信號(hào)完整性模型必須是正確的14.2 14.2 添加信號(hào)完整性分析模型在設(shè)計(jì)中必須具有源網(wǎng)絡(luò)，一般情況下，至少要有兩個(gè)網(wǎng)絡(luò)電源網(wǎng)絡(luò)和接地網(wǎng)絡(luò)必須設(shè)定激勵(lì)源的規(guī)則用于PCB的層堆棧必須正確，信號(hào)完整性分析需要的電源平面必須是連續(xù)的，分割的電源平面將不能得到正確的分析結(jié)果。另外，還要正確地設(shè)置所有層的厚度在設(shè)計(jì)中添加信號(hào)完整性模型最簡(jiǎn)單的方法就是利用【Model Ass

5、ignments】（模型配置）對(duì)話框。Protel DXP 2004的信號(hào)完整性分析主要包含13條規(guī)則，在PCB環(huán)境下，執(zhí)行菜單【設(shè)計(jì)】【規(guī)則】命令，彈出【PCB規(guī)則和約束編輯器】對(duì)話框，并從對(duì)話框中打開(kāi)【Signal Integrity】選項(xiàng)，如下圖所示。從打開(kāi)的【Signal Integrity】中可以看到信號(hào)完整分析所需要的規(guī)則。 圖14-2 【PCB規(guī)則和約束編輯器】對(duì)話框 14.3 14.3 信號(hào)完整性規(guī)則設(shè)置1 1）Signal StimulusSignal Stimulus（激勵(lì)信號(hào)）（激勵(lì)信號(hào)） 移動(dòng)光標(biāo)到“Signal Stimulus”上，單擊鼠標(biāo)右鍵，彈出快捷菜單，如圖1

6、4-3所示。 執(zhí)行菜單【新建規(guī)則】命令，在【PCB規(guī)則和約束編輯器】對(duì)話框的右邊一欄中列出了剛建立的規(guī)則，在規(guī)則一欄的“Signal Stimulus”選項(xiàng)前有了一個(gè)符號(hào) ，單擊符號(hào) 可以看到其中包含內(nèi)容即為新建的規(guī)則，如圖14-4所示。圖14-3 快捷菜單 圖14-4 新建的規(guī)則 移動(dòng)光標(biāo)到規(guī)則一欄的“Signal Stimulus”上，單擊“Signal Stimulus”，打開(kāi)該規(guī)則選項(xiàng)卡，如下圖所示。圖14-5 “Signal Stimulus”規(guī)則 2 2）Overshoot-Falling EdgeOvershoot-Falling Edge（信號(hào)超調(diào)的下降邊沿（信號(hào)超調(diào)的下降邊沿

7、） 移動(dòng)光標(biāo)到“Overshoot-Falling Edge”上，單擊鼠標(biāo)右鍵，從彈出的快捷菜單中執(zhí)行菜單命令【新建規(guī)則】，選擇并打開(kāi)新建的規(guī)則“OvershootFalling”，從該規(guī)則的選項(xiàng)卡上可以看到該規(guī)則的約束如下圖所示。 通過(guò)該約束選項(xiàng)卡可以設(shè)置信號(hào)完整性分析中的最大下降超調(diào)值。圖14-6 “Overshoot-Falling Edge”約束 3 3） Overshoot-Rising EdgeOvershoot-Rising Edge（信號(hào)超調(diào)的上升邊沿（信號(hào)超調(diào)的上升邊沿） 移動(dòng)光標(biāo)到“Overshoot-Rising Edge”上，單擊鼠標(biāo)右鍵，從彈出的快捷菜單中執(zhí)行菜單命令

8、【新建規(guī)則】，選擇并打開(kāi)新建的規(guī)則“OvershootRising”，從該規(guī)則選項(xiàng)卡上可以看到該規(guī)則的約束如下圖所示。 通過(guò)該約束選項(xiàng)卡可以設(shè)置信號(hào)完整性分析中的最大上升超調(diào)值。圖14-7 “Overshoot-Rising Edge”約束 4 4）Undershoot-Falling EdgeUndershoot-Falling Edge（信號(hào)下沖的下降沿）（信號(hào)下沖的下降沿） 移動(dòng)光標(biāo)到“Undershoot-Falling Edge”上，單擊鼠標(biāo)右鍵，從彈出的快捷菜單中執(zhí)行菜單命令【新建規(guī)則】，選擇并打開(kāi)新建的規(guī)則“UndershootFalling”，從該規(guī)則選項(xiàng)卡上可以看到該規(guī)則的約

9、束如下圖所示。 通過(guò)該約束選項(xiàng)卡可以設(shè)置信號(hào)完整性分析中信號(hào)下沖的最大下降值。圖14-8 “Undershoot-Falling Edge”約束 5 5）Undershoot-Rising EdgeUndershoot-Rising Edge（信號(hào)下沖的上升沿）（信號(hào)下沖的上升沿） 移動(dòng)光標(biāo)到“Undershoot-Rising Edge”上，單擊鼠標(biāo)右鍵，從彈出的快捷菜單中執(zhí)行菜單命令【新建規(guī)則】，選擇并打開(kāi)新建的規(guī)則“UndershootRising”，從該規(guī)則選項(xiàng)卡上可以看到該規(guī)則的約束如下圖所示。 通過(guò)該約束選項(xiàng)卡可以設(shè)置信號(hào)完整性分析中信號(hào)下沖的最大上升值。圖14-9 “Unders

10、hoot-Rising Edge”約束 6 6）ImpedanceImpedance（最大（最大/ /最小阻抗）最小阻抗） 移動(dòng)光標(biāo)到“Impedance”上，單擊鼠標(biāo)右鍵，從彈出的快捷菜單中執(zhí)行菜單命令【新建規(guī)則】，選擇并打開(kāi)新建的規(guī)則“MaxMinImpedance”，從該規(guī)則選項(xiàng)卡上可以看到該規(guī)則的約束如下圖所示。 通過(guò)該約束選項(xiàng)卡可以設(shè)置信號(hào)完整性分析中阻抗的最大值和最小值。圖14-10 “Impedance”約束 7 7）Signal Top ValueSignal Top Value（高電平信號(hào)的最小電壓值）（高電平信號(hào)的最小電壓值） 移動(dòng)光標(biāo)到“Signal Top Value”

11、上，單擊鼠標(biāo)右鍵，從彈出的快捷菜單中執(zhí)行菜單命令【新建規(guī)則】，選擇并打開(kāi)新建的規(guī)則“SignalTopValue”，從該規(guī)則選項(xiàng)卡上可以看到該規(guī)則的約束如下圖所示。 通過(guò)該約束選項(xiàng)卡可以設(shè)置信號(hào)完整性分析中信號(hào)在高電平狀態(tài)時(shí)的電壓最小值。圖14-11 “Signal Top Value”約束 8 8）Signal Basic ValueSignal Basic Value（基值電壓的最大值）（基值電壓的最大值） 移動(dòng)光標(biāo)到“Signal Basic Value”上，單擊鼠標(biāo)右鍵，從彈出的快捷菜單中執(zhí)行菜單命令【新建規(guī)則】，選擇并打開(kāi)新建的規(guī)則“SignalBasicValue”，從該規(guī)則選項(xiàng)卡

12、上可以看到該規(guī)則的約束如下圖所示。 通過(guò)該約束選項(xiàng)卡可以設(shè)置信號(hào)完整性分析中信號(hào)在低電平狀態(tài)時(shí)的電壓最大值 圖14-12 “Signal Basic Value”約束 9 9）Flight Time-Rising EdgeFlight Time-Rising Edge（上升沿的最大延遲時(shí)間）（上升沿的最大延遲時(shí)間） 移動(dòng)光標(biāo)到“Flight Time-Rising Edge”上，單擊鼠標(biāo)右鍵，從彈出的快捷菜單中執(zhí)行菜單命令【新建規(guī)則】，選擇并打開(kāi)新建的規(guī)則“FlightTimeRising”，從該規(guī)則選項(xiàng)卡上可以看到該規(guī)則的約束如下圖所示。 通過(guò)該約束選項(xiàng)卡可以設(shè)置信號(hào)完整性分析中上升沿的最大

13、允許延遲時(shí)間 圖14-13 “Flight Time-Rising Edge”約束 1010）Flight Time-Falling EdgeFlight Time-Falling Edge（下降沿的最大延遲時(shí)間）（下降沿的最大延遲時(shí)間） 移動(dòng)光標(biāo)到“Flight Time- Falling Edge”上，單擊鼠標(biāo)右鍵，從彈出的快捷菜單中執(zhí)行菜單命令【新建規(guī)則】，選擇并打開(kāi)新建的規(guī)則“FlightTimeFalling”，從該規(guī)則選項(xiàng)卡上可以看到該規(guī)則的約束如下圖所示。 通過(guò)該約束選項(xiàng)卡可以設(shè)置信號(hào)完整性分析中下降沿的最大允許延遲時(shí)間。 圖14-14 “Flight Time-Falling

14、Edge”約束 1111）Slope-Rising EdgeSlope-Rising Edge（上升沿斜率）（上升沿斜率） 移動(dòng)光標(biāo)到“Slope-Rising Edge”上，單擊鼠標(biāo)右鍵，從彈出的快捷菜單中執(zhí)行菜單命令【新建規(guī)則】，選擇并打開(kāi)新建的規(guī)則“SlopeRising”，從該規(guī)則選項(xiàng)卡上可以看到該規(guī)則的約束如下圖所示。 該約束定義了上升沿從閾值電壓VT到高電平VIH的最大延遲時(shí)間，可以通過(guò)該約束選項(xiàng)卡設(shè)置該時(shí)間延遲的最大值。圖14-15 “Slope-Rising Edge”約束 1212）Slope-Falling EdgeSlope-Falling Edge（下降沿斜率）（下降沿

15、斜率） 移動(dòng)光標(biāo)到“Slope-Falling Edge”上，單擊鼠標(biāo)右鍵，從彈出的快捷菜單中執(zhí)行菜單命令【新建規(guī)則】，選擇并打開(kāi)新建的規(guī)則“SlopeFalling”，從該規(guī)則選項(xiàng)卡上可以看到該規(guī)則的約束如下圖所示。 該約束定義了下降沿從閾值電壓VT到低電平VIL的最大延遲時(shí)間，可以通過(guò)該約束選項(xiàng)卡設(shè)置該時(shí)間延遲的最大值。圖14-16 “Slope-Falling Edge”約束 1313）Supply NetsSupply Nets（電源網(wǎng)絡(luò)的電壓值）（電源網(wǎng)絡(luò)的電壓值） 移動(dòng)光標(biāo)到“Supply Nets”前的符號(hào)，展開(kāi)其包含的約束，可以看到“Supply Nets”已包含的兩個(gè)約束“S

16、upplyNets_1”和“SupplyNets”，如下圖所示。圖14-17 “Supply Nets”包含的約束 單擊“SupplyNets_1”，可以看到該約束的參數(shù)卡如下圖所示。從“SupplyNets_1”約束卡中可以看到，該約束匹配的【網(wǎng)絡(luò)】為“VCC”，電壓設(shè)定為“5.000V”。圖14-18 “SupplyNets_1”約束 單擊“SupplyNets”，可以看到該約束的參數(shù)卡如下圖所示。從“SupplyNets”約束卡中可以看到，該約束匹配的【網(wǎng)絡(luò)】為“GND”，電壓設(shè)定為“0.000V”。圖14-19 “SupplyNets”約束 1 1信號(hào)完整性設(shè)定選項(xiàng)信號(hào)完整性設(shè)定選項(xiàng)在

17、PCB編輯狀態(tài)下，執(zhí)行菜單命令【工具】/【信號(hào)完整性】，如果有元器件沒(méi)有定義信號(hào)完整性分析模型，會(huì)彈出【Errors or warnings found】（發(fā)現(xiàn)錯(cuò)誤或警告）對(duì)話框，如下圖所示。圖14-20 【Error or warnings found】對(duì)話框 14.4 14.4 信號(hào)完整性分析設(shè)定當(dāng)沒(méi)有錯(cuò)誤或警告存在時(shí)，或者單擊【Errors or warnings found】對(duì)話框的按鈕 ，系統(tǒng)會(huì)彈出【信號(hào)完整性設(shè)定選項(xiàng)】對(duì)話框，如下圖所示。圖14-21 【信號(hào)完整性設(shè)定選項(xiàng)】對(duì)話框 通過(guò)該對(duì)話框可以設(shè)定【導(dǎo)線阻抗】和【Average Track Length】（平均線長(zhǎng)度）等參數(shù)。設(shè)

18、置完成后，單擊 按鈕，系統(tǒng)彈出【信號(hào)完整性】對(duì)話框，如下圖所示。使用【信號(hào)完整性】對(duì)話框就可以對(duì)設(shè)計(jì)的PCB進(jìn)行仿真。圖14-22 【信號(hào)完整性】對(duì)話框2 2【信號(hào)完整性信號(hào)完整性】對(duì)話框?qū)υ捒? 1）【網(wǎng)絡(luò)網(wǎng)絡(luò)】列表列表 【信號(hào)完整性】對(duì)話框左邊【網(wǎng)絡(luò)】列表是打開(kāi)的PCB文件的所有網(wǎng)絡(luò)列表，“Status”列用來(lái)顯示相應(yīng)網(wǎng)絡(luò)進(jìn)行信號(hào)完整性分析后的狀態(tài)，有3種可能的狀態(tài)：Failed ：表示分析失敗Not analyzed ： 表示分析由于某種原因而無(wú)法進(jìn)行Passed : 表示分析通過(guò)，不存在問(wèn)題 在進(jìn)行信號(hào)完整性分析之前，選擇需要分析的網(wǎng)絡(luò)，并單擊按鈕 ，將該網(wǎng)絡(luò)添加到右上角的待分析的【網(wǎng)絡(luò)】列表中。 2 2）【標(biāo)識(shí)符標(biāo)識(shí)符】選項(xiàng)選項(xiàng) 從待分析的【網(wǎng)絡(luò)】列表中選擇某個(gè)網(wǎng)絡(luò)，可以看到在【標(biāo)識(shí)符】選項(xiàng)中列出了該網(wǎng)絡(luò)所連接的元器件的引腳及信號(hào)的方向，以從待分析的【網(wǎng)絡(luò)】列表中選擇“DTRA”為例，可以看到【標(biāo)識(shí)符】選項(xiàng)如下圖