認識電腦的大腦-cpu

1、計算機組成原理與匯編語言程序設(shè)計第3章 CPU原理一、算術(shù)邏輯部件ALUvALU的功能是完成定點算術(shù)和邏輯運算，此外還包括完成數(shù)值比較、變更數(shù)值符號、計算操作數(shù)地址等vALU的核心是加法器，用半加器構(gòu)成全加器v并行加法器，提高并行加法器速度的關(guān)鍵是盡量加快進位的產(chǎn)生和傳遞v進位鏈，基本進位公式，串行、并行進位公式v組內(nèi)并行，組間并行或串行的進位鏈二、運算方法v定點加減運算1、補碼加法運算公式2、補碼減法運算公式3、補碼運算規(guī)則二、運算方法v溢出判別1、基本原則：兩個異號數(shù)相加不會產(chǎn)生溢出，只有兩個同號數(shù)相加才有可能溢出2、采用一個符號位：兩正數(shù)相加，結(jié)果為負表明發(fā)生正溢，兩負數(shù)相加，結(jié)果為正，

2、表明了生負溢3、采用最高有效位：兩正數(shù)相加，最高有效位有進位，符號位無進位，表明發(fā)生正溢；兩負數(shù)相加，最高有效位無進位，符號位有進位，表明發(fā)生負溢4、采用變形補碼：00為正，無溢出；01正溢出；10負溢出；11結(jié)果為負，無溢出二、運算方法v移位1、邏輯移位：左移時低位補0，右移時高位補02、循環(huán)移位：首尾相接，左右循環(huán)移動3、算術(shù)移位：移位后沒有溢出時，左移一位相當(dāng)于乘2，右移一位相當(dāng)于除2(1)原碼移位：保持符號位不變，各位依次左/右移，缺位補0。 (2)補碼左移：各位依次左移，最高有效位移到符號位，末位補0(3)補碼右移：連同符號位一起，各位依次右移，符號位的值移到最高有效位，而符號位本身

3、保持不變二、浮點加減運算v對階操作1、對階的規(guī)則：小階向大階看齊2、尾數(shù)右移：右移一位，階碼加1，對移掉的最高位進行0舍1入或恒置1v實現(xiàn)尾數(shù)的加減運算按定點數(shù)加減運算求兩數(shù)的和或差二、浮點加減運算v結(jié)果規(guī)格化及判溢出1、左規(guī)：運算結(jié)果為11.1xx或00.0 xx時，要對尾數(shù)進行左規(guī)，左移一位，階碼減12、右規(guī)：運算結(jié)果為10.xx或01.xx時，要對尾數(shù)進行右規(guī)，右移一位，階碼加13、判溢出：左規(guī)時應(yīng)判結(jié)果是否會下溢，即階碼小于所能表示的最小負數(shù)；右規(guī)時應(yīng)判結(jié)果是否會上溢，即階碼大于所能表示的最大正數(shù)v舍入操作對移掉的尾數(shù)采用恒置1法，在計算時指明二、無符號整數(shù)一位乘法v算法規(guī)則1、用乘數(shù)

4、的末位與被乘數(shù)相乘，然后與部分積相加2、進位，部分積的和，乘數(shù)一起右移一位3、重復(fù)上述兩步三、CPU模型的組成及其數(shù)據(jù)通路v基本組成寄存器(16bit)1、通用寄存器R0 ，R1，R2，R32、暫存器C，D，Z3、指令寄存器IR4、程序寄存器PC5、程序狀態(tài)字寄存器PS6、堆棧指針SP7、與主存接口的寄存器MAR，MDR三、CPU模型的組成及其數(shù)據(jù)通路v基本組成運算部件ALU1、16bit2、控制信號v基本組成總線與數(shù)據(jù)通路結(jié)構(gòu)1、ALU總線2、系統(tǒng)總線三、CPU模型的組成及其數(shù)據(jù)通路v基本組成控制器及微命令的基本形式 1、微操作命令2、脈沖信號3、電位信號4、電位型微命令5、脈沖型微命令6、

5、控制器的主要部件三、CPU模型的組成及其數(shù)據(jù)通路v數(shù)據(jù)傳送1、寄存器之間的數(shù)據(jù)傳送2、主存數(shù)據(jù)傳送到CPU3、CPU數(shù)據(jù)傳送到主存4、執(zhí)行算術(shù)或邏輯運算四、時序控制方式v指令的執(zhí)行過程1、取指令2、分析指令3、執(zhí)行指令(取操作數(shù)，執(zhí)行操作，形成下條指令地址)v指令之間的銜接方式1、串行的順序安排方式2、并行的重疊處理方式四、時序控制方式v時序控制方式指微操作與時序信號之間采取何種關(guān)系v同步控制方式1、概念 2、特征 3、優(yōu)點v同步控制方式下的多級時序系統(tǒng)1、指令周期2、機器周期3、節(jié)拍(時鐘周期)4、時鐘脈沖信號五、指令的執(zhí)行與組合邏輯控制器v模型機的尋址方式(表3-3)v指令的執(zhí)行流程1、取

6、指周期FT (圖3-20)2、取源操作數(shù)周期ST (圖3-21) 3、取目的操作數(shù)周期DT (圖3-21、圖3-22)4、執(zhí)行周期ET (圖3-21、22、23、24、25)五、指令的執(zhí)行與組合邏輯控制器類型尋址方式匯編符號可指定寄存器定義簡述0寄存器尋址RR0R3,SP,PSW數(shù)在指定的寄存器中1寄存器間址(R)R0R3,SP地址在指定的寄存器2自減型寄存器間址-(R)R0R3,SP寄存器內(nèi)容減1后為操作數(shù)地址3立即/自增型寄存器間址(R)+R0R3,SP,PC寄存器內(nèi)容為操作數(shù)地址，操作后加14直接尋址DIPC操作數(shù)地址緊跟指令5變址尋址X(R)R0R3,SP,PC變址寄存器內(nèi)容與緊跟指令的位移量相加，為操作數(shù)地址六、微程序控制器v組合邏輯控制器1、概念：用組合邏輯電路產(chǎn)生微命令的控制器2、優(yōu)點：速度快3、缺點：設(shè)計繁瑣，效率低