微機(jī)原理-第五章-1

1、微機(jī)原理與接口技術(shù)第4版機(jī)械工業(yè)出版社第第 5 5 章章 微機(jī)總線微機(jī)總線5.1 總線技術(shù)5.2 8086的引腳信號(hào)5.3 8086的總線時(shí)序5.4 奔騰處理器引腳和時(shí)序5.5 微機(jī)系統(tǒng)總線微機(jī)原理與接口技術(shù)第4版機(jī)械工業(yè)出版社5.1 5.1 總線技術(shù)總線技術(shù) 總線是信息傳輸?shù)墓餐ǖ?組態(tài)靈活、易于擴(kuò)展 實(shí)現(xiàn)了標(biāo)準(zhǔn)化，不同的部件遵循共同的總線規(guī)范微機(jī)原理與接口技術(shù)第4版機(jī)械工業(yè)出版社5.1.1 5.1.1 總線類型總線類型 芯片級(jí)總線（Chip Bus） 大規(guī)模集成電路芯片內(nèi)部，片內(nèi)總線 微處理器的引腳信號(hào)，局部總線（Local Bus） 大規(guī)模集成電路芯片內(nèi)部連接 內(nèi)總線（Internal

2、 Bus）/ 系統(tǒng)總線 主機(jī)內(nèi)部功能單元（模板級(jí)）間連接的總線 是微機(jī)系統(tǒng)的主要總線 外總線（External Bus） 微機(jī)與其外設(shè)或微機(jī)之間連接的總線，設(shè)備級(jí)互連 過去，指通信總線，現(xiàn)在，常延伸為外設(shè)總線示意圖示意圖微機(jī)原理與接口技術(shù)第4版機(jī)械工業(yè)出版社微機(jī)總線層次結(jié)構(gòu)微機(jī)總線層次結(jié)構(gòu)返回返回微機(jī)原理與接口技術(shù)第4版機(jī)械工業(yè)出版社5.1.2 5.1.2 總線的數(shù)據(jù)傳輸總線的數(shù)據(jù)傳輸 主設(shè)備(Master)：控制總線完成數(shù)據(jù)傳輸 從設(shè)備(Slave)：被動(dòng)實(shí)現(xiàn)數(shù)據(jù)交換微機(jī)原理與接口技術(shù)第4版機(jī)械工業(yè)出版社1. 1. 總線操作總線操作 總線請(qǐng)求和仲裁（Bus request & Arb

3、itration） 尋址（Addressing） 數(shù)據(jù)傳送（Data Transfer） 結(jié)束（Ending）微機(jī)原理與接口技術(shù)第4版機(jī)械工業(yè)出版社2. 2. 總線仲裁總線仲裁 總線仲裁：決定當(dāng)前控制總線的主設(shè)備 集中仲裁 系統(tǒng)具有中央仲裁器（控制器） 負(fù)責(zé)主模塊的總線請(qǐng)求和分配總線的使用 分布仲裁 各個(gè)主模塊都有自己的仲裁器和唯一的仲裁號(hào) 主模塊請(qǐng)求總線時(shí)，發(fā)送其仲裁號(hào) 比較各個(gè)主設(shè)備仲裁號(hào)決定微機(jī)原理與接口技術(shù)第4版機(jī)械工業(yè)出版社3. 3. 同步方式同步方式 同步時(shí)序 總線操作過程由共用的總線時(shí)鐘信號(hào)控制 適合速度相當(dāng)?shù)钠骷ミB總線，否則需要準(zhǔn)備好信號(hào)讓快速器件等待慢速器件（半同步） 處理

4、器控制的總線時(shí)序采用同步時(shí)序 異步時(shí)序 總線操作需要握手聯(lián)絡(luò)（應(yīng)答）信號(hào)控制 傳輸?shù)拈_始伴隨有啟動(dòng)（選通或讀寫）信號(hào) 傳輸?shù)慕Y(jié)束有一個(gè)確認(rèn)信號(hào)，進(jìn)行應(yīng)答 操作周期可變、可以混合慢速和快速器件微機(jī)原理與接口技術(shù)第4版機(jī)械工業(yè)出版社4. 4. 傳輸類型傳輸類型 讀數(shù)據(jù)傳送：數(shù)據(jù)由從設(shè)備到主設(shè)備 寫數(shù)據(jù)傳送：數(shù)據(jù)由主設(shè)備到從設(shè)備 猝發(fā)傳送（數(shù)據(jù)塊傳送） 給出起始地址，將固定塊長(zhǎng)的數(shù)據(jù)一個(gè)接一個(gè)地從相鄰地址讀出或?qū)懭?寫后讀（Read-After-Write） 先寫后讀同一個(gè)地址單元，適用于校驗(yàn) 讀修改寫（Read-Modify-Write） 先讀后寫同一個(gè)地址單元，適用共享數(shù)據(jù)保護(hù) 廣播（Broad

5、cast） 一個(gè)主設(shè)備對(duì)多個(gè)從設(shè)備的寫入操作微機(jī)原理與接口技術(shù)第4版機(jī)械工業(yè)出版社5. 5. 性能指標(biāo)性能指標(biāo) 總線寬度 同時(shí)傳送的二進(jìn)制位數(shù) 總線頻率 總線信號(hào)的時(shí)鐘頻率 總線帶寬（Bandwidth） 單位時(shí)間傳輸?shù)臄?shù)據(jù)量 總線帶寬傳輸?shù)臄?shù)據(jù)量需要的時(shí)間微機(jī)原理與接口技術(shù)第4版機(jī)械工業(yè)出版社總線帶寬總線帶寬 常用單位 每秒兆字節(jié)（MB/s） 每秒兆位（Mb/s）或每秒位（bps） 5MHz的8086微處理器16（40.210-6）bps20106 bps2.5 MB/S 66MHz的Pentium，基本非流水線總線周期64266106 bps264 MB/S 66MHz的Pentium，2

6、-1-1-1猝發(fā)讀周期32566106 B/S422.4 MB/S微機(jī)原理與接口技術(shù)第4版機(jī)械工業(yè)出版社5.1.3 5.1.3 總線信號(hào)和時(shí)序總線信號(hào)和時(shí)序 地址總線 主控模塊（如處理器）的地址輸出 從模塊（如存儲(chǔ)器或I/O端口）的地址輸入 數(shù)據(jù)總線 雙向傳輸，在主從模塊間傳送、交換數(shù)據(jù)信息 控制總線 有輸出也有輸入信號(hào) 控制存儲(chǔ)器及I/O讀寫操作 中斷與DMA控制、總線仲裁、握手聯(lián)絡(luò)等微機(jī)原理與接口技術(shù)第4版機(jī)械工業(yè)出版社2. 2. 總線時(shí)序總線時(shí)序 總線時(shí)序（Timing） 描述總線信號(hào)隨時(shí)間變化的規(guī)律以及總線信號(hào)間的相互關(guān)系 采用時(shí)序圖表示 指令周期 從取指、譯碼到執(zhí)行完成所需要的時(shí)間

7、總線周期或機(jī)器周期 伴隨有數(shù)據(jù)交換的總線操作 T狀態(tài) 對(duì)應(yīng)于時(shí)鐘周期微機(jī)原理與接口技術(shù)第4版機(jī)械工業(yè)出版社21354687911101214131517161819203940383637353334323031292728262425232221AD14GNDAD13AD11AD12AD10AD8AD9AD7AD5AD6AD4AD2AD3AD1NMIAD0INTRCLKGNDVCCMN/MXBHE/S7RDRQ/GT1 (HLDA)RQ/GT0 (HOLD)LOCK (WR)S1 (DT/R)S2 (M/IO)S0 (DEN)QS1 (INTA)QS0 (ALE)TESTREADYRESET

8、AD15A17 /S4A16/S3A18 /S5A19 /S6最大模式最大模式(最小模式最小模式)5.2 80865.2 8086的引腳信號(hào)的引腳信號(hào)微機(jī)原理與接口技術(shù)第4版機(jī)械工業(yè)出版社5.2.1 5.2.1 地址地址/ /數(shù)據(jù)引腳數(shù)據(jù)引腳 AD15AD0（Address/Data） 地址/數(shù)據(jù)分時(shí)復(fù)用引腳，共16個(gè)引腳 單向輸出地址總線，雙向數(shù)據(jù)總線，三態(tài)輸出 A19/S6A16/S3（Address/Status） 地址/狀態(tài)分時(shí)復(fù)用引腳 輸出高4位地址、CPU的工作狀態(tài)(當(dāng)前段、中斷標(biāo)志位等) BHE*/S7（Byte High Enable/Status） 高字節(jié)允許/狀態(tài)分時(shí)復(fù)用引

9、腳 輸出低有效表示傳送高字節(jié)數(shù)據(jù)，狀態(tài)信號(hào)微機(jī)原理與接口技術(shù)第4版機(jī)械工業(yè)出版社5.2.2 5.2.2 讀寫控制信號(hào)讀寫控制信號(hào) 8086處理器具有兩種工作模式 面向小系統(tǒng)的最小組態(tài)模式：8086本身提供了系統(tǒng)所需要的全部控制信號(hào) 組成較大系統(tǒng)的最大組態(tài)模式：8086需要配合其他芯片形成控制信號(hào)，但可以連接數(shù)值協(xié)處理器、I/O協(xié)處理器等構(gòu)成多處理器系統(tǒng) MN/MX*微機(jī)原理與接口技術(shù)第4版機(jī)械工業(yè)出版社1. 1. 基本讀寫信號(hào)基本讀寫信號(hào)( (最小模式最小模式) ) ALE（Address Latch Enable）地址鎖存允許 高電平有效，表示共用引腳正在傳送地址信號(hào) M/IO*（Memor

10、y/Input and Output） 高電平（M），表示處理器訪問存儲(chǔ)器 低電平時(shí)（IO*），表示處理器訪問I/O端口 WR*（Write）寫控制 表示處理器正將數(shù)據(jù)寫到存儲(chǔ)單元或I/O端口 RD*（Read）讀控制 表示處理器正從存儲(chǔ)單元或I/O端口讀取數(shù)據(jù)微機(jī)原理與接口技術(shù)第4版機(jī)械工業(yè)出版社2. 2. 基本總線操作基本總線操作 存儲(chǔ)器讀（Memory Read） CPU讀取代碼或讀取操作數(shù) 每條指令的執(zhí)行前都需讀取 部分指令在執(zhí)行時(shí)含有存儲(chǔ)單元操作數(shù) 存儲(chǔ)器寫（Memory Write） CPU向存儲(chǔ)器寫入操作數(shù) I/O讀（Input/Output Read） CPU從外設(shè)讀取操作數(shù)(

11、IN 指令) I/O寫（Input/Output Write） CPU向外設(shè)寫出操作數(shù)(OUT 指令)微機(jī)原理與接口技術(shù)第4版機(jī)械工業(yè)出版社3. 3. 同步操作引腳同步操作引腳 READY 問題 CPU的速度較快，外設(shè)的速度比較慢 慢速的I/O發(fā)出一個(gè)狀態(tài)信號(hào)給快速的CPU READY 就緒(準(zhǔn)備好) 輸入信號(hào)，高電平有效表示可以進(jìn)行數(shù)據(jù)讀寫 處理器在進(jìn)行讀寫前檢測(cè)READY引腳微機(jī)原理與接口技術(shù)第4版機(jī)械工業(yè)出版社5.2.3 5.2.3 其他控制信號(hào)其他控制信號(hào) 地址總線 數(shù)據(jù)總線 基本讀寫控制信號(hào) 中斷請(qǐng)求和響應(yīng)信號(hào) 總線請(qǐng)求和響應(yīng)信號(hào) 時(shí)鐘信號(hào)、復(fù)位信號(hào) 電源Vcc 地線GND微機(jī)原理與

12、接口技術(shù)第4版機(jī)械工業(yè)出版社1. 1. 中斷請(qǐng)求和響應(yīng)引腳中斷請(qǐng)求和響應(yīng)引腳 INTR（Interrupt Request） 可屏蔽中斷請(qǐng)求，高電平有效 表示中斷請(qǐng)求設(shè)備向處理器申請(qǐng)可屏蔽中斷 中斷IF標(biāo)志對(duì)該中斷請(qǐng)求進(jìn)行屏蔽 主要用于實(shí)現(xiàn)外設(shè)數(shù)據(jù)交換的中斷服務(wù) INTA*（Interrupt Acknowledge） 可屏蔽中斷響應(yīng)，低電平有效的輸出信號(hào) 表示處理器響應(yīng)來自INTR引腳的中斷請(qǐng)求 NMI（Non-Maskable Interrupt） 不可屏蔽中斷請(qǐng)求，上升沿有效 表示外界向CPU申請(qǐng)不可屏蔽中斷 中斷級(jí)別高于可屏蔽中斷請(qǐng)求INTR 常用于處理系統(tǒng)發(fā)生故障等緊急情況下的中斷服

13、務(wù)微機(jī)原理與接口技術(shù)第4版機(jī)械工業(yè)出版社2. 2. 總線請(qǐng)求和響應(yīng)引腳總線請(qǐng)求和響應(yīng)引腳 HOLD 總線請(qǐng)求，高電平有效的輸入信號(hào) 有效時(shí)，表示其他總線主控設(shè)備申請(qǐng)使用總線 HLDA（HOLD Acknowledge） 總線響應(yīng)，高電平有效的輸出信號(hào) 有效時(shí)，表示處理器已響應(yīng)總線請(qǐng)求 總線釋放：地址總線、數(shù)據(jù)總線及具有三態(tài)輸出能力的控制總線呈現(xiàn)高阻狀態(tài)微機(jī)原理與接口技術(shù)第4版機(jī)械工業(yè)出版社3. 3. 其他引腳其他引腳 RESET 復(fù)位，高電平有效的輸入信號(hào) 有效時(shí)，將迫使處理器回到其初始狀態(tài) 8086復(fù)位后，寄存器CSFFFFH，IP0000H CLK（Clock） 時(shí)鐘輸入，頻率穩(wěn)定的數(shù)字信

14、號(hào) 處理器的基本操作節(jié)拍 頻率的倒數(shù)是時(shí)鐘周期微機(jī)原理與接口技術(shù)第4版機(jī)械工業(yè)出版社5.3 80865.3 8086的總線時(shí)序的總線時(shí)序 基本總線周期：4個(gè)時(shí)鐘周期 T1 T2 T3 T4 讀總線周期：存儲(chǔ)器讀和I/O讀 寫總線周期：存儲(chǔ)器寫和I/O寫微機(jī)原理與接口技術(shù)第4版機(jī)械工業(yè)出版社5.3.1 5.3.1 寫總線周期寫總線周期 存儲(chǔ)器或I/O端口的寫操作 T1狀態(tài) 輸出20位存儲(chǔ)器地址A19A0 M/IO*輸出高電平，表示存儲(chǔ)器操作 或者M(jìn)/IO*輸出低電平，表示I/O操作 ALE輸出正脈沖，表示復(fù)用總線輸出地址 T2狀態(tài) 輸出控制信號(hào)WR*和數(shù)據(jù)D15D0 T3狀態(tài) 檢測(cè)數(shù)據(jù)傳送是否能

15、夠完成 T4狀態(tài) 完成數(shù)據(jù)傳送示意圖示意圖微機(jī)原理與接口技術(shù)第4版機(jī)械工業(yè)出版社寫總線周期時(shí)序?qū)懣偩€周期時(shí)序返回返回微機(jī)原理與接口技術(shù)第4版機(jī)械工業(yè)出版社等待狀態(tài)等待狀態(tài) TwTw 處理器運(yùn)行速度遠(yuǎn)遠(yuǎn)高于存儲(chǔ)器和I/O端口 當(dāng)存儲(chǔ)器或I/O端口不能及時(shí)數(shù)據(jù)傳送時(shí)，應(yīng)該設(shè)置READY信號(hào)為低，插入等待狀態(tài)Tw Tw：延續(xù)T3時(shí)的狀態(tài)；一個(gè)時(shí)鐘周期示意圖示意圖微機(jī)原理與接口技術(shù)第4版機(jī)械工業(yè)出版社具有一個(gè)具有一個(gè)TwTw的存儲(chǔ)器寫總線周期時(shí)序的存儲(chǔ)器寫總線周期時(shí)序返回返回微機(jī)原理與接口技術(shù)第4版機(jī)械工業(yè)出版社5.3.2 5.3.2 讀總線周期讀總線周期 完成對(duì)存儲(chǔ)器或I/O端口的一次讀操作 T1狀

16、態(tài) 輸出20位存儲(chǔ)器地址A19A0 M/IO*輸出高電平，表示存儲(chǔ)器操作 或者M(jìn)/IO*輸出低電平，表示I/O操作 ALE輸出正脈沖，表示復(fù)用總線輸出地址 T2狀態(tài) 輸出控制信號(hào)RD*，存儲(chǔ)器或I/O端口發(fā)送數(shù)據(jù) T3狀態(tài)和Tw狀態(tài) 檢測(cè)數(shù)據(jù)傳送是否能夠完成 T4狀態(tài) 獲取數(shù)據(jù)，完成傳送示意圖示意圖微機(jī)原理與接口技術(shù)第4版機(jī)械工業(yè)出版社讀總線周期時(shí)序讀總線周期時(shí)序返回返回微機(jī)原理與接口技術(shù)第4版機(jī)械工業(yè)出版社5.4 5.4 奔騰處理器引腳和時(shí)序奔騰處理器引腳和時(shí)序 IA-32處理器 80386DX：132引腳 80486DX：168引腳 Pentium：237個(gè)引腳 Pentium Pro：3

17、87個(gè)引腳 2000年的Pentium 4：423個(gè)引腳 主要引腳：數(shù)據(jù)總線、地址總線和讀寫控制總線基本相同后續(xù)后續(xù)Pentium產(chǎn)品的引腳不直接面向用戶產(chǎn)品的引腳不直接面向用戶微機(jī)原理與接口技術(shù)第4版機(jī)械工業(yè)出版社5.4.1 Pentium5.4.1 Pentium引腳定義引腳定義 237引腳的PGA封裝 主要的168個(gè)引腳 數(shù)據(jù)信號(hào) 地址信號(hào) 讀寫控制信號(hào) 其他引腳為數(shù)不少 電源正Vcc、電源負(fù)Vss（地線） 未連接使用NC等引腳 微機(jī)原理與接口技術(shù)第4版機(jī)械工業(yè)出版社1. 1. 數(shù)據(jù)信號(hào)數(shù)據(jù)信號(hào) D63D0（Data） 64位雙向數(shù)據(jù)信號(hào)，通過存儲(chǔ)總線與主存連接 DP7DP0（Data

18、Parity） 8個(gè)偶校驗(yàn)位信號(hào) 數(shù)據(jù)信號(hào)每8位（1個(gè)字節(jié)）有一個(gè)偶校驗(yàn)位 寫數(shù)據(jù)時(shí)，處理器生成偶校驗(yàn)位輸出 讀數(shù)據(jù)時(shí)，處理器檢查是否符合偶校驗(yàn) 校驗(yàn)錯(cuò)，校驗(yàn)檢測(cè)PCHK*低有效 不配置校驗(yàn)位,使校驗(yàn)允許PEN*高無效無分時(shí)復(fù)用無分時(shí)復(fù)用微機(jī)原理與接口技術(shù)第4版機(jī)械工業(yè)出版社2. 2. 地址信號(hào)地址信號(hào) A31A3（Address） 高29位地址信號(hào) BE7*BE0*（Byte Enable） 8個(gè)字節(jié)允許信號(hào)，譯碼產(chǎn)生A0A2 用于表示讀寫字節(jié)、字、雙字或4字?jǐn)?shù)據(jù) AP（Address Parity） 地址輸出時(shí)，產(chǎn)生偶校驗(yàn)位 APCHK*（Address Parity Check） 地址輸

19、入時(shí)，出現(xiàn)校驗(yàn)錯(cuò)，輸出有效微機(jī)原理與接口技術(shù)第4版機(jī)械工業(yè)出版社3. 3. 讀寫控制信號(hào)讀寫控制信號(hào) ADS*（Address Data Strobe） 地址數(shù)據(jù)選通信號(hào)。低有效，指示總線周期開始 M/IO*（Memory/Input Output） 存儲(chǔ)器或I/O操作信號(hào) D/C*（Data/Control） 數(shù)據(jù)或控制信號(hào) 為高，數(shù)據(jù)存??；為低讀取代碼、中斷響應(yīng)等 W/R*（Write/Read） 寫或讀信號(hào)。寫入為高，讀取為低 BRDY*（Burst Ready） 猝發(fā)準(zhǔn)備好輸入信號(hào) 用于在總線周期中插入等待狀態(tài)微機(jī)原理與接口技術(shù)第4版機(jī)械工業(yè)出版社5.4.2 5.4.2 總線周期總線周

20、期 基本非流水線總線周期 由2個(gè)時(shí)鐘周期T1和T2組成 T1周期：發(fā)出地址信號(hào)、控制信號(hào)等 T2周期：進(jìn)行數(shù)據(jù)傳送 猝發(fā)傳送總線周期 從連續(xù)的存儲(chǔ)單元中獲取數(shù)據(jù) 在T1周期提供首個(gè)單元的地址 接著4個(gè)T2周期讀取4個(gè)64位數(shù)據(jù) 2-1-1-1猝發(fā)傳送：5個(gè)時(shí)鐘32字節(jié)數(shù)據(jù)傳輸示意圖示意圖微機(jī)原理與接口技術(shù)第4版機(jī)械工業(yè)出版社PentiumPentium的總線周期的總線周期返回返回微機(jī)原理與接口技術(shù)第4版機(jī)械工業(yè)出版社5.5 5.5 微機(jī)系統(tǒng)總線微機(jī)系統(tǒng)總線 微機(jī)上廣泛應(yīng)用各種內(nèi)、外總線標(biāo)準(zhǔn) S-100總線 第一個(gè)標(biāo)準(zhǔn)化的微機(jī)總線 美國MITS公司于1975年提出 使用100根信號(hào)線，后成為IE

21、EE 696總線標(biāo)準(zhǔn) STD總線 美國Pro-log公司于1978年推出 面向工業(yè)控制領(lǐng)域的總線標(biāo)準(zhǔn) 1987年STD被確定為IEEE 961標(biāo)準(zhǔn)微機(jī)原理與接口技術(shù)第4版機(jī)械工業(yè)出版社5.5.1 PC5.5.1 PC機(jī)總線的發(fā)展機(jī)總線的發(fā)展 16位PC機(jī)：?jiǎn)慰偩€結(jié)構(gòu) IBM PC機(jī)和IBM PC/XT機(jī)的IBM PC總線 IBM PC/XT機(jī)的IBM AT總線，即ISA總線 早期32位PC機(jī) 與MCA總線競(jìng)爭(zhēng)的EISA總線（擴(kuò)展 ISA總線） 32位局部總線VESA 當(dāng)前32位PC機(jī)：多總線結(jié)構(gòu) 存儲(chǔ)總線 系統(tǒng)總線：外設(shè)部件互連PCI、PCI-X 顯示總線：圖形加速接口AGP、PCI-E 外設(shè)

22、接口：鍵盤接口、鼠標(biāo)接口、并行打印機(jī)接口、串行通信接口，通用串行接口USB，IEEE 1394接口微機(jī)原理與接口技術(shù)第4版機(jī)械工業(yè)出版社5.5.2 ISA5.5.2 ISA總線總線 16位系統(tǒng)總線，用于IBM PC/AT及其兼容機(jī) 由前62引腳（A和B面）和后36引腳（C和D接面）兩個(gè)插槽組成：lIBM PC機(jī)和IBM PC/XT機(jī)的IBM PC總線 前62個(gè)信號(hào)，其中8位數(shù)據(jù)總線、20位地址總線 時(shí)鐘頻率4.77MHz，4個(gè)時(shí)鐘周期傳送8位數(shù)據(jù)lIBM AT機(jī)增加部分 后36個(gè)信號(hào)，16位數(shù)據(jù)引腳和24位地址引腳1.8MHz總線頻率，2個(gè)時(shí)鐘周期傳送16位數(shù)據(jù)微機(jī)原理與接口技術(shù)第4版機(jī)械工業(yè)

23、出版社1. 1. 數(shù)據(jù)和地址線數(shù)據(jù)和地址線 SD15SD0：16位雙向數(shù)據(jù)信號(hào)線 SBHE：高字節(jié)允許信號(hào) SA19SA0：低20位經(jīng)過鎖存輸出的地址線 LA23LA17：高7位可鎖存地址信號(hào)線16位數(shù)據(jù)位數(shù)據(jù)總線支持總線支持16位和位和8位設(shè)備位設(shè)備24位地址總線尋址位地址總線尋址16MB主存空間主存空間微機(jī)原理與接口技術(shù)第4版機(jī)械工業(yè)出版社2. 2. 讀寫控制線讀寫控制線 BALE：緩沖地址鎖存允許，指示CPU總線周期 IOR*，IOW*：I/O讀和I/O寫信號(hào) MEMR*，SMEMR*：存儲(chǔ)器讀 MEMW*，SMEMW*：存儲(chǔ)器寫 MEMCS16*：16位存儲(chǔ)器總線周期 IOCS16*：

24、16位I/O總線周期 I/O CH RDY：I/O通道準(zhǔn)備好輸入信號(hào) 0WS*：零等待狀態(tài)（Zero Wait State）微機(jī)原理與接口技術(shù)第4版機(jī)械工業(yè)出版社3. 3. 中斷請(qǐng)求線中斷請(qǐng)求線 IRQ3IRQ7，IRQ9IRQ12，IRQ14，IRQ15 可屏蔽中斷請(qǐng)求信號(hào)，優(yōu)先權(quán)順序 IRQ9IRQ12，IRQ14，IRQ15，IRQ3IRQ7 16位PC機(jī)共有16個(gè)請(qǐng)求引腳 IRQ0和IRQ1用于系統(tǒng)主機(jī)板的時(shí)鐘和鍵盤中斷 IRQ2用于兩個(gè)中斷控制器連接 IRQ8用于實(shí)時(shí)時(shí)鐘 IRQ13連接數(shù)值協(xié)處理器 其余引向系統(tǒng)總線，有些已分配給系統(tǒng)外設(shè)微機(jī)原理與接口技術(shù)第4版機(jī)械工業(yè)出版社4. D

25、MA4. DMA傳送控制線傳送控制線 AEN：地址允許，指示DMA總線周期 DRQ0DRQ3，DRQ5DRQ7：DMA請(qǐng)求 DACK0*DACK3*,DACK5*DACK7*：DMA響應(yīng) T/C：計(jì)數(shù)結(jié)束信號(hào)，表示DMA傳送結(jié)束 MASTER*：主設(shè)備 16位PC機(jī)的共有8個(gè)DMA通道 DRQ0DRQ3用于8位DMA傳送 DRQ5DRQ7用于16位DMA傳送 DRQ4已經(jīng)用于連接兩個(gè)DMA控制器微機(jī)原理與接口技術(shù)第4版機(jī)械工業(yè)出版社5. 5. 其他信號(hào)線其他信號(hào)線 RESET DRV：復(fù)位驅(qū)動(dòng)信號(hào) REFRESH*：刷新 I/OCH CK*：I/O通道校驗(yàn) OSC：晶振頻率脈沖輸出14.318

26、18MHz的主振頻率信號(hào) CLK：系統(tǒng)時(shí)鐘IBM PC總線輸出4.77MHzIBM AT總線采用6，8，10或12MHz32位PC機(jī)的時(shí)鐘頻率是8.33MHz 5V、5V、12V、12V：電源 GND：地線微機(jī)原理與接口技術(shù)第4版機(jī)械工業(yè)出版社5.5.3 PCI5.5.3 PCI總線總線 Intel公司提出，PCI聯(lián)盟SIG支持 與處理器無關(guān) 集中式總線仲裁、支持多處理器系統(tǒng) 通過橋電路兼容ISA/EISA總線 具有即插即用的自動(dòng)配置能力等 共94個(gè)引腳 PCI 1.0版：32位數(shù)據(jù)總線、33MHz時(shí)鐘頻率 PCI 2.0版：64位數(shù)據(jù)總線、33MHz時(shí)鐘頻率 PCI 2.1版：64位數(shù)據(jù)總線

27、、66MHz時(shí)鐘頻率微機(jī)原理與接口技術(shù)第4版機(jī)械工業(yè)出版社1. PCI1. PCI總線信號(hào)總線信號(hào) 地址和數(shù)據(jù)引腳 AD31:0，AD63:32：64位地址和數(shù)據(jù)復(fù)用信號(hào) C/BE3:0#，C/BE7:4#：命令和字節(jié)有效復(fù)用信號(hào) PAR，PAR64：奇偶校驗(yàn)信號(hào) 接口控制引腳 FRAME#：幀信號(hào)，表示總線周期開始 IRDY#：初始方就緒信號(hào) TRDY#：目標(biāo)方就緒信號(hào) STOP#：停止信號(hào) DEVSEL#：設(shè)備選擇信號(hào) IDSEL#：初始化設(shè)備選擇信號(hào) LOCK#：封鎖信號(hào)示意圖示意圖微機(jī)原理與接口技術(shù)第4版機(jī)械工業(yè)出版社PCIPCI總線信號(hào)總線信號(hào)返回返回微機(jī)原理與接口技術(shù)第4版機(jī)械工業(yè)

28、出版社2. PCI2. PCI總線周期總線周期 I/O讀寫周期 主設(shè)備與I/O設(shè)備交換數(shù)據(jù)，不支持猝發(fā)傳送 存儲(chǔ)器讀、存儲(chǔ)器行讀、存儲(chǔ)器多重讀周期 猝發(fā)讀取不同的數(shù)據(jù)量 存儲(chǔ)器寫周期：猝發(fā)寫入數(shù)據(jù) 存儲(chǔ)器寫和無效周期 保證寫入，同時(shí)廣播“無效”信息 中斷響應(yīng)周期：響應(yīng)I/O設(shè)備中斷 特殊周期：主設(shè)備廣播信息到多個(gè)目標(biāo)設(shè)備 雙地址總線周期：傳輸64位地址 配置讀和寫周期 對(duì)PCI總線設(shè)備的配置信息進(jìn)行讀寫，實(shí)現(xiàn)自動(dòng)配置微機(jī)原理與接口技術(shù)第4版機(jī)械工業(yè)出版社3. PCI3. PCI總線時(shí)序總線時(shí)序 同步時(shí)序協(xié)議，數(shù)據(jù)傳輸需要兩個(gè)階段 第一個(gè)階段（一個(gè)時(shí)鐘）：提供地址 第二個(gè)階段（最少一個(gè)時(shí)鐘）：交

29、換數(shù)據(jù) 非猝發(fā)傳送需要2個(gè)時(shí)鐘周期 支持無限猝發(fā)傳送，第一個(gè)時(shí)鐘提供地址，后續(xù)時(shí)鐘交換數(shù)據(jù)，也就是2-1-1-1 最大總線帶寬 每個(gè)時(shí)鐘傳送64位數(shù)據(jù)，時(shí)鐘頻率66MHz 866 MB/S528 MB/S示意圖示意圖微機(jī)原理與接口技術(shù)第4版機(jī)械工業(yè)出版社PCIPCI總線的讀操作示例總線的讀操作示例返回返回微機(jī)原理與接口技術(shù)第4版機(jī)械工業(yè)出版社5.5.4 USB5.5.4 USB總線（總線（Universal Serial BusUniversal Serial Bus） PC機(jī)原有多種接口等連接外設(shè) 互相不通用、不支持帶電拔插 性能不能滿足新型外部設(shè)備的需要 USB總線（Universal S

30、erial Bus） 標(biāo)準(zhǔn)化通用接口 簡(jiǎn)化PC與外設(shè)之間的互連 獲得硬件廠商和軟件公司的強(qiáng)有力支持 在微型機(jī)和各種數(shù)碼設(shè)備上都得到廣泛應(yīng)用微機(jī)原理與接口技術(shù)第4版機(jī)械工業(yè)出版社1. USB1. USB總線特點(diǎn)總線特點(diǎn)（1）使用方便、擴(kuò)充能力強(qiáng) USB設(shè)備無需用戶設(shè)置，可實(shí)現(xiàn)“即插即用” 可在正常工作狀態(tài)插入或拔出（即動(dòng)態(tài)熱拔插） 通過集線器理論上可以連接多達(dá)127個(gè)USB設(shè)備（2）支持多種傳輸速度、適用面廣 多個(gè)傳輸速率滿足不同工作速度的外部設(shè)備 3種傳輸速率：低速的1.5Mb/s、全速的12Mb/s和高速的480Mb/s（3）低功耗、低成本、占用系統(tǒng)資源少 可以為USB設(shè)備提供基本的供電 組件和電纜都