第1章微型計(jì)算機(jī)系統(tǒng)概述

1、授課教師： 張立新微機(jī)原理與接口技術(shù)微機(jī)原理與接口技術(shù) 課程目標(biāo)課程目標(biāo) 微機(jī)原理接口技術(shù)是學(xué)習(xí)和掌握微機(jī)硬件微機(jī)原理接口技術(shù)是學(xué)習(xí)和掌握微機(jī)硬件知識(shí)和匯編語(yǔ)言程序設(shè)計(jì)的入門課程：知識(shí)和匯編語(yǔ)言程序設(shè)計(jì)的入門課程：F微型計(jì)算機(jī)的基本工作原理微型計(jì)算機(jī)的基本工作原理F匯編語(yǔ)言程序設(shè)計(jì)匯編語(yǔ)言程序設(shè)計(jì)F微型計(jì)算機(jī)接口技術(shù)微型計(jì)算機(jī)接口技術(shù) 目的：建立微型計(jì)算機(jī)系統(tǒng)的整體概念，目的：建立微型計(jì)算機(jī)系統(tǒng)的整體概念，形成微機(jī)系統(tǒng)軟硬件開發(fā)的初步能力。形成微機(jī)系統(tǒng)軟硬件開發(fā)的初步能力。3 本課程是我院一門重點(diǎn)技術(shù)基礎(chǔ)課，要求學(xué)會(huì)計(jì)算機(jī)硬件方面的最基本知識(shí)和利用匯編語(yǔ)言編寫簡(jiǎn)單的程序。 課程特點(diǎn)： 1.不同

2、于理論、邏輯性強(qiáng)的課程，新概念較多，且呈交叉形式，要求調(diào)整學(xué)習(xí)方法，認(rèn)真記筆記。 2.量大,學(xué)時(shí)少，以應(yīng)用為目的，打好基礎(chǔ)，抓住重點(diǎn)，掌握方法。 3.重視實(shí)驗(yàn)環(huán)節(jié)。課程的特點(diǎn)課程具體要求：1、認(rèn)真記筆記。2、準(zhǔn)備2個(gè)作業(yè)本（用于課上練習(xí)與作業(yè)）、此門課會(huì)經(jīng)常有課上練習(xí)，課上練習(xí)與作業(yè)可以做到一個(gè)本上，一起交上來(lái)3、有些內(nèi)容要求自學(xué)或預(yù)習(xí)，一定按要求做到認(rèn)真復(fù)習(xí)或預(yù)習(xí)。4、作業(yè)、實(shí)驗(yàn)報(bào)告按時(shí)交5、實(shí)驗(yàn)提前準(zhǔn)備好,予先寫出實(shí)驗(yàn)予習(xí)報(bào)告,包括編好上機(jī)程序。實(shí)驗(yàn)完成后經(jīng)老師檢查認(rèn)可并在予習(xí)報(bào)告上簽字。6、認(rèn)真聽課、復(fù)習(xí)、做實(shí)驗(yàn),有部分同學(xué)開始感到入門難。千萬(wàn)別等到期末總突擊。 課程總成績(jī)構(gòu)成：課堂筆記

3、、平時(shí)作業(yè)、實(shí)驗(yàn)、考勤、期中考試、上機(jī)、期末考試。為什么學(xué)習(xí)微機(jī)原理與接口技術(shù)這門課？為什么學(xué)習(xí)微機(jī)原理與接口技術(shù)這門課？ 這門課是自動(dòng)化專業(yè)方向?qū)W生很重要的一個(gè)這門課是自動(dòng)化專業(yè)方向?qū)W生很重要的一個(gè)就業(yè)方向。就業(yè)方向。學(xué)習(xí)這門課的目標(biāo)：學(xué)習(xí)這門課的目標(biāo)： 1、設(shè)計(jì)硬件原理圖、設(shè)計(jì)硬件原理圖 2、設(shè)計(jì)印刷電路板（即、設(shè)計(jì)印刷電路板（即PCB板）板） 3、設(shè)計(jì)軟件控制程序（匯編語(yǔ)言、或、設(shè)計(jì)軟件控制程序（匯編語(yǔ)言、或C語(yǔ)言）語(yǔ)言） 4、硬件、軟件調(diào)試、硬件、軟件調(diào)試 教學(xué)內(nèi)容教學(xué)內(nèi)容第一章第一章 微型計(jì)算機(jī)系統(tǒng)概述微型計(jì)算機(jī)系統(tǒng)概述第二章第二章 80X86微處理器微處理器第三章第三章 8086指

4、令系統(tǒng)與匯編語(yǔ)言程序設(shè)計(jì)指令系統(tǒng)與匯編語(yǔ)言程序設(shè)計(jì)第四章第四章 存儲(chǔ)器存儲(chǔ)器第五章第五章 可編程并行接口可編程并行接口8255A第六章第六章 中斷系統(tǒng)與可編程中斷系統(tǒng)與可編程8259A第七章第七章 可編程定時(shí)器可編程定時(shí)器/計(jì)數(shù)器計(jì)數(shù)器8253第八章第八章 串行通訊與可編程串行通訊與可編程8251A 第十章第十章 數(shù)模（數(shù)模（D/A)轉(zhuǎn)換轉(zhuǎn)換第十一章模數(shù)（第十一章模數(shù)（A/D)轉(zhuǎn)換轉(zhuǎn)換教材楊居義主編，微機(jī)原理與接口技術(shù)項(xiàng)目教程楊居義主編，微機(jī)原理與接口技術(shù)項(xiàng)目教程，清華大學(xué)出版社，清華大學(xué)出版社，202010.110.1課程情況教學(xué)：教學(xué)：62學(xué)時(shí)學(xué)時(shí)實(shí)驗(yàn)：實(shí)驗(yàn)：10學(xué)時(shí)學(xué)時(shí)成績(jī)：作業(yè)、日常表

5、現(xiàn)成績(jī)：作業(yè)、日常表現(xiàn) 10%，實(shí)驗(yàn)，實(shí)驗(yàn)20%，期末考，期末考70%答疑輔導(dǎo) 地點(diǎn)：主樓地點(diǎn)：主樓0719 時(shí)間：每周一下午時(shí)間：每周一下午第第1 1章章 微型計(jì)算機(jī)系統(tǒng)概述微型計(jì)算機(jī)系統(tǒng)概述目的與要求：1、掌握微型計(jì)算機(jī)系統(tǒng)是由什么組成的？2、掌握微型計(jì)算機(jī)是由什么組成的。3、掌握微型計(jì)算機(jī)硬件系統(tǒng)的典型結(jié)構(gòu)圖，并寫出各部分的作用。4、掌握微處理器CPU是由什么組成的。5、掌握存儲(chǔ)器地址線、數(shù)據(jù)線、存儲(chǔ)器容量、內(nèi)存單元內(nèi)容、內(nèi)存單元地址等概念。6、掌握十進(jìn)制轉(zhuǎn)換成二進(jìn)制、十六進(jìn)制；二進(jìn)制、十六進(jìn)制轉(zhuǎn)換成十進(jìn)制；二進(jìn)制轉(zhuǎn)換成十六進(jìn)制；十六進(jìn)制轉(zhuǎn)換成二進(jìn)制。（自學(xué)）1.1 概 述l電子計(jì)算機(jī)的

6、發(fā)展：l電子管計(jì)算機(jī)（1946-1956）l晶體管計(jì)算機(jī)（1957-1964）l中小規(guī)模集成電路計(jì)算機(jī)（1965-1970）l超大規(guī)模集成電路計(jì)算機(jī)（1971-今）l電子計(jì)算機(jī)按其性能分類：l大中型計(jì)算機(jī)/巨型計(jì)算機(jī)（Mainframe Computer）l小型計(jì)算機(jī)（Minicomputer）l微型計(jì)算機(jī)（微型計(jì)算機(jī)（Microcomputer）l單片計(jì)算機(jī)（Single-Chip Microcomputer）l微型計(jì)算機(jī)的核心：微處理器(中央處理器CPU)lIntel CPU的發(fā)展見下頁(yè)表代發(fā)表年份字長(zhǎng)(bits)型號(hào)線寬(m)晶體管數(shù)(萬(wàn)個(gè))時(shí)鐘頻率(MHz)速度(MIPS)一19711

7、9724840048008500.20.310.05二197488080200.52-40.5三19781982168086/8088802862-32.9134.77-108-20300七2002？64Itanium ？0.08CPU:2.5KCache:30K300030001.2 1.2 微型計(jì)算機(jī)的組成結(jié)構(gòu)微型計(jì)算機(jī)的組成結(jié)構(gòu)掌握掌握：l微型計(jì)算機(jī)的組成微型計(jì)算機(jī)的組成l微型計(jì)算機(jī)的工作原理微型計(jì)算機(jī)的工作原理l存儲(chǔ)器存儲(chǔ)器項(xiàng)目1：認(rèn)識(shí)微型計(jì)算機(jī)組成結(jié)構(gòu)項(xiàng)目目的與要求 ：了解微型計(jì)算機(jī)的基本結(jié)構(gòu)。了解微型計(jì)算機(jī)的基本概念。掌握計(jì)算機(jī)系統(tǒng)的組成以及計(jì)算機(jī)硬件、軟件知識(shí)。第第1章章 微型計(jì)

8、算機(jī)系統(tǒng)概述微型計(jì)算機(jī)系統(tǒng)概述項(xiàng)目實(shí)物圖項(xiàng)目實(shí)物圖 常用 計(jì)算機(jī)組成由主機(jī)、顯示器、鍵盤、鼠標(biāo)等，臺(tái)式和筆記本電腦外觀圖如圖1-1所示。其中主機(jī)內(nèi)部包括了主板、內(nèi)存、硬盤、光驅(qū)、顯示卡、聲卡等，如圖1-2所示。圖圖1-1臺(tái)式和筆記本電腦外觀圖臺(tái)式和筆記本電腦外觀圖主機(jī) 主機(jī)內(nèi)部包括了主板、內(nèi)存、硬盤、光驅(qū)、顯示卡、聲卡等，如圖1-2所示。1-2主板圖解主板圖解一、微型計(jì)算機(jī)系統(tǒng)的組成微處理器微處理器（CPU)CPU)存儲(chǔ)器I/O接口總線 硬件系統(tǒng)軟件系統(tǒng)微微 型型計(jì)算機(jī)計(jì)算機(jī)系系 統(tǒng)統(tǒng)微微 型型計(jì)算機(jī)計(jì)算機(jī)( (主機(jī)主機(jī)) )外 設(shè)ALU寄存器控制器鍵盤、鼠標(biāo)顯示器軟驅(qū)、硬盤、光驅(qū) 打印機(jī)、掃

9、描儀系統(tǒng)軟件應(yīng)用軟件微型計(jì)算機(jī)系統(tǒng)分三個(gè)層次微型計(jì)算機(jī)系統(tǒng)分三個(gè)層次 微處理器微處理器( (Microprocessor) ) 微型計(jì)算機(jī)微型計(jì)算機(jī)( (Microcomputer) 微型計(jì)算機(jī)系統(tǒng)微型計(jì)算機(jī)系統(tǒng)( (Microcomputer System)微處理器核心級(jí)核心級(jí)微處理器簡(jiǎn)稱微處理器簡(jiǎn)稱CPU，是計(jì)算機(jī)的核心，主要包括是計(jì)算機(jī)的核心，主要包括：1）算術(shù)邏輯單元（ALU）(Arithmetic Logic Unit)2）控制器3）寄存器陣列CPU實(shí)現(xiàn)了運(yùn)算功能和控制功能 圖圖1-3 CPU Intel 酷睿2外觀圖外觀圖 例：Intel 8088/8086、PIII、P4、Cel

10、eron AMD K7（Athlon、Duron）CPU的位數(shù)：4位、8位、16位、32位、64位是指一次能處理的數(shù)據(jù)的位數(shù)ALUI1 OI2累加器AL標(biāo)志寄存器F寄存器BL指令譯碼器ID PLA指令寄存器IR數(shù)據(jù)寄存器DR程序計(jì)數(shù)器PC地址寄存器AR地址總線AB數(shù)據(jù)總線DB算術(shù)邏輯單元控制總線CB微處理器結(jié)構(gòu)(模型機(jī)）取指控制執(zhí)行控制程序計(jì)數(shù)器PC:存放正待取出的指令的地址，它具有自動(dòng)加1的功能。地址寄存器AR:用來(lái)存放要取出的指令的地址或操作數(shù)的地址，微型計(jì)算機(jī)微型計(jì)算機(jī)硬件系統(tǒng)級(jí)硬件系統(tǒng)級(jí)1、微型計(jì)算機(jī)是由什么組成的？ 微型計(jì)算機(jī)(Microcomputer)，是由微處理器、內(nèi)存儲(chǔ)器、輸

11、入/輸出接口、系統(tǒng)總線等組成。微處理器CPU存儲(chǔ)器RAM存儲(chǔ)器ROMAB地址總線DB數(shù)據(jù)總線CB控制總線2、微型計(jì)算機(jī)硬件系統(tǒng)典型結(jié)構(gòu)I/O接口輸入設(shè)備I/O接口輸出設(shè)備I/O接口3、微型計(jì)算機(jī)硬件系統(tǒng)典型結(jié)構(gòu)各部分的作用微處理器CPU：用于運(yùn)算與控制，是微機(jī)算機(jī)的核心。存儲(chǔ)器：用于存儲(chǔ)程序與數(shù)據(jù)。輸入輸出I/O接口電路：是微處理器外部連接的橋梁。三種總線（地址總線AB、數(shù)據(jù)總線DB、控制總線CB): 用于信息的傳輸。 微型計(jì)算機(jī)系統(tǒng)微型計(jì)算機(jī)系統(tǒng)系統(tǒng)級(jí)系統(tǒng)級(jí)l以以微型計(jì)算機(jī)微型計(jì)算機(jī)為中心，配以相應(yīng)的為中心，配以相應(yīng)的外圍設(shè)備外圍設(shè)備以以及控制微型計(jì)算機(jī)工作的及控制微型計(jì)算機(jī)工作的軟件軟件，

12、就構(gòu)成了完整，就構(gòu)成了完整的的微型計(jì)算機(jī)系統(tǒng)微型計(jì)算機(jī)系統(tǒng)。l微型計(jì)算機(jī)如果不配有軟件，通常稱為微型計(jì)算機(jī)如果不配有軟件，通常稱為裸機(jī)裸機(jī)l軟件分為軟件分為系統(tǒng)軟件系統(tǒng)軟件和和應(yīng)用軟件應(yīng)用軟件兩大類。兩大類。補(bǔ)充作業(yè)1：1、微型計(jì)算機(jī)系統(tǒng)是由什么組成的？2、微型計(jì)算機(jī)是由什么組成的？2、畫出微型計(jì)算機(jī)硬件系統(tǒng)的典型結(jié)構(gòu)圖，并寫出各部分的作用。3、微處理器是由什么組成的？二、存儲(chǔ)器(也稱內(nèi)存）l用途：以二進(jìn)制形式存放數(shù)據(jù)和程序。用途：以二進(jìn)制形式存放數(shù)據(jù)和程序。l內(nèi)存：內(nèi)存：ROM（read only memory) RAM (read acess memory)l特點(diǎn)：隨機(jī)存取，速度快，容量小

13、l外存：磁盤、光盤、半導(dǎo)體盤、外存：磁盤、光盤、半導(dǎo)體盤、l特點(diǎn)：順序存取/塊存取，速度慢，容量大(一一)、內(nèi)存單元的地址和內(nèi)容l內(nèi)存包含有很多存儲(chǔ)單元內(nèi)存包含有很多存儲(chǔ)單元(每個(gè)內(nèi)存單元一般包含每個(gè)內(nèi)存單元一般包含8bit)，為區(qū)分不同的內(nèi)存單元，對(duì)計(jì)算機(jī)中的每個(gè)內(nèi)存單元進(jìn)為區(qū)分不同的內(nèi)存單元，對(duì)計(jì)算機(jī)中的每個(gè)內(nèi)存單元進(jìn)行編號(hào)，行編號(hào)，內(nèi)存單元的編號(hào)就稱為內(nèi)存單元的編號(hào)就稱為內(nèi)存單元的地址。內(nèi)存單元的地址。每個(gè)每個(gè)內(nèi)存單元中的數(shù)據(jù)即為內(nèi)存單元中的數(shù)據(jù)即為內(nèi)存單元內(nèi)容內(nèi)存單元內(nèi)容。1 0 1 1 0 1 1 038F04H內(nèi)存單內(nèi)存單元地址元地址內(nèi)存單內(nèi)存單元內(nèi)容元內(nèi)容.Bit 7 6 5 4

14、 3 2 1 00 1 0 1 1 0 0 0*內(nèi)存單元有時(shí)內(nèi)存單元有時(shí)又稱為又稱為地址單元地址單元 存儲(chǔ)器 RAM數(shù)據(jù)線8根00單元01單元02單元03單元FF單元地址譯碼器地址內(nèi)容00010203FF控制CPU來(lái)的控制信號(hào)（二）、存儲(chǔ)器組成存儲(chǔ)器是由存儲(chǔ)體、地址譯碼器和控制電路組成。地址線8根A0A1A2A3A4A5A6A7D0D3D1D2D4D5D6D7存儲(chǔ)器的容量：為內(nèi)存單元的個(gè)數(shù)*每?jī)?nèi)存單元存儲(chǔ)數(shù)據(jù)位數(shù)。存儲(chǔ)器的容量= 28 * 8 位內(nèi)存單元的個(gè)數(shù)= 2n ;每?jī)?nèi)存單元存儲(chǔ)數(shù)據(jù)位數(shù)=m 存儲(chǔ)器 RAM數(shù)據(jù)線00單元01單元02單元03單元FF單元地址譯碼器地址內(nèi)容00010203F

15、F控制CPU來(lái)的控制信號(hào)存儲(chǔ)器的容量：為內(nèi)存單元的個(gè)數(shù)*每?jī)?nèi)存單元存儲(chǔ)數(shù)據(jù)位數(shù)。存儲(chǔ)器的容量= 2n * m 位內(nèi)存單元的個(gè)數(shù)= 2n ;每?jī)?nèi)存單元存儲(chǔ)數(shù)據(jù)位數(shù)=m 地址線m根n根 n：存儲(chǔ)器地址線根數(shù)m：存儲(chǔ)器數(shù)據(jù)線根數(shù)問題：1、某存儲(chǔ)器有16根地址線、8根數(shù)據(jù)線，它的容量是多少？2、某存儲(chǔ)器有20根地址線，試問能尋址多少存儲(chǔ)單元？3、6264RAM芯片容量為8K*8位，問它有多少根地址線？多少根數(shù)據(jù)線？4、27128EPROM芯片容量為16K*8位，問它有多少根地址線？多少根數(shù)據(jù)線？備注：備注：1K=210=1024（三）、存儲(chǔ)器的讀/寫操作過程 存儲(chǔ)器 RAMABDB00H單元01H單元

16、02H單元03H單元FFH單元地址譯碼器地址內(nèi)容00H01H02H03HFFH控制CPU來(lái)的控制信號(hào)存儲(chǔ)器讀操作過程8根線地址線 8根線數(shù)據(jù)線 0000010004H10000100要求：把存儲(chǔ)器04H單元的內(nèi)容84H讀出至數(shù)據(jù)總線 MOV AL,04H存儲(chǔ)器的讀操作過程 存儲(chǔ)器 RAMABDB00H單元01H單元02H單元03H單元FFH單元地址譯碼器地址內(nèi)容00H01H02H03HFFH控制CPU來(lái)的控制信號(hào)存儲(chǔ)器讀操作過程8根線地址線 8根線數(shù)據(jù)線 0000010004H10000100存儲(chǔ)器的讀操作過程 存儲(chǔ)器 RAMABDB00H單元01H單元02H單元03H單元FFH單元地址譯碼器

17、地址內(nèi)容00H01H02H03HFFH控制CPU來(lái)讀控制信號(hào)存儲(chǔ)器讀操作過程8根線地址線 8根線數(shù)據(jù)線 0000010004H10000100存儲(chǔ)器的讀操作過程 存儲(chǔ)器 RAMABDB00H單元01H單元02H單元03H單元FFH單元地址譯碼器地址內(nèi)容00H01H02H03HFFH控制CPU來(lái)讀控制信號(hào)存儲(chǔ)器讀操作過程8根線地址線 8根線數(shù)據(jù)線 0000010004H1000010010000100存儲(chǔ)器的寫操作過程 存儲(chǔ)器 RAMABDB00H單元01H單元FFH單元地址譯碼器地址內(nèi)容00H01HFFH控制CPU來(lái)的控制信號(hào)存儲(chǔ)器寫操作過程8根線地址線 8根線數(shù)據(jù)線 0001000010H1

18、0H單元要求：把數(shù)據(jù)寄存器中的內(nèi)容26H寫入存儲(chǔ)器10H單元中。 MOV 10H,AL存儲(chǔ)器的寫操作過程 存儲(chǔ)器 RAMABDB00H單元01H單元FFH單元地址譯碼器地址內(nèi)容00H01HFFH控制CPU來(lái)的控制信號(hào)存儲(chǔ)器寫操作過程8根線地址線 8根線數(shù)據(jù)線 0001000010H10H單元要求：把數(shù)據(jù)寄存器中的內(nèi)容26H寫入存儲(chǔ)器10H單元中。存儲(chǔ)器的寫操作過程 存儲(chǔ)器 RAMABDB00H單元01H單元FFH單元地址譯碼器地址內(nèi)容00H01HFFH控制CPU來(lái)的控制信號(hào)存儲(chǔ)器寫操作過程8根線地址線 8根線數(shù)據(jù)線 0001000010H10H單元要求：把數(shù)據(jù)寄存器中的內(nèi)容26H寫入存儲(chǔ)器10

19、H單元中。26H存儲(chǔ)器的寫操作過程 存儲(chǔ)器 RAMABDB00H單元01H單元FFH單元地址譯碼器地址內(nèi)容00H01HFFH控制CPU來(lái)寫控制信號(hào)存儲(chǔ)器寫操作過程8根線地址線 8根線數(shù)據(jù)線 0001000010H00100110要求：把數(shù)據(jù)寄存器中的內(nèi)容26H寫入存儲(chǔ)器10H單元中。26H三、 微機(jī)（模型機(jī)）工作過程如何用微機(jī)實(shí)現(xiàn)7+10？微機(jī)（模型機(jī)）工作過程如何用微機(jī)實(shí)現(xiàn)7+10？指令表微機(jī)（模型機(jī)）工作過程如何用微機(jī)實(shí)現(xiàn)7+10？助記符機(jī)器碼（操作碼）MOV AL,7B0H07HADD AL,1004H0AHHLTF4H10110000B00000111B00000100B0000101

20、0B11110100B（十六進(jìn)制）機(jī)器碼（操作碼）（二進(jìn)制）十六進(jìn)制書寫方便二進(jìn)制為計(jì)算機(jī)內(nèi)實(shí)際存在方式微機(jī)（模型機(jī)）工作過程如何用微機(jī)實(shí)現(xiàn)7+10？存儲(chǔ)器 RAMABDB10110000000001110000010000001010FFH單元地址譯碼器地址內(nèi)容00H01H02H03HFFH控制CPU來(lái)的控制信號(hào)8根線地址線 8根線數(shù)據(jù)線 04H11110100把程序放入存儲(chǔ)器中微處理器CPU存儲(chǔ)器RAM存儲(chǔ)器ROM輸入/輸出接口AB地址總線DB數(shù)據(jù)總線CB控制總線輸入設(shè)備輸出設(shè)備微型計(jì)算機(jī)硬件系統(tǒng)典型結(jié)構(gòu)圖微處理器CPU存儲(chǔ)器RAMAB地址總線DB數(shù)據(jù)總線CB控制總線微處理器與存儲(chǔ)器連線簡(jiǎn)

21、圖微處理器CPU 存儲(chǔ)器地址總線AB數(shù)據(jù)總線DB控制總線CB微處理器與存儲(chǔ)器連線簡(jiǎn)圖微處理器CPU 存儲(chǔ)器A0A7D0D7WRRD數(shù)據(jù)線地址線控制線微處理器與存儲(chǔ)器連線簡(jiǎn)圖 ALUI1 OI2累加器AL標(biāo)志寄存器F寄存器BL指令譯碼器ID指令寄存器IR數(shù)據(jù)寄存器DR微處理器CPU與存儲(chǔ)器的簡(jiǎn)易連線圖程序計(jì)數(shù)器PC地址寄存器ARABDB算術(shù)邏輯單元1011000000000111000001000000101011110100 FFH單元地址譯碼器地址內(nèi)容00H01H02H03HFFH控制CPUCPU來(lái)的控制信號(hào)8根8根04H控制信號(hào)控制邏輯PLA存儲(chǔ)器程序的執(zhí)行過程 取指 譯碼 執(zhí)行 ALUI

22、1 OI2累加器AL標(biāo)志寄存器F寄存器BL指令譯碼器ID指令寄存器IR數(shù)據(jù)寄存器DR把程序的第一條指令的地址00H賦給PC程序計(jì)數(shù)器PC=00H地址寄存器ARABDB算術(shù)邏輯單元1011000000000111000001000000101011110100 FFH單元地址譯碼器地址內(nèi)容00H01H02H03HFFH控制CPUCPU來(lái)的控制信號(hào)8根8根04H控制信號(hào)控制邏輯PLA存儲(chǔ)器 ALUI1 OI2累加器AL標(biāo)志寄存器F寄存器BL指令譯碼器ID指令寄存器IR數(shù)據(jù)寄存器DR取第一條指令操作圖程序計(jì)數(shù)器PC=00H地址寄存器AR=00HABDB算術(shù)邏輯單元101100000000011100

23、0001000000101011110100 FFH單元地址譯碼器地址內(nèi)容00H01H02H03HFFH控制CPUCPU來(lái)的控制信號(hào)8根8根04H控制信號(hào)控制邏輯PLA+1存儲(chǔ)器 ALUI1 OI2累加器AL標(biāo)志寄存器F寄存器BL指令譯碼器ID指令寄存器IR數(shù)據(jù)寄存器DR取第一條指令操作圖程序計(jì)數(shù)器PC=01H地址寄存器AR=00HABDB算術(shù)邏輯單元1011000000000111000001000000101011110100 FFH單元地址譯碼器地址內(nèi)容00H01H02H03HFFH控制CPUCPU來(lái)的控制信號(hào)8根8根04H控制信號(hào)控制邏輯PLA存儲(chǔ)器 ALUI1 OI2累加器AL標(biāo)志寄

24、存器F寄存器BL指令譯碼器ID指令寄存器IR數(shù)據(jù)寄存器DR取第一條指令操作圖程序計(jì)數(shù)器PC=01H地址寄存器AR=00HAB=00HDB算術(shù)邏輯單元1011000000000111000001000000101011110100 FFH單元地址譯碼器地址內(nèi)容00H01H02H03HFFH控制CPUCPU來(lái)的控制信號(hào)8根8根04H控制信號(hào)控制邏輯PLA存儲(chǔ)器 ALUI1 OI2累加器AL標(biāo)志寄存器F寄存器BL指令譯碼器ID指令寄存器IR數(shù)據(jù)寄存器DR取第一條指令操作圖程序計(jì)數(shù)器PC=01H地址寄存器AR=00HAB=00HDB算術(shù)邏輯單元10110000000001110000010000001

25、01011110100 FFH單元地址譯碼器地址內(nèi)容00H01H02H03HFFH控制CPUCPU來(lái)的控制信號(hào)8根8根04H控制信號(hào)控制邏輯PLA存儲(chǔ)器 ALUI1 OI2累加器AL標(biāo)志寄存器F寄存器BL指令譯碼器ID指令寄存器IR數(shù)據(jù)寄存器DR取第一條指令操作圖程序計(jì)數(shù)器PC=01H地址寄存器AR=00HAB=00HDB算術(shù)邏輯單元1011000000000111000001000000101011110100 FFH單元地址譯碼器地址內(nèi)容00H01H02H03HFFH控制CPUCPU來(lái)的讀控制信號(hào)8根8根04H控制信號(hào)控制邏輯PLA存儲(chǔ)器 ALUI1 OI2累加器AL標(biāo)志寄存器F寄存器BL

26、指令譯碼器ID指令寄存器IR數(shù)據(jù)寄存器DR=B0H取第一條指令操作圖程序計(jì)數(shù)器PC=01H地址寄存器AR=00HAB=00HDB=B0H算術(shù)邏輯單元1011000000000111000001000000101011110100 FFH單元地址譯碼器地址內(nèi)容00H01H02H03HFFH控制CPU8根8根04H控制信號(hào)控制邏輯PLA存儲(chǔ)器CPU來(lái)的讀控制信號(hào) ALUI1 OI2累加器AL標(biāo)志寄存器F寄存器BL指令譯碼器ID指令寄存器IR數(shù)據(jù)寄存器DR=B0H取第一條指令操作圖程序計(jì)數(shù)器PC=01H地址寄存器AR=00HABDB算術(shù)邏輯單元1011000000000111000001000000

27、101011110100 FFH單元地址譯碼器地址內(nèi)容00H01H02H03HFFH控制CPUCPU來(lái)的控制信號(hào)8根8根04H控制信號(hào)控制邏輯PLA存儲(chǔ)器 ALUI1 OI2累加器AL標(biāo)志寄存器F寄存器BL指令譯碼器ID指令寄存器IR數(shù)據(jù)寄存器DR執(zhí)行第一條指令程序計(jì)數(shù)器PC=01H地址寄存器ARABDB算術(shù)邏輯單元1011000000000111000001000000101011110100 FFH單元地址譯碼器地址內(nèi)容00H01H02H03HFFH控制CPUCPU來(lái)的控制信號(hào)8根8根04H控制信號(hào)控制邏輯PLA存儲(chǔ)器 ALUI1 OI2累加器AL標(biāo)志寄存器F寄存器BL指令譯碼器ID指令寄

28、存器IR數(shù)據(jù)寄存器DR程序計(jì)數(shù)器PC=01H地址寄存器AR=01HABDB算術(shù)邏輯單元1011000000000111000001000000101011110100 FFH單元地址譯碼器地址內(nèi)容00H01H02H03HFFH控制CPUCPU來(lái)的控制信號(hào)8根8根04H控制信號(hào)控制邏輯PLA+1執(zhí)行第一條指令存儲(chǔ)器 ALUI1 OI2累加器AL標(biāo)志寄存器F寄存器BL指令譯碼器ID指令寄存器IR數(shù)據(jù)寄存器DR程序計(jì)數(shù)器PC=02H地址寄存器AR=01HABDB算術(shù)邏輯單元1011000000000111000001000000101011110100 FFH單元地址譯碼器地址內(nèi)容00H01H02H

29、03HFFH控制CPUCPU來(lái)的控制信號(hào)8根8根04H控制信號(hào)控制邏輯PLA執(zhí)行第一條指令存儲(chǔ)器 ALUI1 OI2累加器AL標(biāo)志寄存器F寄存器BL指令譯碼器ID指令寄存器IR數(shù)據(jù)寄存器DR程序計(jì)數(shù)器PC=02H地址寄存器AR=01HAB=01HDB算術(shù)邏輯單元1011000000000111000001000000101011110100 FFH單元地址譯碼器地址內(nèi)容00H01H02H03HFFH控制CPUCPU來(lái)的控制信號(hào)8根8根04H控制信號(hào)控制邏輯PLA執(zhí)行第一條指令存儲(chǔ)器 ALUI1 OI2累加器AL標(biāo)志寄存器F寄存器BL指令譯碼器ID指令寄存器IR數(shù)據(jù)寄存器DR程序計(jì)數(shù)器PC=02

30、H地址寄存器AR=01HAB=01HDB算術(shù)邏輯單元1011000000000111000001000000101011110100 FFH單元地址譯碼器地址內(nèi)容00H01H02H03HFFH控制CPUCPU來(lái)的控制信號(hào)8根8根04H控制信號(hào)控制邏輯PLA執(zhí)行第一條指令存儲(chǔ)器 ALUI1 OI2累加器AL標(biāo)志寄存器F寄存器BL指令譯碼器ID指令寄存器IR數(shù)據(jù)寄存器DR程序計(jì)數(shù)器PC=02H地址寄存器AR=01HAB=01HDB算術(shù)邏輯單元1011000000000111000001000000101011110100 FFH單元地址譯碼器地址內(nèi)容00H01H02H03HFFH控制CPUCPU來(lái)

31、的控制信號(hào)8根8根04H控制信號(hào)控制邏輯PLA執(zhí)行第一條指令存儲(chǔ)器 ALUI1 OI2累加器AL標(biāo)志寄存器F寄存器BL指令譯碼器ID指令寄存器IR數(shù)據(jù)寄存器DR=07H程序計(jì)數(shù)器PC=02H地址寄存器AR=01HAB=01HDB=07H算術(shù)邏輯單元1011000000000111000001000000101011110100 FFH單元地址譯碼器地址內(nèi)容00H01H02H03HFFH控制CPUCPU來(lái)的控制信號(hào)8根8根04H控制信號(hào)控制邏輯PLA執(zhí)行第一條指令存儲(chǔ)器 ALUI1 OI2累加器AL=07H標(biāo)志寄存器F寄存器BL指令譯碼器ID指令寄存器IR數(shù)據(jù)寄存器DR=07H程序計(jì)數(shù)器PC=0

32、2H地址寄存器AR=01HABDB算術(shù)邏輯單元1011000000000111000001000000101011110100 FFH單元地址譯碼器地址內(nèi)容00H01H02H03HFFH控制CPUCPU來(lái)的控制信號(hào)8根8根04H控制信號(hào)控制邏輯PLA執(zhí)行第一條指令存儲(chǔ)器 ALUI1 OI2標(biāo)志寄存器F寄存器BL指令譯碼器ID指令寄存器IR數(shù)據(jù)寄存器DR取第二條指令程序計(jì)數(shù)器PC=02H地址寄存器AR=01HABDB算術(shù)邏輯單元1011000000000111000001000000101011110100 FFH單元地址譯碼器地址內(nèi)容00H01H02H03HFFH控制CPUCPU來(lái)的控制信號(hào)8

33、根8根04H控制信號(hào)控制邏輯PLA累加器AL=07H存儲(chǔ)器 ALUI1 OI2標(biāo)志寄存器F寄存器BL指令譯碼器ID指令寄存器IR數(shù)據(jù)寄存器DR取第二條指令操作圖程序計(jì)數(shù)器PC=02H地址寄存器AR=02HABDB算術(shù)邏輯單元1011000000000111000001000000101011110100 FFH單元地址譯碼器地址內(nèi)容00H01H02H03HFFH控制CPUCPU來(lái)的控制信號(hào)8根8根04H控制信號(hào)控制邏輯PLA+1累加器AL=07H存儲(chǔ)器 ALUI1 OI2標(biāo)志寄存器F寄存器BL指令譯碼器ID指令寄存器IR數(shù)據(jù)寄存器DR取第二條指令操作圖程序計(jì)數(shù)器PC=03H地址寄存器AR=02

34、HAB=02HDB算術(shù)邏輯單元1011000000000111000001000000101011110100 FFH單元地址譯碼器地址內(nèi)容00H01H02H03HFFH控制CPUCPU來(lái)的控制信號(hào)8根8根04H控制信號(hào)控制邏輯PLA累加器AL=07H存儲(chǔ)器 ALUI1 OI2標(biāo)志寄存器F寄存器BL指令譯碼器ID指令寄存器IR數(shù)據(jù)寄存器DR取第二條指令操作圖程序計(jì)數(shù)器PC=03H地址寄存器AR=02HAB=02HDB算術(shù)邏輯單元1011000000000111000001000000101011110100 FFH單元地址譯碼器地址內(nèi)容00H01H02H03HFFH控制CPUCPU來(lái)的控制信號(hào)

35、8根8根04H控制信號(hào)控制邏輯PLA累加器AL=07H存儲(chǔ)器 ALUI1 OI2標(biāo)志寄存器F寄存器BL指令譯碼器ID指令寄存器IR數(shù)據(jù)寄存器DR取第二條指令操作圖程序計(jì)數(shù)器PC=03H地址寄存器AR=02HAB=02HDB算術(shù)邏輯單元1011000000000111000001000000101011110100 FFH單元地址譯碼器地址內(nèi)容00H01H02H03HFFH控制CPUCPU來(lái)的讀控制信號(hào)8根8根04H控制信號(hào)控制邏輯PLA累加器AL=07H存儲(chǔ)器 ALUI1 OI2標(biāo)志寄存器F寄存器BL指令譯碼器ID指令寄存器IR數(shù)據(jù)寄存器DR=04H取第二條指令操作圖程序計(jì)數(shù)器PC=03H地址

36、寄存器AR=02HAB=02HDB=04H算術(shù)邏輯單元1011000000000111000001000000101011110100 FFH單元地址譯碼器地址內(nèi)容00H01H02H03HFFH控制CPUCPU來(lái)的讀控制信號(hào)8根8根04H控制信號(hào)控制邏輯PLA累加器AL=07H存儲(chǔ)器 ALUI1 OI2標(biāo)志寄存器F寄存器BL指令譯碼器ID指令寄存器IR數(shù)據(jù)寄存器DR=04H取第二條指令操作圖程序計(jì)數(shù)器PC=03H地址寄存器AR=02HABDB算術(shù)邏輯單元1011000000000111000001000000101011110100 FFH單元地址譯碼器地址內(nèi)容00H01H02H03HFFH控

37、制CPUCPU來(lái)的控制信號(hào)8根8根04H控制信號(hào)控制邏輯PLA累加器AL=07H存儲(chǔ)器 ALUI1 OI2標(biāo)志寄存器F寄存器BL指令譯碼器ID指令寄存器IR數(shù)據(jù)寄存器DR執(zhí)行第二條指令程序計(jì)數(shù)器PC=03H地址寄存器AR=02HABDB算術(shù)邏輯單元1011000000000111000001000000101011110100 FFH單元地址譯碼器地址內(nèi)容00H01H02H03HFFH控制CPUCPU來(lái)的控制信號(hào)8根8根04H控制信號(hào)控制邏輯PLA累加器AL=07H存儲(chǔ)器 ALUI1 OI2標(biāo)志寄存器F寄存器BL指令譯碼器ID指令寄存器IR數(shù)據(jù)寄存器DR執(zhí)行第二條指令操作圖程序計(jì)數(shù)器PC=03

38、H地址寄存器AR=03HABDB算術(shù)邏輯單元1011000000000111000001000000101011110100 FFH單元地址譯碼器地址內(nèi)容00H01H02H03HFFH控制CPUCPU來(lái)的控制信號(hào)8根8根04H控制信號(hào)控制邏輯PLA+1累加器AL=07H存儲(chǔ)器 ALUI1 OI2標(biāo)志寄存器F寄存器BL指令譯碼器ID指令寄存器IR數(shù)據(jù)寄存器DR執(zhí)行第二條指令操作圖程序計(jì)數(shù)器PC=04H地址寄存器AR=03HAB=03HDB算術(shù)邏輯單元1011000000000111000001000000101011110100 FFH單元地址譯碼器地址內(nèi)容00H01H02H03HFFH控制CP

39、UCPU來(lái)的控制信號(hào)8根8根04H控制信號(hào)控制邏輯PLA累加器AL=07H存儲(chǔ)器 ALUI1 OI2標(biāo)志寄存器F寄存器BL指令譯碼器ID指令寄存器IR數(shù)據(jù)寄存器DR執(zhí)行第二條指令操作圖程序計(jì)數(shù)器PC=04H地址寄存器AR=03HAB=03HDB算術(shù)邏輯單元1011000000000111000001000000101011110100 FFH單元地址譯碼器地址內(nèi)容00H01H02H03HFFH控制CPUCPU來(lái)的控制信號(hào)8根8根04H控制信號(hào)控制邏輯PLA累加器AL=07H存儲(chǔ)器 ALUI1 OI2標(biāo)志寄存器F寄存器BL指令譯碼器ID指令寄存器IR數(shù)據(jù)寄存器DR執(zhí)行第二條指令操作圖程序計(jì)數(shù)器P

40、C=04H地址寄存器AR=03HAB=03HDB算術(shù)邏輯單元1011000000000111000001000000101011110100 FFH單元地址譯碼器地址內(nèi)容00H01H02H03HFFH控制CPUCPU來(lái)讀控制信號(hào)8根8根04H控制信號(hào)控制邏輯PLA累加器AL=07H存儲(chǔ)器 ALUI1 OI2標(biāo)志寄存器F寄存器BL指令譯碼器ID指令寄存器IR數(shù)據(jù)寄存器DR=0AH執(zhí)行第二條指令操作圖程序計(jì)數(shù)器PC=04H地址寄存器AR=03HAB=03HDB=0AH算術(shù)邏輯單元1011000000000111000001000000101011110100 FFH單元地址譯碼器地址內(nèi)容00H01

41、H02H03HFFH控制CPUCPU來(lái)讀控制信號(hào)8根8根04H控制信號(hào)控制邏輯PLA累加器AL=07H存儲(chǔ)器 ALUI1 OI2標(biāo)志寄存器F寄存器BL指令譯碼器ID指令寄存器IR數(shù)據(jù)寄存器DR=0AH執(zhí)行第二條指令操作圖程序計(jì)數(shù)器PC=04H地址寄存器AR=03HABDB算術(shù)邏輯單元1011000000000111000001000000101011110100 FFH單元地址譯碼器地址內(nèi)容00H01H02H03HFFH控制CPUCPU來(lái)的控制信號(hào)8根8根04H控制信號(hào)控制邏輯PLA累加器AL=07H存儲(chǔ)器 ALUI1 OI2標(biāo)志寄存器F寄存器BL指令譯碼器ID指令寄存器IR數(shù)據(jù)寄存器DR=0

42、AH執(zhí)行第二條指令操作圖程序計(jì)數(shù)器PC=04H地址寄存器AR=03HABDB算術(shù)邏輯單元1011000000000111000001000000101011110100 FFH單元地址譯碼器地址內(nèi)容00H01H02H03HFFH控制CPUCPU來(lái)的控制信號(hào)8根8根04H控制信號(hào)控制邏輯PLA累加器AL=07H存儲(chǔ)器 ALUI1 OI2標(biāo)志寄存器F寄存器BL指令譯碼器ID指令寄存器IR數(shù)據(jù)寄存器DR=0AH執(zhí)行第二條指令操作圖程序計(jì)數(shù)器PC=04H地址寄存器AR=03HABDB算術(shù)邏輯單元1011000000000111000001000000101011110100 FFH單元地址譯碼器地址內(nèi)

43、容00H01H02H03HFFH控制CPUCPU來(lái)的控制信號(hào)8根8根04H控制信號(hào)控制邏輯PLA累加器AL=11H存儲(chǔ)器 ALUI1 OI2標(biāo)志寄存器F寄存器BL指令譯碼器ID指令寄存器IR數(shù)據(jù)寄存器DR取第三條指令程序計(jì)數(shù)器PC=04H地址寄存器AR=03HABDB算術(shù)邏輯單元1011000000000111000001000000101011110100 FFH單元地址譯碼器地址內(nèi)容00H01H02H03HFFH控制CPUCPU來(lái)的控制信號(hào)8根8根04H控制信號(hào)控制邏輯PLA累加器AL=11H存儲(chǔ)器 ALUI1 OI2標(biāo)志寄存器F寄存器BL指令譯碼器ID指令寄存器IR數(shù)據(jù)寄存器DR取第三條

44、指令操作圖程序計(jì)數(shù)器PC=04H地址寄存器AR=04HABDB算術(shù)邏輯單元1011000000000111000001000000101011110100 FFH單元地址譯碼器地址內(nèi)容00H01H02H03HFFH控制CPUCPU來(lái)的控制信號(hào)8根8根04H控制信號(hào)控制邏輯PLA+1累加器AL=11H存儲(chǔ)器 ALUI1 OI2標(biāo)志寄存器F寄存器BL指令譯碼器ID指令寄存器IR數(shù)據(jù)寄存器DR取第三條指令操作圖程序計(jì)數(shù)器PC=05H地址寄存器AR=04HAB=04HDB算術(shù)邏輯單元1011000000000111000001000000101011110100 FFH單元地址譯碼器地址內(nèi)容00H01

45、H02H03HFFH控制CPUCPU來(lái)的控制信號(hào)8根8根04H控制信號(hào)控制邏輯PLA累加器AL=11H存儲(chǔ)器 ALUI1 OI2標(biāo)志寄存器F寄存器BL指令譯碼器ID指令寄存器IR數(shù)據(jù)寄存器DR取第三條指令操作圖程序計(jì)數(shù)器PC=05H地址寄存器AR=04HAB=04HDB算術(shù)邏輯單元1011000000000111000001000000101011110100 FFH單元地址譯碼器地址內(nèi)容00H01H02H03HFFH控制CPUCPU來(lái)的控制信號(hào)8根8根04H控制信號(hào)控制邏輯PLA累加器AL=11H存儲(chǔ)器 ALUI1 OI2標(biāo)志寄存器F寄存器BL指令譯碼器ID指令寄存器IR數(shù)據(jù)寄存器DR取第三

46、條指令操作圖程序計(jì)數(shù)器PC=05H地址寄存器AR=04HAB=04HDB算術(shù)邏輯單元1011000000000111000001000000101011110100 FFH單元地址譯碼器地址內(nèi)容00H01H02H03HFFH控制CPUCPU來(lái)的讀控制信號(hào)8根8根04H控制信號(hào)控制邏輯PLA累加器AL=11H存儲(chǔ)器 ALUI1 OI2標(biāo)志寄存器F寄存器BL指令譯碼器ID指令寄存器IR數(shù)據(jù)寄存器DR=F4H取第三條指令操作圖程序計(jì)數(shù)器PC=05H地址寄存器AR=04HAB=04HDB=F4H 算術(shù)邏輯單元1011000000000111000001000000101011110100 FFH單元地

47、址譯碼器地址內(nèi)容00H01H02H03HFFH控制CPUCPU來(lái)的讀控制信號(hào)8根8根04H控制信號(hào)控制邏輯PLA累加器AL=11H存儲(chǔ)器 ALUI1 OI2標(biāo)志寄存器F寄存器BL指令譯碼器ID指令寄存器IR數(shù)據(jù)寄存器DR=F4H取第三條指令操作圖程序計(jì)數(shù)器PC=05H地址寄存器AR=04HABDB算術(shù)邏輯單元1011000000000111000001000000101011110100 FFH單元地址譯碼器地址內(nèi)容00H01H02H03HFFH控制CPUCPU來(lái)的控制信號(hào)8根8根04H控制信號(hào)控制邏輯PLA累加器AL=07H存儲(chǔ)器作業(yè)作業(yè) ：讀懂模型機(jī)實(shí)現(xiàn)：讀懂模型機(jī)實(shí)現(xiàn) 7+10的工作過程

48、的工作過程 ？要求學(xué)生在課堂上講述此要求學(xué)生在課堂上講述此過程過程 四四 微機(jī)系統(tǒng)的性能指標(biāo)微機(jī)系統(tǒng)的性能指標(biāo)（1）微處理器的性能（字長(zhǎng)和運(yùn)算速度） （2）存儲(chǔ)器的性能（速度、容量）（3）I/O設(shè)備的性能（各種設(shè)備）第第1章章 微型計(jì)算機(jī)系統(tǒng)概述微型計(jì)算機(jī)系統(tǒng)概述（1）微處理器的性能（字長(zhǎng)和運(yùn)算速度） . 字長(zhǎng)字長(zhǎng) 字長(zhǎng)即CPU中運(yùn)算器一次能處理的最大數(shù)據(jù)位數(shù)，它是反映微機(jī)系統(tǒng)數(shù)據(jù)處理能力的重要技術(shù)指標(biāo)。常見的字長(zhǎng)有8位、16位、32位、64位等。字長(zhǎng)越長(zhǎng)，說明系統(tǒng)的運(yùn)算精度越高，數(shù)據(jù)處理能力越強(qiáng)。 與字長(zhǎng)相對(duì)應(yīng)的總線寬度，特別是數(shù)據(jù)總線的寬度同樣也能反映系統(tǒng)性能。數(shù)據(jù)總線的寬度只有與CPU的

49、字長(zhǎng)相當(dāng)，才能有效發(fā)揮出CPU數(shù)據(jù)處理能力。 第第1章章 微型計(jì)算機(jī)系統(tǒng)概述微型計(jì)算機(jī)系統(tǒng)概述.運(yùn)算速度運(yùn)算速度 （即計(jì)算機(jī)主頻） 運(yùn)算速度的高低是衡量計(jì)算機(jī)系統(tǒng)的一個(gè)重要性能指標(biāo)。提高主頻對(duì)于提高CPU運(yùn)算速度是至關(guān)重要的。主頻頻率越高CPU的運(yùn)算速度越快。 主頻的單位是GHz。 反映微機(jī)系統(tǒng)運(yùn)算速度的另一個(gè)單位是MIPS，即每秒能執(zhí)行百萬(wàn)條指令數(shù)?？梢钥闯觯瑪?shù)值越大，計(jì)算機(jī)的速度越快。 第第1章章 微型計(jì)算機(jī)系統(tǒng)概述微型計(jì)算機(jī)系統(tǒng)概述（2）存儲(chǔ)器的性能）存儲(chǔ)器的性能（速度、容量） 存儲(chǔ)器是計(jì)算機(jī)系統(tǒng)中的記憶設(shè)備，用來(lái)存放程序和數(shù)據(jù)。隨著計(jì)算機(jī)的發(fā)展，存儲(chǔ)器在系統(tǒng)中的地位越來(lái)越重要。 存儲(chǔ)器

50、有3個(gè)主要的性能指標(biāo)：速度、容量和每位價(jià)格（簡(jiǎn)稱位價(jià)）。一般來(lái)說，速度越高，位價(jià)就越高；容量越大，位價(jià)就越低，而其容量越大，速度必越低。 （3）I/O設(shè)備的性能設(shè)備的性能 如今，I/O設(shè)備多種多樣，不同的設(shè)備有不同的評(píng)價(jià)指標(biāo)。對(duì)于常用的外設(shè)，其性能指標(biāo)有速度、分辨率和顏色深度等。第第1章章 微型計(jì)算機(jī)系統(tǒng)概述微型計(jì)算機(jī)系統(tǒng)概述1.3 計(jì)算機(jī)中的數(shù)制（主要自學(xué)）計(jì)算機(jī)中的數(shù)制（主要自學(xué)）l了解了解l 特點(diǎn)；l 表示方法；l 相互間的轉(zhuǎn)換。一、常用記數(shù)制一、常用記數(shù)制 l十進(jìn)制十進(jìn)制符合人們的習(xí)慣符合人們的習(xí)慣l二進(jìn)制二進(jìn)制便于物理實(shí)現(xiàn)便于物理實(shí)現(xiàn)l十六進(jìn)制十六進(jìn)制便于識(shí)別、書寫便于識(shí)別、書寫l八

51、進(jìn)制八進(jìn)制1. 十進(jìn)制十進(jìn)制特點(diǎn)：以十為底，逢十進(jìn)一；特點(diǎn)：以十為底，逢十進(jìn)一； 共共有有 “0、1、2、3、4、5、6、7、8、9” 十十 個(gè)數(shù)字符號(hào)個(gè)數(shù)字符號(hào)。表示：表示：表示方法：（5927）10或5927D D權(quán)表示法：（59275927）1010 = 5 = 5 10103 3+9+9 10102 2+2+2 10101 1+7+7 10100 02. 二進(jìn)制二進(jìn)制特點(diǎn)：以特點(diǎn)：以2為底，逢為底，逢2進(jìn)位；進(jìn)位； 只有只有0和和1兩個(gè)符號(hào)。兩個(gè)符號(hào)。運(yùn)算規(guī)則有：運(yùn)算規(guī)則有：0 + 0 = 0 0 0 = 0 0 + 1 = 1 0 1 = 0 1 + 0 = 1 1 0 = 0 1

52、+ 1 = 10 1 1 = 1表示方法：表示方法：11011B權(quán)表示法：權(quán)表示法：11011B = (1 24+1 23+0 22+1 21+1 20)103. 十六進(jìn)制十六進(jìn)制特點(diǎn)：以特點(diǎn)：以16為底，逢為底，逢16進(jìn)位；進(jìn)位； 有0-9及A-F共16個(gè)數(shù)字符號(hào)。表示方法：表示方法：5A0D7H權(quán)表示法：權(quán)表示法：5A0D7H= (5 164+10 163+0 162+13 161+7 160)10進(jìn)位計(jì)數(shù)制的一般表示進(jìn)位計(jì)數(shù)制的一般表示一般地，對(duì)任意一個(gè)一般地，對(duì)任意一個(gè)K進(jìn)制數(shù)進(jìn)制數(shù)S都可表示為都可表示為120n 120111() nnknmmniiimSSKSKSKSKSKSK其中：

53、 Si - S的第i位數(shù)碼，可以是K個(gè)符號(hào)中任何一個(gè)； n,m 整數(shù)和小數(shù)的位數(shù)； K - 基數(shù)； Ki - K進(jìn)制數(shù)的權(quán)如何區(qū)分不同進(jìn)位記數(shù)制的數(shù)字如何區(qū)分不同進(jìn)位記數(shù)制的數(shù)字在數(shù)字后面加一個(gè)字母進(jìn)行區(qū)分：在數(shù)字后面加一個(gè)字母進(jìn)行區(qū)分：l二進(jìn)制：數(shù)字后面加B, 如1001Bl八進(jìn)制：數(shù)字后面加O, 如1001Ol十進(jìn)制：一般不加, 如1001l十六進(jìn)制：數(shù)字后面加H , 如1001Hl在明顯可以區(qū)分其記數(shù)制的情況下，可以省略在明顯可以區(qū)分其記數(shù)制的情況下，可以省略數(shù)字后面的字母數(shù)字后面的字母二、各種數(shù)制間的轉(zhuǎn)換二、各種數(shù)制間的轉(zhuǎn)換1. 非十進(jìn)制數(shù)到十進(jìn)制數(shù)的轉(zhuǎn)換非十進(jìn)制數(shù)到十進(jìn)制數(shù)的轉(zhuǎn)換 按相應(yīng)按相應(yīng)進(jìn)位計(jì)數(shù)制的權(quán)表達(dá)式展開，進(jìn)位計(jì)數(shù)制的權(quán)表達(dá)式展開，再按十進(jìn)制求和。再按十進(jìn)制求和。 例：例：10110010B10110010B = (?)= (?)1010 13FAH13FAH = (?)= (?)1010 【例例1-3】把（把（101.01）2、（、（257）8、（、（32CF.4）16轉(zhuǎn)轉(zhuǎn)換為十進(jìn)制數(shù)。換為十進(jìn)制數(shù)。1、101.01B=122+021+120+02-1+12-2 =（5.25）10=5.25